CN102246239A - 最小化对存储器阵列及支持电路的位干扰及电压耐受要求的用于对n沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法 - Google Patents
最小化对存储器阵列及支持电路的位干扰及电压耐受要求的用于对n沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法 Download PDFInfo
- Publication number
- CN102246239A CN102246239A CN2009801495776A CN200980149577A CN102246239A CN 102246239 A CN102246239 A CN 102246239A CN 2009801495776 A CN2009801495776 A CN 2009801495776A CN 200980149577 A CN200980149577 A CN 200980149577A CN 102246239 A CN102246239 A CN 102246239A
- Authority
- CN
- China
- Prior art keywords
- trap
- memory
- traps
- volts
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 abstract description 3
- 238000007667 floating Methods 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 102100023708 Coiled-coil domain-containing protein 80 Human genes 0.000 description 3
- 101000978383 Homo sapiens Coiled-coil domain-containing protein 80 Proteins 0.000 description 3
- 101100045541 Homo sapiens TBCD gene Proteins 0.000 description 3
- 101150093640 SSD1 gene Proteins 0.000 description 3
- 101100111629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR2 gene Proteins 0.000 description 3
- 102100030290 Tubulin-specific chaperone D Human genes 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101000682328 Bacillus subtilis (strain 168) 50S ribosomal protein L18 Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 239000002023 wood Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种用于对NMOS电可擦除可编程只读存储器(EEPROM)单元阵列进行编程及擦除的方法，其最小化对所述存储器阵列单元及支持电路的位干扰及高电压要求。另外，可通过形成其上制作有独立可编程存储器段的多个电隔离的P阱将所述N沟道存储器单元阵列分离成所述存储器段。举例来说，可通过p-n结隔离或电介质隔离来形成所述多个电隔离的P阱。
Description
相关申请案交叉参考
本申请案是以下专利申请案的部分接续申请案且主张其优先权：序列号为11/421,734的共同拥有的美国专利申请案；2006年6月1日提出申请；现在为第7,466,591号美国专利；2008年12月16日颁布；标题为“用于对N沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法最小化对存储器阵列及支持电路的位干扰及电压耐受要求(A Method for Programming and Erasing anArray of NMOS EEPROM Cells That Minimizes Bit Disturbances and Voltage WithstandRequirements for the Memory Array and Supporting Circuits)”，由杰弗里·A.·施尔德(Jeffrey A.Shield)、肯特·D.·休伊特(Kent D.Hewitt)及唐纳德·S.·戈伯(Donald S.Gerber)提出；且出于所有目的而特此以引用的方式并入本文中。
技术领域
本发明涉及半导体装置，且更具体来说涉及可以对存储器阵列单元及支持电路的最小位干扰及电压耐受要求进行编程及擦除的N沟道电可擦除可编程只读存储器(EEPROM)(下文称存储器)装置。
背景技术
制作电可擦除可编程只读存储器(EEPROM)的惯例是由于较简单的制造工艺及较低的编程电压而在P阱衬底上方制作N沟道单元。凯伍德(Caywood)所使用的在标题为“低压单供应互补金属氧化物半导体电可擦除只读存储器(Low Voltage SingleSupply CMOS Electrically Erasable Read-Only Memory)”的第5,986,931号美国专利中所揭示的方法精密地制作相反配置(即，P沟道装置位于N阱上方，所述N阱本身驻存于P型衬底中)，所述专利是第5,790,455号美国专利及第5,986,931号美国专利(凯伍德2)及5,790,455号美国专利(凯伍德1)的部分接续案，其出于所有目的而以引用的方式并入本文中。凯伍德方法的新颖性是在维持凯伍德之前的相关技术中所见的类似写入速度的同时减小擦除及写入装置所需的所施加电压的量值以及消除相关技术中的功能上必需的某些组件。
参考图1，其图解说明N沟道记忆体装置相关技术。每一存储器晶体管(MEM)需要行选择晶体管(SEL)，其控制从位线(BL)接收的数据。此外，如果需要字节寻址，那么装置针对每八个存储器晶体管包含一字节选择晶体管(BYTE)。随着P沟道/N阱装置的出现，由凯伍德解决的问题是行选择晶体管的消除。甚至在凯伍德之后，字节选择仍需要字节选择晶体管的存在。字节选择晶体管的消除导致在擦除操作之后必须对整个行进行重编程的不合意效应。
参考图2，针对单个存储器晶体管1概括地图解说明凯伍德方法。在P型衬底2内形成N阱3。在N阱3内形成漏极4及源极5的P沟道。在漏极4及源极5的有源区域之后形成存储器晶体管1的多晶硅1或浮动栅极6。在所述浮动栅极上方制作所述存储器晶体管的多晶硅2或控制电极7。各种非导电层8使P沟道4及5、浮动栅极6与控制电极7彼此绝缘。
图3图解说明成阵列的多个单元行100(通常连接到存储器晶体管的栅极电极)及多个列200(通常连接到存储器晶体管的源极及漏极电极)，其中单个N阱300衬底上存在单元行及单元列两者。如图3中所展示的凯伍德P沟道存储器阵列的限制是，在特定操作期间必须选择、因此必须写入或擦除任一特定行中的所有存储器单元。
或者如所述(如凯伍德所揭示)，所述单元行未经分段使得所述单元行中的一些存储器单元可选择用于写入而所述行中的其它存储器单元未经选择。因此，为对单个存储器单元的内容进行编程，则必须对整个单元行进行编程以改变一个存储器单元中的数据。
在许多应用中，需要改变一次一个字节地改变存储器阵列中的数据。在N沟道装置现有技术中，此特征通过针对每八个存储器晶体管包含一字节选择晶体管(BYTE)来实现，如图1中所展示。此方法的缺点是对硅面积的需求增加以适应字节选择晶体管(BYTE)的额外开销。举例来说，仅从晶体管视角来看，用于每八个存储器晶体管的字节选择晶体管(BYTE)需要11％额外开销(即，1/9)。
此外，一次改变一个字节的能力将给出胜过行选择存储器阵列的耐久性优点，这是因为与整个行相比，仅一个单元字节将需要经历编程循环的电应力。半导体存储器制作领域的技术人员已熟知，EEPROM故障的一个原因可归因于过多擦除/写入操作。
随着以更小的几何形状制作存储器单元及支持电路晶体管电路，电压击穿变得越来越成问题。由于与读取操作相比擦除及写入操作需要相对高的电压，因此较小几何形状电路元件受到比使用较大几何形状晶体管的较老技术存储器单元及支持电路大的电压应力。
发明内容
因此，需要一种编程及擦除NMOS EEPROM单元阵列的方式，其最小化编程及擦除期间的位干扰且通过针对最低电压应力偏置单元元件来最小化对存储器阵列及支持电路的电压耐受要求。
另外，可通过在EEPROM阵列内提供独立可编程存储器段而并非借助字节选择晶体管来将字节可选择性有利地用于N沟道/P阱EEPROM技术。此可通过提供如下的N沟道/P阱电可擦除可编程只读存储器阵列来实现：通过在所述阵列的深N阱内制作多个P阱或通过将所述阵列的P阱分段成所述深N阱中的若干子P阱而划分成存储器阵列内的独立可编程存储器段。不需要字节选择晶体管便可实现所述独立可编程存储器段。可用p-n结隔离来完成在深N阱内形成多个P阱。可通过电介质隔离来完成对存储器阵列的P阱进行分段。
根据本发明，存储器阵列可包括位于P型衬底中的深N阱内的多个P阱，且所述多个P阱中的每一者包括多个独立可编程存储器段。每一独立可编程存储器段由M个存储器单元列及N个存储器单元行构成。每一独立可编程存储器段可驻存于唯一且单独的P阱内。因此，每一P阱含有一独立可编程存储器段。
存储器阵列可包括位于P型衬底内的深N阱内的P阱，其中所述P阱被分段成多个电隔离的子P阱、所述多个电隔离的子P阱中的每一者内的M个存储器晶体管列及所述多个电隔离的子P阱中的每一者内的N个存储器晶体管行。
在写入及擦除操作期间使用对存储器单元及支持电路晶体管元件、P阱及深N阱的正与负偏置的组合以减小元件之间的电压电位耐受要求。举例来说，对于十五(15)伏编程方法，在编程及擦除操作期间使用约四(4)伏位线偏置最小化单元干扰且将单元结电压要求减小到约十一(11)伏。在编程操作期间使用约四(4)伏字线偏置最小化单元干扰。在编程及擦除操作期间针对每一P阱使用单独的源极选择晶体管偏置(其中每一源极选择晶体管的漏极及栅极耦合到P阱电压电位)最小化对源极选择晶体管的电压耐受要求。在擦除操作期间使用约四(4)伏字线偏置最小化对行驱动器的电压耐受要求。
全部由戈伯等人提出的共同拥有的第6,222,761B1号、第6,236,595B1号、第6,300,183B1号及第6,504,191B2号美国专利揭示具有独立可编程存储器段的PMOSEEPROM，所有这些专利出于所有目的而以引用的方式并入本文中。
根据本发明的特定实例性实施例，一种擦除存储器阵列的多个存储器段中的位于P型衬底的深N阱中的P阱内的选定存储器段的方法包括以下步骤：将所述深N阱设定为正电压；将所述P阱设定为所述正电压；将多个字线中的选定字线设定为负电压；将所述多个字线中的未选字线设定为大致零伏；将多个位线设定为所述正电压；将源极选择栅极线设定为所述正电压；及将源极选择漏极线设定为所述正电压，其中擦除所述多个存储器段中的位于所述P阱内且耦合到所述多个字线中的所述选定字线的所述选定存储器段。
根据本发明的另一特定实例性实施例，一种擦除存储器阵列中的多个存储器段中的选定存储器段的方法(所述存储器阵列包括位于P型衬底内的深N阱中的多个P阱，其中所述多个存储器段中的每一者驻存于所述多个P阱中的相应P阱内)包括以下步骤：将所述深N阱设定为第一电压；将所述多个P阱中的选定P阱设定为第二电压；将所述多个P阱中的未选P阱设定为第三电压；将多个字线中的选定字线设定为第四电压；将所述多个字线中的未选字线设定为第五电压；将所述多个P阱中的所述选定P阱中的第一多个位线设定为第六电压；将所述多个P阱中的所述未选P阱中的第二多个位线设定为第七电压；将与所述多个P阱中的所述选定P阱相关联的第一源极选择栅极线设定为第八电压；将与所述多个P阱中的所述选定P阱相关联的第一源极选择漏极线设定为第九电压；将与所述多个P阱中的所述未选P阱相关联的第二源极选择栅极线设定为第十电压；将与所述多个P阱中的所述未选P阱相关联的第二源极选择漏极线设定为第十一电压；其中擦除所述多个存储器段中的位于所述多个P阱中的所述选定P阱内且耦合到所述多个字线中的所述选定字线的所述选定存储器段。
根据本发明的又一特定实例性实施例，一种对存储器阵列中的多个存储器段中的至少一者进行编程的方法(所述存储器阵列包括位于P型衬底内的深N阱中的多个P阱，其中所述多个存储器段中的每一者驻存于所述多个P阱中的相应P阱内)包括以下步骤：将所述深N阱设定为正电压；将所述多个P阱中的一者设定为第一负电压；将所述多个P阱中的未选P阱设定为第二负电压；将多个字线中的选定字线设定为所述正电压；将所述多个字线中的未选字线设定为所述第二负电压；将多个位线中的选定至少一者设定为所述第一负电压；将所述多个位线中的未选位线设定为第三电压；将与所多个P阱中的所述选定P阱的第一源极选择栅极线设定为所述第一负电压；将所述多个P阱中的所述选定P阱的第一源极选择漏极线设定为所述第一负电压；将所述多个P阱中的所述未选P阱的第二源极选择栅极线设定为所述第二负电压；及将所述多个P阱中的所述未选P阱的第二源极选择漏极线设定为所述第二负电压，其中对所述多个存储器段中的耦合到所述多个字线中的所述选定字线及所述多个位线中的所述选定至少一者的所述选定至少一者进行编程。
根据本发明的再一特定实例性实施例，一种对存储器阵列中的多个存储器段中的选定存储器段进行编程的方法(所述存储器阵列包括位于P型衬底内的深N阱中的多个P阱，其中所述多个存储器段中的每一者驻存于所述多个P阱中的相应P阱内)包括以下步骤：将所述深N阱设定为第一电压；将所述多个P阱中的一者设定为第二电压；将所述多个P阱中的其它P阱设定为第三电压；将多个字线中的一者设定为第四电压；将所述多个字线中的其它字线设定为第五电压；将多个位线中的至少一者设定为第六电压；将所述多个位线中的其它位线设定为第七电压；将与所述多个P阱中的所述一者相关联的第一源极选择栅极线设定为第八电压；将与所述多个P阱中的所述一者相关联的第一源极选择漏极线设定为第九电压；将与所述多个P阱中的所述其它P阱相关联的第二源极选择栅极线设定第十电压；及将与所述多个P阱中的所述其它P阱相关联的第二源极选择漏极线设定为第十一电压，其中对所述多个存储器段中的耦合到所述多个字线中的所述一者及所述多个位线中的所述至少一者的所述选定存储器段进行编程。
附图说明
结合附图参考下文描述可获取对本发明的揭示内容的更全面理解，在附图中：
图1是相关技术中的字节可选择N沟道存储器单元的示意图，所述存储器单元并入有字节选择晶体管及行选择晶体管；
图2是相关技术P沟道存储器晶体管的横截面；
图3是其中P沟道存储器晶体管矩阵驻存于单个N阱中的相关技术的示意性图解说明；
图4是根据本发明的特定实例性实施例在深N阱内包括两个P阱且每一P阱具有独立可编程存储器段的N沟道存储器阵列的示意性图解说明；
图5是如图4中所图解说明的深N阱内的多个P阱的特定实例性实施例的示意性横截面立面图；
图6是图4中所图解说明的N阱的P阱分段沟槽化的特定实例性实施例的示意性横截面立面图；
图7是根据本发明的特定实例性实施例的图4中所图解说明的N沟道存储器阵列的示意性电路图；
图8A及8B是根据本发明的特定实例性实施例的图7中所图解说明的N沟道存储器阵列电路的字节擦除操作的电压矩阵图表；且
图9A及9B是根据本发明的特定实例性实施例的图7中所图解说明的N沟道存储器阵列电路的位编程操作的电压矩阵图表。
尽管本发明易于作出各种修改及替代形式，但在图式中是显示并在本文中详细描述其特定实例性实施例。然而，应了解，本文对特定实例性实施例的说明并非打算将本发明限定于本文所揭示的特定形式，而是相反，本发明打算涵盖所附权利要求书所界定的所有修改及等效形式。
具体实施方式
现在参考图式，其示意性地图解说明实例性实施例的细节。图式中，相同的元件将由相同的编号表示，且相似的元件将由带有不同小写字母后缀的相同编号表示。
参考图4，其描绘根据本发明的特定实例性实施例的在深N阱内包括两个P阱且每一P阱具有独立可编程存储器段的N沟道存储器阵列的示意性图解说明。由编号10大体表示的N沟道存储器阵列包括深N阱304(例如，参见图5及6)内的多个P阱(例如，301及302)及多个独立可编程存储器段。每一独立可编程存储器段由展示为单元行100及单元列200的存储器单元晶体管矩阵构成。图4的实施例将存储器阵列10的16个单元列200及多个单元行100分段成分别驻存于P阱301及302内且以虚线展示的两个独立可编程存储器段。P阱301与302彼此电分离。
在本发明的特定实例性实施例中，每一P阱段内存在八个存储器晶体管列，借此包括字节(8位)段。每一P阱内存在共同数目个单元行100，且行100的总数目由存储器阵列10的所要大小确定。在图4中，图解说明N个存储器晶体管行。图4中未展示但在下文论述且在后续图示中展示的是阵列10的每一列200的底部处的源极选择晶体管(参见图7中的源极选择晶体管501到516)。
在图4中所展示的实施例中，以字节格式显示仅两个P阱及两个独立可编程存储器段，例如，每存储器段8个单元列或总共16个单元列。然而，所属领域的技术人员将认识到可能有额外P阱分段，因此产生呈字节格式的额外独立可编程存储器段。因此，对于字节格式存储器阵列10，独立可编程存储器段的数目乘以八(例如，每存储器段单元列200的数目)等于阵列10中的单元列200的总数目。
此外，所述独立可编程存储器段中的每一者可由M个单元列构成，其中M小于或大于一字节。作为字节格式的替代方案，单元列200的数目M包含但不限于：每一独立可编程存储器段2个、4个、16个、32个、64个等单元列200。根据本发明的特定实例性实施例容易地实施这些各种存储器阵列10几何结构。
每一独立可编程存储器段可由多个独立可编程存储器单位构成。将独立可编程存储器单位界定为给定单元行100所共有且在单个独立可编程存储器段内的那些单元列200。单元列200与单元行100的相交界定可为单个存储器晶体管的存储器单元。因此，对于图4中所图解说明的特定实例性实施例几何形状，每一独立可编程存储器单位由八个存储器单元构成。此外，给定独立可编程存储器段的独立可编程存储器单位的总数目等于单元行100的总数目(N)。
独立可编程存储器单位的功能相关性可为如下。单个独立可编程存储器单位界定存储器阵列10的可由下文所描述的写入及擦除存储器操作寻址的最小或最窄部分。另外，共用单元行100内的所有独立可编程存储器单位可由读取、写入及擦除存储器操作同时寻址。
参考图5，其描述如图4中所图解说明的深N阱内的多个P阱的特定实例性实施例的示意性横截面立面图。P阱301及P阱302形成于深N阱304中。深N阱304形成于P型衬底308中。
参考图6，其描绘如图4中所图解说明的N阱的P阱分段沟槽化的特定实例性实施例的示意性横截面立面图。P阱301a及P阱302a是通过用延伸到深N阱304中且填充有绝缘材料的沟槽306划分单个P阱来形成的。深N阱304形成于P型衬底308中。
参考图7，其描绘根据本发明的特定实例性实施例的图4中所图解说明的N沟道存储器阵列的示意性电路图。存储器阵列10由布局成典型的列/行矩阵的多个N沟道存储器晶体管401-1到416-n构成。还展示一行N沟道源极选择晶体管501到516。每一位线BL1到BL16仅需要一个源极选择晶体管501到516。
围绕一单元群组绘制的虚线展示两个单独的P阱与伴随的独立可编程存储器段。P阱301内含有8个存储器晶体管列(为清晰起见仅展示三个)及N个存储器晶体管行。P阱302等同于P阱301，然而，P阱302与P阱301电隔离。注意，每一独立可编程存储器段对应于一P阱，且因此P阱的数量等于独立可编程存储器段的数量。以实线框702包封P阱301中的左上部独立可编程存储器单位以指示这是用于下文中所描述的写入、擦除及读取操作的目标独立可编程存储器单位(例如，目标字节)。
每一行的N沟道存储器晶体管401-1到416-n的控制电极分别连接到共用字线WL1到WLn。任一特定列的存储器晶体管的漏极电极分别连接到共用位线BL1到BL16。特定列中的每一存储器晶体管的源极电极共同地连接到源极选择晶体管501到516(SL1到SL16)中的相应一者。每一P阱的源极选择晶体管由分别连接到所述源极选择晶体管的栅极及漏极的两个控制线SSG及SSD控制。因此，P阱301中的源极选择晶体管501到508由控制线SSG1及SSD1控制，且P阱302中的源极选择晶体管509到516由控制线SSG2及SSD2控制。P阱301及P阱302处的电压电位还可独立地控制(如分别由节点704及706表示)，以独立地选择仅对某一P阱内含有的存储器段的擦除、编程或读取操作。然而，涵盖以下情况且其在本发明的范围内：NMOSEEPROM的深N阱中可仅存在一个P阱，从而使用电压组合来选择字节擦除、位编程或读取操作。
在本发明中，为实现一致的术语，将遵循IEEE标准1005。将写入或编程存储器单元位定义为将电子置于存储器晶体管的浮动栅极上。将擦除定义为将电子从存储器晶体管的浮动栅极移除。通过将不同的电压组合施加到字线WLx、位线BLx、源极选择晶体管栅极SSGx、源极选择晶体管漏极SSDx及P阱上来执行各种写入、擦除及读取操作，如下文中更全面地描述。
参考图8A及8B，其描绘根据本发明的特定实例性实施例的图7中所图解说明的N沟道存储器阵列电路的字节擦除操作的电压矩阵图表。对于擦除操作，字线WLx可处于接地电位下，例如，零(0)伏，或者处于某一相对高的编程电压下，例如，约负十一(-11)伏。为了擦除目标独立可编程存储器单位(例如，目标字节)，经由WL1控制线将存储器晶体管401-1到416-1(图7)的栅极驱动为约-11伏。由相对于偏置为约4伏的P阱301为相对高的电压电位产生的电场致使电子从晶体管401-1到408-1(图7)的浮动栅极隧穿跨越电介质层且隧穿到P阱，因此擦除晶体管401-1到408-1(图7)。
相反地，使用WL2作为实例，将存储器晶体管401-2到408-2的控制电极偏置为约0伏，且将P阱301偏置为约4伏。在这些条件下，由于这些存储器晶体管401-2到408-2与P阱301之间不存在充足电场而不发生隧穿。因此，不擦除存储器晶体管401-2到408-2。
关于存储器晶体管409-2到416-2，P阱302处于约-11伏(图8A)或-7伏(图8B)下，且处于约零(0)伏电位下的控制电极在存储器晶体管409-2到416-2中的每一者的多晶硅2层下方产生N型反转层。在BL9-16处于约0伏下且存储器晶体管409-2到416-2的漏极电极连结到反转层的情况下，在P阱302的表面处于控制电极与反转层之间不存在电压电位。因此，甚至在P阱302偏置为约-11伏(图8A)或-7伏(图8B)的情况下，也不发生隧穿，借此防止对存储器晶体管409-2到416-2的擦除操作。
对于擦除操作，将列BL1:8中的每一者的位线设定为约4伏，将列BL9:16中的每一者设定为约0伏，将选择晶体管501-508的SSG1及SSD1设定为约4伏，且将P阱301偏置为4伏。此准许由处于约-11伏下的WL1控制的存储器晶体管401-1到408-1的浮动栅极与处于约4伏下的P阱301之间的充足电压电位(约15伏的电位差)。电子从所述浮动栅极跨越电介质层隧穿到P阱301，因此给所述浮动栅极充正电。相反地，将P阱302以及选择线SSG2及SSD2偏置为约-11伏(图8A)或-7伏(图8B)，借此未在P阱302内的存储器晶体管409-1到416-1的控制电极之间形成充足电压电位。在无充足电压差的情况下，隧穿无法发生且不能实现擦除循环。因此，通过提供单独且隔离的P阱，可将任一行中的N沟道存储器晶体管组织成字节可选择段，其中至少部分地通过向多个P阱自身施加或将其偏置为不同电压电位来实现字节选择。
参考图9A及9B，其描绘根据本发明的特定实例性实施例的图7中所图解说明的N沟道存储器阵列电路的位编程操作的电压矩阵图表。在这些实例中，将字线WL1偏置为约4伏，将字线WL2:n中的剩余部分偏置为约-7伏；将P阱301以及选择线SSG1及SSD1偏置为约-11伏(图9A)；且将P阱302以及选择线SSG2及SSD2偏置为约-7伏(图9B)。将存储器晶体管401-1到416-1的浮动栅极电容性地耦合到足以硬接通这些晶体管的电压，借此形成反转层。将位线BL2偏置为约-11伏，同时将位线BL1及BL3:16偏置为约0伏。此致使将晶体管402-1的浮动栅极及传送栅极下方的反转层偏置为-11伏且将晶体管401-1及403-1到416-1的浮动栅极及传送栅极下方的反转层偏置为0伏。此形成致使电子从P阱301中的反转区域隧穿到晶体管402-1的浮动栅极且因此给存储器晶体管402-1的浮动栅极充电但不给其它浮动栅极充电的充足电场(参考图7)。
相反地，在WL1偏置为约4伏且位线BL1及BL3:16偏置为约0伏的情况下，不存在用于使电子从反转区域隧穿到存储器晶体管401-1及403-1到416-1的浮动栅极的充足电场。因此，不能实现对存储器晶体管401-1及401-3到416-1的写入操作。在图7的由矩形识别的目标独立可编程存储器单位(例如，目标字节702)中，可通过将适当位线BL1:BL8设定为约-11伏或0伏来将二进制模式输入到存储器单元401-1到408-1中。设定为约-11伏的位线将写入存储器单元。设定为大致接地或约零伏的位线将保持于未经改变状态中。
尽管已参考本发明的实例性实施例来描绘、描述及界定本发明的各实施例，但此参考并不意味着限定本发明，且不应推断出存在此限定。所揭示的标的物能够在形式及功能上具有大量修改、更改及等效形式，相关领域的且受益于本发明的技术人员将会联想到此类修改、更改及等效形式。所描绘及所描述的本发明实施例仅作为实例，而并非是对本发明范围的穷尽性说明。
Claims (10)
1.一种擦除存储器阵列中的多个存储器段中的选定存储器段的方法，所述存储器阵列包括位于P型衬底内的深N阱中的多个P阱，其中所述多个存储器段中的每一者驻存于所述多个P阱中的相应P阱内，所述方法包括以下步骤：
将所述深N阱设定为约4伏；
将所述多个P阱中的选定P阱设定为约4伏；
将所述多个P阱中的未选P阱设定为约-7伏；
将多个字线中的选定字线设定为约-11伏；
将所述多个字线中的未选字线设定为约零伏；
将所述多个P阱中的所述选定P阱中的第一多个位线设定为约4伏；
将所述多个P阱中的所述未选P阱中的第二多个位线设定为约零伏；
将与所述多个P阱中的所述选定P阱相关联的第一源极选择栅极线设定为约4伏；
将与所述多个P阱中的所述选定P阱相关联的第一源极选择漏极线设定为约4伏；
将与所述多个P阱中的所述未选P阱相关联的第二源极选择栅极线设定为约-7伏；
将与所述多个P阱中的所述未选P阱相关联的第二源极选择漏极线设定为约-7伏；
其中擦除所述多个存储器段中的位于所述多个P阱中的所述选定P阱内且耦合到所述多个字线中的所述选定字线的所述选定存储器段。
2.根据权利要求1所述的方法，其中所述多个存储器段中的所述选定存储器段包括每字节八个位。
3.根据权利要求1或2所述的方法，其中所述多个存储器段中的未选存储器段耦合到所述多个字线中的所述未选字线。
4.根据前述权利要求中任一权利要求所述的方法，其中所述多个存储器段中的所述未选存储器段位于所述多个P阱中的所述未选P阱内。
5.根据前述权利要求中任一权利要求所述的方法，其中使所述第一多个位线浮动而非设定为约4伏。
6.一种对存储器阵列中的多个存储器段中的选定存储器段进行编程的方法，所述存储器阵列包括位于P型衬底内的深N阱中的多个P阱，其中所述多个存储器段中的每一者驻存于所述多个P阱中的相应P阱内，所述方法包括以下步骤：
将所述深N阱设定为约4伏；
将所述多个P阱中的一者设定为约-11伏；
将所述多个P阱中的其它P阱设定为约-7伏；
将多个字线中的一者设定为约4伏；
将所述多个字线中的其它字线设定为约-7伏；
将多个位线中的至少一者设定为约-11伏；
将所述多个位线中的其它位线设定为约零伏；
将与所述多个P阱中的所述一者相关联的第一源极选择栅极线设定为约-11伏；
将与所述多个P阱中的所述一者相关联的第一源极选择漏极线设定为约-11伏；
将与所述多个P阱中的所述其它P阱相关联的第二源极选择栅极线设定为约-7伏；及
将与所述多个P阱中的所述其它P阱相关联的第二源极选择漏极线设定为约-7伏，
其中对所述多个存储器段中的耦合到所述多个字线中的所述一者及所述多个位线中的所述至少一者的所述选定存储器段进行编程。
7.根据权利要求6所述的方法，其中所述多个存储器段中的选定至少一者的数目包括每字节位的任一正整数。
8.根据权利要求6或7所述的方法，其中所述多个存储器段中的未选存储器段耦合到所述多个字线中的未选字线。
9.根据前述权利要求6到8中任一权利要求所述的方法，其中所述多个存储器段中的未选存储器段位于所述多个P阱中的未选P阱内。
10.根据前述权利要求6到9中任一权利要求所述的方法，其中所述多个存储器段中的所述选定至少一者包括每字节八个位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510440976.5A CN105023614B (zh) | 2008-12-10 | 2009-12-09 | 对存储器单元阵列进行编程及擦除的方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/331,542 US7817474B2 (en) | 2006-06-01 | 2008-12-10 | Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits |
| US12/331,542 | 2008-12-10 | ||
| PCT/US2009/067348 WO2010068674A2 (en) | 2008-12-10 | 2009-12-09 | A method for programming and erasing an array of nmos eeprom cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510440976.5A Division CN105023614B (zh) | 2008-12-10 | 2009-12-09 | 对存储器单元阵列进行编程及擦除的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102246239A true CN102246239A (zh) | 2011-11-16 |
| CN102246239B CN102246239B (zh) | 2015-08-26 |
Family
ID=42243295
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980149577.6A Active CN102246239B (zh) | 2008-12-10 | 2009-12-09 | 最小化对存储器阵列及支持电路的位干扰及电压耐受要求的用于对n沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法 |
| CN201510440976.5A Active CN105023614B (zh) | 2008-12-10 | 2009-12-09 | 对存储器单元阵列进行编程及擦除的方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510440976.5A Active CN105023614B (zh) | 2008-12-10 | 2009-12-09 | 对存储器单元阵列进行编程及擦除的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7817474B2 (zh) |
| EP (1) | EP2368250B1 (zh) |
| KR (1) | KR101775483B1 (zh) |
| CN (2) | CN102246239B (zh) |
| WO (1) | WO2010068674A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104246894A (zh) * | 2013-03-12 | 2014-12-24 | 赛普拉斯半导体公司 | 降低非易失性存储器单元中的编程干扰的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9727829B2 (en) | 2009-11-25 | 2017-08-08 | General Electric Company | Systems and methods for multi-resource scheduling |
| JP2011171582A (ja) * | 2010-02-19 | 2011-09-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR101213922B1 (ko) * | 2010-12-30 | 2012-12-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 그 동작 방법 |
| US8553463B1 (en) | 2011-03-21 | 2013-10-08 | Lattice Semiconductor Corporation | Voltage discharge circuit having divided discharge current |
| KR102179284B1 (ko) | 2014-05-12 | 2020-11-18 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 소거 방법 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4790455A (en) * | 1986-11-10 | 1988-12-13 | Nordson Corporation | Hot melt dispensing apparatus having offset hopper |
| DE69024919T2 (de) * | 1989-10-06 | 1996-10-17 | Matsushita Electric Ind Co Ltd | Einrichtung und Methode zur Veränderung von Sprechgeschwindigkeit |
| US5235544A (en) * | 1990-11-09 | 1993-08-10 | John Caywood | Flash EPROM cell and method for operating same |
| US5457652A (en) * | 1994-04-01 | 1995-10-10 | National Semiconductor Corporation | Low voltage EEPROM |
| EP0690452A3 (en) * | 1994-06-28 | 1999-01-07 | Advanced Micro Devices, Inc. | Electrically erasable memory and method of erasure |
| US5487033A (en) * | 1994-06-28 | 1996-01-23 | Intel Corporation | Structure and method for low current programming of flash EEPROMS |
| JP3162264B2 (ja) * | 1995-05-30 | 2001-04-25 | シャープ株式会社 | フラッシュメモリの書換え方法 |
| JP3204602B2 (ja) * | 1995-07-13 | 2001-09-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US6330190B1 (en) * | 1996-05-30 | 2001-12-11 | Hyundai Electronics America | Semiconductor structure for flash memory enabling low operating potentials |
| KR100187196B1 (ko) * | 1996-11-05 | 1999-03-20 | 김광호 | 불휘발성 반도체 메모리 장치 |
| US5986931A (en) * | 1997-01-02 | 1999-11-16 | Caywood; John M. | Low voltage single CMOS electrically erasable read-only memory |
| US5790455A (en) | 1997-01-02 | 1998-08-04 | John Caywood | Low voltage single supply CMOS electrically erasable read-only memory |
| US6201732B1 (en) * | 1997-01-02 | 2001-03-13 | John M. Caywood | Low voltage single CMOS electrically erasable read-only memory |
| US5761126A (en) * | 1997-02-07 | 1998-06-02 | National Semiconductor Corporation | Single-poly EPROM cell that utilizes a reduced programming voltage to program the cell |
| US5978276A (en) * | 1997-04-11 | 1999-11-02 | Programmable Silicon Solutions | Electrically erasable nonvolatile memory |
| US5896315A (en) * | 1997-04-11 | 1999-04-20 | Programmable Silicon Solutions | Nonvolatile memory |
| US5790460A (en) * | 1997-05-12 | 1998-08-04 | Eon Silicon Devices, Inc. | Method of erasing a flash EEPROM memory |
| US5956271A (en) * | 1997-12-12 | 1999-09-21 | Texas Instruments Incorporated | Channel hot electron programmed memory device having improved reliability and operability |
| US6188604B1 (en) * | 1998-03-02 | 2001-02-13 | Amic Technology, Inc. | Flash memory cell & array with improved pre-program and erase characteristics |
| US6300183B1 (en) * | 1999-03-19 | 2001-10-09 | Microchip Technology Incorporated | Independently programmable memory segments within a PMOS electrically erasable programmable read only memory array achieved by N-well separation and method therefor |
| US6091635A (en) * | 1999-03-24 | 2000-07-18 | Worldwide Semiconductor Manufacturing Corporation | Electron injection method for substrate-hot-electron program and erase VT tightening for ETOX cell |
| US6236595B1 (en) * | 2000-07-17 | 2001-05-22 | Microchip Technology Incorporated | Programming method for a memory cell |
| US6222761B1 (en) * | 2000-07-17 | 2001-04-24 | Microchip Technology Incorporated | Method for minimizing program disturb in a memory cell |
| CN1381896A (zh) * | 2001-04-13 | 2002-11-27 | 华邦电子股份有限公司 | 非挥发性存储单元装置及其操作方法和制造方法 |
| US6876582B2 (en) * | 2002-05-24 | 2005-04-05 | Hynix Semiconductor, Inc. | Flash memory cell erase scheme using both source and channel regions |
| US7075140B2 (en) * | 2003-11-26 | 2006-07-11 | Gregorio Spadea | Low voltage EEPROM memory arrays |
| US8458467B2 (en) | 2005-06-21 | 2013-06-04 | Cisco Technology, Inc. | Method and apparatus for adaptive application message payload content transformation in a network infrastructure element |
| US7397699B2 (en) * | 2005-07-27 | 2008-07-08 | Atmel Corporation | Channel discharging after erasing flash memory devices |
| US20070140008A1 (en) * | 2005-12-21 | 2007-06-21 | Microchip Technology Incorporated | Independently programmable memory segments within an NMOS electrically erasable programmable read only memory array achieved by P-well separation and method therefor |
| US7466591B2 (en) * | 2006-06-01 | 2008-12-16 | Microchip Technology Incorporated | Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits |
| JP2008004236A (ja) * | 2006-06-26 | 2008-01-10 | Samsung Electronics Co Ltd | 不揮発性半導体記憶装置の消去放電制御方法 |
| US7492636B2 (en) * | 2007-04-27 | 2009-02-17 | Macronix International Co., Ltd. | Methods for conducting double-side-biasing operations of NAND memory arrays |
-
2008
- 2008-12-10 US US12/331,542 patent/US7817474B2/en active Active
-
2009
- 2009-12-09 CN CN200980149577.6A patent/CN102246239B/zh active Active
- 2009-12-09 CN CN201510440976.5A patent/CN105023614B/zh active Active
- 2009-12-09 KR KR1020117004081A patent/KR101775483B1/ko active IP Right Grant
- 2009-12-09 EP EP09831287.9A patent/EP2368250B1/en active Active
- 2009-12-09 WO PCT/US2009/067348 patent/WO2010068674A2/en active Application Filing
-
2010
- 2010-08-11 US US12/854,504 patent/US8094503B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104246894A (zh) * | 2013-03-12 | 2014-12-24 | 赛普拉斯半导体公司 | 降低非易失性存储器单元中的编程干扰的方法 |
| CN104246894B (zh) * | 2013-03-12 | 2018-11-16 | 赛普拉斯半导体公司 | 降低非易失性存储器单元中的编程干扰的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105023614B (zh) | 2019-11-01 |
| US7817474B2 (en) | 2010-10-19 |
| US8094503B2 (en) | 2012-01-10 |
| CN105023614A (zh) | 2015-11-04 |
| WO2010068674A3 (en) | 2010-09-10 |
| CN102246239B (zh) | 2015-08-26 |
| US20100302857A1 (en) | 2010-12-02 |
| US20090122618A1 (en) | 2009-05-14 |
| EP2368250A2 (en) | 2011-09-28 |
| WO2010068674A2 (en) | 2010-06-17 |
| EP2368250B1 (en) | 2016-09-07 |
| KR101775483B1 (ko) | 2017-09-06 |
| KR20110102291A (ko) | 2011-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101454842B (zh) | 最小化位干扰及存储器阵列及支持电路的电压耐受要求的用于编程及擦除nmos eeprom单元阵列的方法 | |
| CN102568584B (zh) | 包括减少穿通泄漏的非挥发性存储器单元的集成电路 | |
| CN109643564B (zh) | 具有单独的存储器读取、编程和擦除的闪存存储器阵列 | |
| CN101640067B (zh) | 用于减少穿通泄漏的存储器单元与阵列操作方法 | |
| US6380636B1 (en) | Nonvolatile semiconductor memory device having an array structure suitable to high-density integrationization | |
| US9613709B2 (en) | Dual non-volatile memory cell comprising an erase transistor | |
| US9653470B2 (en) | Individually read-accessible twin memory cells | |
| US9460798B2 (en) | Page or word-erasable composite non-volatile memory | |
| US20110157972A1 (en) | Ftp memory device programmable and erasable at cell level | |
| EP2267775B1 (en) | Independently programmable memory segments in isolated n-wells within a pmos eeprom array | |
| CN102246239A (zh) | 最小化对存储器阵列及支持电路的位干扰及电压耐受要求的用于对n沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法 | |
| US7242621B2 (en) | Floating-gate MOS transistor with double control gate | |
| US5523976A (en) | Non-volatile semiconductor memory device having a memory cell group operative as a redundant memory cell group for replacement of another group | |
| US20070140008A1 (en) | Independently programmable memory segments within an NMOS electrically erasable programmable read only memory array achieved by P-well separation and method therefor | |
| CN100524771C (zh) | 非对称浮动栅极与非型快闪存储器 | |
| US6188607B1 (en) | Integrated circuit memory having divided-well architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |