CN102239457A - 具有宽带宽供电抑制比的低压差调压器 - Google Patents

Abstract

本发明描述一种具有宽带宽供电抑制比(PSRR)的低压差(LDO)调压器。在一个方面中，所述LDO调压器包括两个个别调压器电路级。第一级调压器电路的输出处于输入供应电压(VDD)与最终经调节输出电压(VREG)之间的中间电压(VINT)。第二级调压器电路的输出处于所述最终经调节输出电压(VREG)，且在宽操作带宽上针对噪声敏感的模拟电路而经优化。所述第一级调压器电路具有零频率，而所述第二级调压器电路具有匹配的极点频率，以使所有频率上从VDD到VREG的AC响应最小化。

Description

具有宽带宽供电抑制比的低压差调压器

技术领域

本发明大体上涉及集成电路的领域，且更特定来说，涉及用于噪声敏感的个别模拟电路(例如，芯片上系统(SoC)内的锁相回路(PLL)及其它嵌入式模拟核心)的低压差(LDO)调压器。

背景技术

例如锁相回路(PLL)、压控振荡器(VCO)、数/模转换器(DAC)、模/数转换器(ADC)及射频(RF)收发器等嵌入式模拟电路依赖于宽带宽无噪声供电电压来满足个别块中的相位噪声、时序抖动、无乱真动态范围(spurious-free dynamic range)及低噪声指数(low-noise figure)要求。

图1为利用连接到多个电路块120的多个LDO 110的SoC 100的实例集成电路裸片框图，所述多个电路块120系接到共同外部供应电压VDD。

随着更多SoC设计朝着将更多模拟电路连同数字处理器一起嵌入于同一硅裸片中发展，需要为每一嵌入式模拟核心包括独立的低噪声调压器，以改善电路隔离。

传统上已使用低压差(LDO)调压器来满足此要求。然而，仅使用芯片上组件来实施宽带宽供电抑制比(PSRR)LDO调压器是设计挑战。

传统上，锁相回路(PLL)及嵌入式模拟核心使用独立供电泵来获得清洁的供电连接件。随着将多个PLL及嵌入式模拟核心集成到芯片上系统(SoC)中，供电泵及硅裸片结合衬垫的数目增大。

供电泵指已封装集成电路(IC)与主应用电路板之间的焊球连接件。通过在IC上并有LDO调压器，可最小化供电及接地连接件的数目，借此减少已封装IC引脚数量、芯片及主应用电路板布线复杂性。

图2为已知单级低压差(LDO)调压器的示意图。可使用驱动共同源极P沟道金属氧化物半导体(PMOS)装置204的误差放大器电路202来实施如所展示的典型单级LDO调压器200。PMOS装置204使去耦电容器(CL)205耦合于PMOS装置204的漏极D处，以抑制来自输入电压VDD的供电噪声泄漏。输出节点VREG处于PMOS装置204的漏极D处。PMOS装置204通常为大的(就集成电路裸片面积而言)以将PMOS装置204上的电压降(VDD-VREG)维持为低的。节点VREG还连接到集成电路(IC)负载208。IC负载208包括与电阻性负载(RL)209及电流装置(IL)210并联的去耦电容器(CL)205。

PMOS装置204及IC负载208的配置导致需要对稳定性进行补偿的两个紧密间隔的极点。通常，米勒(Miller)补偿电容器(Cc)206用以实现PMOS装置204的栅极G处的主导极点。然而，米勒补偿电容器(Cc)206导致供应电压(VDD)与LDO调压器输出电压(VREG)之间的传递函数(在下文中被称作“供应到输出传递函数”)中的零。供应到输出传递函数中的零以高于所述零频率的频率损害供电抑制比(PSRR)。

参考电压VREF提供于误差放大器电路202的反相端子211上。将来自误差放大器电路202的输出电压表示为Vout。反馈回路从VREG节点延伸到误差放大器电路202的非反相端子212。VREF通常由精度带隙参考(precision band-gap reference)提供且等于所要VREG电压。或者，VREF可通过使用带隙参考结合数/模转换器以设定所要VREG电压而为可编程的电压。

图3为图2中所展示的单级LDO调压器的从VDD(输入)到VREG(输出)的宽带宽供应抑制对频率(Hz)的实例曲线图。

如图3中所展示，图2的LDO调压器200的从VDD到VREG的供应抑制对频率(Hz)可受零频率位置损害。抑制在低频(在此实例中小于400kHz)下限于-40dB，且由于传递函数中的零而从约1MHz劣化到10GHz。在此实例中，最差状况供应抑制为约-15dB(在100MHz处)。在VDD源电压上存在宽带宽噪声的情况下，具有此不良PSRR的LDO调压器将损害利用合适VREG输出电压的PLL、VCO、DAC、ADC及RF收发器中的模拟电路块性能。

因此存在对具有改善的宽带宽供电抑制比(PSRR)的低压差(LDO)调压器集成电路的需要。

发明内容

本发明描述一种具有宽带宽供电抑制比(PSRR)的低压差(LDO)调压器。在一个方面中，所述LDO调压器包括两个个别调压器电路级。第一级调压器电路输出处于在输入供应电压(VDD)与最终经调节输出电压(VREG)之间的中间电压(VINT)。第二级调压器电路输出处于所述最终经调节输出电压(VREG)，且在宽操作带宽上为对噪声敏感的模拟电路而经最优化。所述第一级调压器电路具有零频率，而所述第二级调压器电路具有匹配的极点频率，以最小化所有频率上的从VDD到VREG的AC响应。

附图说明

图1为实例集成电路裸片框图，其中多个电路块的LDO系接到共同外部供应电压VDD。

图2为常规单级低压差(LDO)调压器的示意图。

图3为图2中所展示的单级LDO调压器的从VDD(输入)到VREG(输出)的宽带宽供应抑制对频率(Hz)的实例曲线图。

图4为根据优选实施例的两级宽带宽供电抑制比LDO调压器的示意图。

图5为图4中所展示的LDO调压器的VDD与VINT之间、VINT与VREG之间及VDD与VREG之间的传递函数的供应抑制对频率(Hz)的实例曲线图。

图6为图4中所展示的LDO调压器的第一LDO级(第一级)的第一级开放回路增益及开放回路相位对频率(Hz)的实例曲线图。

图7为图4中所展示的LDO调压器的第二LDO级(第2级)的第2级开放回路增益及开放回路相位对频率(Hz)的实例曲线图。

为了促进理解，除在适当时可附加字尾来区分各图中共同的相同元件外，在可能的情况下已使用相同参考数字来表示这些元件。图式中的图像出于说明的目的而被简化，且未必按比例描绘。

所附图式说明本发明的示范性配置，且因而不应被认为限制本发明的范围，本发明的范围可容许其它同等有效配置。因此，已预期，一些配置的特征可有益地并入其它配置中而无需进一步叙述。

具体实施方式

词“示范性”在本文中用以表示“充当实例、个例或说明”。本文中描述为“示范性”的任何实施例或设计未必应解释为比其它实施例或设计优选或有利。

宽带宽供电抑制比(PSRR)低压差(LDO)调压器为对噪声敏感的个别模拟电路(例如，锁相回路(PLL)、压控振荡器(VCO)、高速数/模转换器(DAC)的参考电流产生器、高速模/数转换器(ADC)的参考带隙电压产生器，及其它宽带宽模拟核心)产生清洁的电压供应。将个别宽带宽PSRR LDO调压器用于SoC中的单独模拟电路块允许封装供电泵在多个PLL与其它嵌入式模拟核心之间共享；借此减少对噪声敏感的模拟电路所需的封装供电泵的数目。

图4为根据优选实施例的两级宽带宽供电抑制比LDO调压器300的示意图。

LDO调压器300用以使供应到输出传递函数中的主导零与主导极点去耦。LDO调压器300包括第一级调压器电路301a及第二级调压器电路301b。第一级调压器电路301a为宽带宽级，且具有比第二级调压器电路301b的输出增益高的输出增益。第二级调压器电路302b为窄带宽级。第一级调压器电路301a及第二级调压器电路301b分别包括第一级误差放大器电路302a及第二级误差放大器电路302b。第一级误差放大器电路302a及第二级误差放大器电路302b中的每一者的输出分别耦合到PMOS装置304及305的漏极。如所配置的LDO调压器300在供应到输出传递函数中具有极点-零对消(pole-zero cancellation)，从而导致宽带宽PSRR，如将在下文中更详细地解释。

第一级调压器电路301a进一步包括调节器回路310a，所述调节器回路310a经配置以在频率带宽方面比第二级调压器电路301b中的调节器回路310b的频率带宽宽约10倍。调节器回路310a及310b对彼此的稳定行为(settling behavior)具有几近于无的影响。

另外，第二级调压器电路301b的供应到输出传递函数主导极点及第一级调压器电路301a的供应到输出传递函数主导零安置于彼此之上(以同一频率)，以实现宽带宽PSRR。第一级调压器电路301a的供应到输出传递函数主导零由米勒补偿电容器(Cc1)307产生。

第一级调压器电路301a具有下调到中间电压VINT的供应电压VDD。VINT被下调到第二级调压器电路301b的输出处的最终电压VREG。由于中间电压VINT提供低阻抗源节点，因此第一级调压器电路301a中的第一级误差放大器电路302a的输出形成回路传递函数中的主导极点。

节点VINT上的低阻抗有助于将回路传递函数中的主导极点置于高频且实现宽带设计。在第一级调压器电路的供应到输出传递函数中，此情形等效于在频率方面进一步外推由米勒补偿电容器(Cc1)307所产生的主导零。此外，中间电压VINT处的低阻抗节点也在VDD与VINT之间提供额外PSRR。

在当前展示的实施例中，第一级调压器电路301a及第二级调压器电路301b包括个别的一级误差放大器电路。第二级调压器电路301b经设计使得节点VREG形成回路传递函数的主导极点。为了确保调节器回路稳定性，针对适中到低增益而设计第二级误差放大器电路302b。

在相应误差放大器电路的输出级处，使用驱动共同源极PMOS装置304或305的对应误差放大器电路302a或302b来实施两级LDO调压器300的每一级调压器电路301a及301b，如图4中所展示。

PMOS装置304包括漏极D1、栅极G1及源极S1。PMOS装置305类似地具有漏极D2、栅极G2及源极S2。PMOS装置305在漏极D2处进一步耦合到去耦电容器(CL)312，以抑制较高频率下的LDO调压器输出噪声并通过形成回路传递函数中的主导极点而提供补偿。节点VREG位于漏极D2与输出负载306之间。输出负载306包括与电阻性负载(RL)314及电流装置(IL)316并联的去耦电容器(CL)312，电流装置(IL)316表示一个或一个以上作用中的模拟核心电路(PLL、VCO、DAC、ADC等)的负载电流。

参考电压VREF提供于误差放大器电路302a的反相端子320上。来自误差放大器电路302a的输出电压表示为Vout₁。第一级调压器电路301a的反馈回路310a从节点VINT延伸到误差放大器电路302a的非反相输入322，其中由R2及R1构成的电阻分压器电路308用以设定回路增益。误差放大器电路302a的正供应电压端子通过源电压VDD耦合到PMOS装置304的源极S1。

参考电压VREF提供于误差放大器电路302b的反相端子324上。PMOS装置305的源极S2耦合到来自第一级调压器电路301a的节点VINT。来自误差放大器电路302b的输出电压表示为Vout₂。第二级调压器电路301b的反馈回路310b从PMOS装置305的漏极D2处的节点VREG延伸到误差放大器电路302b的非反相端子326。误差放大器电路302b的正供应电压端子耦合到节点VINT。由于节点VREG将追踪VREF处存在的DC电压(VREG＝VREF)，因此回路增益设定成1。

如先前所提及，第一级调压器电路301a为宽带宽级。采用一级误差放大器电路，根据方程式(1)界定第一级301a的输出装置的增益(Ao1)：

$\mathrm{Ao}1:=\mathrm{gmo}1\·(\mathrm{ro}1\·\frac{\frac{1}{\mathrm{gmo}2}}{\mathrm{ro}1+\frac{1}{\mathrm{gmo}2}})---\left(1\right)$

其中将gmo1、gmo2及ro1分别界定为PMOS装置304及305的跨导，及第一级调压器电路301a的输出阻抗。示范性值提供于下文表1中。

在PMOS装置304的漏极D1且特定来说在节点VINT处，形成非主导极点。VDD与中间电压节点VINT之间的传递函数具有如根据方程式(2)所界定的极点频率(ωo1)：

$\mathrm{\ωo}1(\mathrm{ro}1,\mathrm{gmo}2,\mathrm{Co}1):=\frac{1}{\frac{\mathrm{ro}1\·\left(\frac{1}{\mathrm{gmo}2}\right)\·\mathrm{Co}1}{\mathrm{ro}1+\frac{1}{\mathrm{gmo}2}}}---\left(2\right)$

其中将Co1、gmo2及ro1分别界定为图3中的VINT节点处的电容、PMOS装置305的跨导，及第一级调压器电路301a的输出阻抗。示范性值提供于下文表1中。

误差放大器电路302a的输出节点形成主导极点。根据方程式(3)将误差放大器电路302a极点频率(ωa1)界定为：

$\mathrm{\ωa}1(\mathrm{ra}1,\mathrm{Ca}1):=\frac{1}{\mathrm{ra}1\·\mathrm{Ca}1}---\left(3\right)$

其中将ra1及Ca1分别界定为误差放大器电路302a的输出阻抗及误差放大器电路302a处的有效输出电容。示范性值提供于下文表1中。

根据方程式(4)界定节点VINT节点处的DC供应抑制(Svint_Vdd)：

$\mathrm{Svint}\_\mathrm{vdd}(\mathrm{gmo}2,\mathrm{ro}1):=\frac{\frac{1}{\mathrm{gmo}2}}{\mathrm{ro}1+\left(\frac{1}{\mathrm{gmo}2}\right)}---\left(4\right)$

其中将gmo2及ro1分别界定为PMOS装置305的跨导，及第一级调压器电路301a的输出阻抗。示范性值提供于下文表1中。

根据方程式(5)界定供应到中间电压VINT节点传递函数(Hvint_vdd)：

$\mathrm{Hvint}\_\mathrm{vdd}(\mathrm{Svint}\_\mathrm{vdd},\mathrm{Aa}1,\mathrm{Ao}1,\mathrm{\ωa}1,\mathrm{\ωo}1,s):=$

$\mathrm{Svint}\_\mathrm{vdd}*\frac{1+\frac{s}{\mathrm{\ωa}1}}{\mathrm{Aa}1*\mathrm{Ao}1+(1+\frac{s}{\mathrm{wo}1})*(1+\frac{s}{\mathrm{wa}1})}---\left(5\right)$

其中Svint_vdd按上文方程式(4)界定；Aa1为第一级调压器电路301a的开放回路放大器增益；Ao1为第一级输出PMOS装置304的按方程式(1)计算的增益；ωo1为方程式(2)的以弧度/秒为单位的极点频率；ωa1为根据上文方程式(3)的以弧度/秒为单位的误差放大器电路302a极点频率；且s为对应于以弧度/秒为单位的频率jω的变量。示范性值提供于下文表1中。

根据方程式(6)界定第一级调压器电路301a的开放回路增益函数(Holoop1)：

$\mathrm{Holoop}1(\mathrm{Aa}1,\mathrm{Ao}1,\mathrm{\ωa}1,\mathrm{\ωo}1,s):=\frac{\mathrm{Aa}1\·\mathrm{Ao}1}{(1+\frac{s}{\mathrm{\ωo}1})\·(1+\frac{s}{\mathrm{\ωa}1})}---\left(6\right)$

其中Aa1为第一级调压器电路301a的开放回路放大器增益；Ao1为第一级调压器电路301a的按方程式(1)计算的回路增益；ωo1为方程式(2)的以弧度/秒为单位的极点频率；ωa1为根据上文方程式(3)的以弧度/秒为单位的误差放大器电路302a极点频率；且s为对应于以弧度/秒为单位的频率jω的变量。示范性值提供于下文表1中。下文针对第二级调压器电路301b界定类似表达式。第二级调压器电路301b为窄带级。根据方程式(7)界定PMOS装置305处的输出增益(Ao2)：

$\mathrm{Ao}2:=\mathrm{gmo}2\·(\mathrm{ro}2\·\frac{\mathrm{rload}}{\mathrm{ro}2+\mathrm{rload}})---\left(7\right)$

其中将gmo2、ro2及rload分别界定为PMOS装置305的跨导、第二级调压器电路301b的输出阻抗，及输出负载306内的负载电阻RL。示范性值提供于下文表1中。

节点VREG形成主导极点。下文根据方程式(8)界定VREG极点频率(ωo2)：

$\mathrm{\ωo}2(\mathrm{ro}1,\mathrm{ro}2,\mathrm{rload},\mathrm{Cd}):=\frac{1}{\frac{\mathrm{ro}2\·\mathrm{rload}\·\mathrm{Cd}}{\mathrm{ro}2+\mathrm{rload}}}---\left(8\right)$

其中将ro2、rload及CL分别界定为第二级调压器电路301b的输出阻抗、输出负载306内的负载电阻RL及CL。示范性值提供于下文表1中。

第二级误差放大器电路302b极点形成非主导极点。下文根据方程式(9)界定非主导极点频率(ωa2)：

$\mathrm{\ωa}2(\mathrm{ra}2,\mathrm{Ca}2):=\frac{1}{\mathrm{ra}2\·\mathrm{Ca}2}---\left(9\right)$

其中ra2及Ca2分别为第二级误差放大器电路302b的输出处的电阻及电容。示范性值提供于下文表1中。

根据方程式(10)界定从VDD到VREG节点的DC抑制Svreg_vdd：

$\mathrm{Svreg}\_\mathrm{vdd}(\mathrm{rload},\mathrm{ro}2):=\frac{\mathrm{rload}}{\mathrm{rload}+\mathrm{ro}2}---\left(10\right)$

其中将ro2及rload分别界定为第二级调压器电路301b的输出阻抗及输出负载306内的负载电阻RL。示范性值提供于下文表1中。

根据方程式(11)界定从VINT到VREG节点的AC传递函数(Hvreg_vint)：

$\mathrm{Hvreg}\_\mathrm{vint}(\mathrm{Svreg}\_\mathrm{vint},\mathrm{Aa}2,\mathrm{Ao}2,\mathrm{\ωa}2,\mathrm{\ωo}2,s):=$

$\mathrm{Sveg}\_\mathrm{vint}*\frac{1+\frac{s}{\mathrm{\ωa}2}}{\mathrm{Aa}2*\mathrm{Ao}2+(1+\frac{s}{\mathrm{wo}2})*(1+\frac{s}{\mathrm{wa}2})}---\left(11\right)$

其中Svreg_vint为根据上文方程式(10)的DC抑制；Aa2为第二级调压器电路301b的开放回路放大器增益；Ao2为按方程式(7)计算的第二级调压器电路301b的回路增益；ωo2为方程式(8)的以弧度/秒为单位的极点频率；ωa2为根据上文方程式(9)的以弧度/秒为单位的误差放大器电路302b极点频率；且s为对应于以弧度/秒为单位的频率jω的变量。示范性值提供于下文表1中。

下文根据方程式(12)界定第二级调压器电路301b的开放回路增益函数：

$\mathrm{Holoop}2(\mathrm{Aa}2,\mathrm{Ao}2,\mathrm{\ωa}2,\mathrm{\ωo}2,s):=\frac{\mathrm{Aa}2\·\mathrm{Ao}2}{(1+\frac{s}{\mathrm{\ωo}2})\·(1+\frac{s}{\mathrm{\ωa}2})}---\left(12\right)$

其中Aa2为第二级调压器电路301b的开放回路放大器增益；Ao2为按方程式(7)计算的第二级调压器电路301b中的PMOS装置305的增益；ωo2为方程式(8)的以弧度/秒为单位的极点频率；ωa2为根据上文方程式(9)的以弧度/秒为单位的误差放大器电路302b极点频率；且s为对应于以弧度/秒为单位的频率jω的变量。示范性值提供于下文表1中。

根据方程式(13)界定从VDD到VREG节点的AC传递函数(Hvreg_vdd)：

Hvreg_vdd：＝Hvint_vdd·Hvreg_vint                        (13)

其中Hvint_vdd为根据上文方程式(5)的从VDD到节点VINT的AC传递函数，且Hvreg_vint为根据上文方程式(11)的从VINT到节点VREG的AC传递函数。示范性值提供于下文表1中。

下文界定误差放大器电路302a及302b以及PMOS装置304及305的实例小信号参数。第一级调压器电路301a为在误差放大器电路302a输出处具有主导极点及在PMOS装置304的输出(漏极D1)处具有非主导极点的宽带宽回路。其它值视所选择的集成电路工艺(影响误差放大器参数)、PMOS装置大小(跨导、电压降及漏极电容)(除了负载电容(CL)及负载电阻改变外)而定是可能的。

表1.图4的实例装置参数

图5为从VDD到VINT(Hvint_vdd)、VINT到VREG(Hvreg_vint)及VDD到VREG(Hvreg_vdd)的传递函数的供应抑制对频率(Hz)的实例曲线图。在图5中，将传递函数20*LOG10(VINT/VDD)(从VDD到VINT的传递函数)的曲线表示为实线。将传递函数20*LOG10(VREG/VINT)(从VINT到VREG的传递函数)的曲线表示为点线。将传递函数20*LOG10(VREG/VDD)(从VDD到VREG的传递函数)的曲线表示为虚线。VDD到VREG传递函数为从第一级调压器电路301a的输入到第二级调压器电路301b的最终输出对频率(Hz)。

图6为第一级调压器电路301a开放回路增益及开放回路相位对频率(Hz)的实例曲线图。将回路增益的曲线展示为实线，且存在指向适当垂直dB轴线的箭头。将以度数为单位的相位的曲线展示为点线，且存在指向适当垂直度数轴线的箭头。

图7为第二级调压器电路301b开放回路增益及开放回路相位对频率(Hz)的实例曲线图。将回路增益的曲线展示为实线，且存在指向适当垂直dB轴线的箭头。将以度数为单位的相位的曲线展示为点线，且存在指向适当垂直度数轴线的箭头。

提供所揭示实施例的先前描述以使得任何所属领域的技术人员能够制作或使用本发明。对这些实施例的各种修改将对所属领域的技术人员显而易见，且本文中所界定的一般原理可在不脱离本发明的精神或范围的情况下应用于其它实施例。因此，本发明并不既定限于本文中所展示的实施例，而应符合与本文中所揭示的原理及新颖特征一致的最广范围。

Claims (34)

1.一种低压差(LDO)调压器，其包含：

第一级调压器电路，其输出处于输入供应电压VDD与最终经调节电压VREG之间的中间电压VINT，且特征为主导零频率；及

第二级调压器电路，其输出节点处于所述最终经调节电压VREG，且特征为主导极点频率。

2.根据权利要求1所述的LDO调压器，其进一步包含负载，所述负载连接到所述第二级调压器电路的所述输出节点。

3.根据权利要求2所述的LDO调压器，其中所述第一级调压器电路、第二级调压器电路及负载操作以对准所述第一级调压器电路的所述主导零频率与所述第二级调压器电路的所述主导极点频率，以使从提供所述输入供应电压VDD的输入到所述输出节点的在一频率范围上的AC传递函数最小化。

4.根据权利要求1所述的LDO调压器，其中所述第一级调压器电路包括第一级误差放大器电路，所述第一级误差放大器电路的增益是由从所述第一级调压器电路的所述输出节点到所述第一级误差放大器电路的正输入的反馈路径设定。

5.根据权利要求4所述的LDO调压器，其中所述第一级误差放大器电路比较来自所述输出节点的反馈与连接到所述第一级误差放大器电路的负输入的参考电压。

6.根据权利要求5所述的LDO调压器，其中所述第一级误差放大器电路输出连接到第一级PMOS装置的栅极输入，所述第一级PMOS装置的源极连接到提供所述输入供应电压VDD的所述输入，且所述第一级PMOS装置的漏极连接到所述第一级调压器电路的所述输出节点。

7.根据权利要求4所述的LDO调压器，其中所述第二级线性调压器电路包括第二级误差放大器电路，所述第二级误差放大器电路的增益是由从提供所述输入供应电压VDD的所述输入到所述第二级误差放大器电路的正输入的反馈路径设定。

8.根据权利要求7所述的LDO调压器电路，其中所述第二级误差放大器电路比较来自提供所述输入供应电压VDD的所述输入的反馈与连接到所述第二级误差放大器电路的负输入的参考电压。

9.根据权利要求8所述的LDO调压器电路，其中所述第二级误差放大器电路连接到第二级PMOS装置的栅极输入，所述第二级级PMOS装置的源极连接到所述第一级调压器电路的所述输出节点，且所述第二级PMOS装置的漏极连接到所述第二级调压器电路的所述输出节点。

10.根据权利要求9所述的LDO调压器电路，其中所述第一级误差放大器电路的所述增益是由由第一电阻分压器组成的反馈路径设定。

11.根据权利要求10所述的LDO调压器电路，其中所述第二级误差放大器电路的所述增益是由由第二电阻分压器组成的反馈路径设定。

12.根据权利要求9所述的LDO调压器电路，其中所述第一级误差放大器电路的正供应电压连接到所述输入供应电压VDD。

13.根据权利要求12所述的LDO调压器电路，其中所述第二级误差放大器电路的正供应电压连接到所述第一级调压器电路的所述输出节点。

14.根据权利要求1所述的LDO调压器电路，其中所述第一级线性调压器电路的所述主导零频率是由连接于第一级PMOS装置的栅极与漏极之间的电容器形成。

15.根据权利要求14所述的LDO调压器电路，其中所述第二级线性调压器电路的所述主导极点频率是由所述第二级线性调压器电路在所述第二级调压器电路的所述输出节点处的输出电阻、负载电阻与负载电容的组合形成。

16.一种包括低压差(LDO)调压器的集成电路(IC)，其包含：

第一级调压器电路，其输出处于输入供应电压VDD与最终经调节电压VREG之间的中间电压VINT，且特征为主导零频率；及

第二级调压器电路，其输出节点处于所述最终经调节电压VREG，且特征为主导极点频率。

17.根据权利要求16所述的IC，其进一步包含负载，所述负载连接到所述第二级调压器电路的所述输出节点。

18.根据权利要求17所述的IC，其中所述第一级调压器电路、第二级调压器电路及负载操作以对准所述第一级调压器电路的所述主导零频率与所述第二级调压器电路的所述主导极点频率，以使从提供所述输入供应电压VDD的输入到所述输出节点的在一频率范围上的AC传递函数最小化。

19.根据权利要求18所述的IC，其中所述第一级调压器电路包括第一级误差放大器电路，所述第一级误差放大器电路的增益是由从所述第一级调压器电路的所述输出节点到所述第一级误差放大器电路的正输入的反馈路径设定。

20.根据权利要求19所述的IC，其中所述第二级线性调压器电路包括第二级误差放大器电路，所述第二级误差放大器电路的增益是由从所述第二级调压器电路的所述输出节点到所述第二级误差放大器电路的正输入的反馈路径设定。

21.根据权利要求16所述的IC，其中所述第一级线性调压器电路的所述主导零频率是由连接于第一级PMOS装置的栅极与漏极之间的电容器形成。

22.根据权利要求21所述的IC，其中所述第二级线性调压器电路的所述主导极点频率是由所述第二级线性调压器电路在所述第二级调压器电路的所述输出节点处的输出电阻、负载电阻与负载电容的组合形成。

23.一种包括低压差(LDO)调压器的装置，其包含：

第一级调压器装置，其用于在其输出节点处产生输入供应电压VDD与最终经调节电压VREG之间的中间电压VINT，且特征为主导零频率；及

第二级调压器装置，其用于在其输出节点处产生所述最终经调节电压VREG，且特征为主导极点频率。

24.根据权利要求23所述的装置，其进一步包含负载，所述负载连接到所述第二级调压器装置的所述输出节点。

25.根据权利要求24所述的装置，其中所述第一级调压器装置、第二级调压器装置及负载操作以对准所述第一级调压器装置的所述主导零频率与所述第二级调压器装置的所述主导极点频率，以使从提供所述输入供应电压VDD的输入到所述输出节点的在一频率范围上的AC传递函数最小化。

26.根据权利要求23所述的装置，其中所述第一级调压器电路包括第一级误差放大器装置，所述第一级误差放大器装置的增益是由从所述第一级调压器装置的所述输出节点到所述第一级误差放大器装置的正输入的反馈路径设定。

27.根据权利要求26所述的装置，其中所述第二级线性调压器装置包括第二级误差放大器装置，所述第二级误差放大器装置的增益是由从所述第二级调压器电路的所述输出节点到所述第二级误差放大器电路的正输入的反馈路径设定。

28.根据权利要求27所述的装置，其中所述第一级误差放大器装置的所述增益是由由第一电阻分压器组成的反馈路径设定。

29.根据权利要求23所述的装置，其中所述第一级线性调压器装置的所述主导零频率是由连接于第一级PMOS装置的栅极与漏极之间的电容器形成。

30.根据权利要求23所述的装置，其中所述第二级线性调压器装置的所述主导极点频率是由所述第二级线性调压器装置在所述第二级调压器装置的所述输出节点处的输出电阻、负载电阻与负载电容的组合形成。

31.根据权利要求23所述的装置，其中所述装置为集成电路。

32.根据权利要求23所述的装置，其中所述装置为蜂窝式电话、无线通信装置、射频发射器装置、射频接收器装置、射频收发器装置及无线手持机中的至少一者。

33.一种用于调节电压的方法，其包含：

第一级调压器电路产生在输入供应电压VDD与最终经调节电压VREG之间的中间电压VINT，所述第一级调压器电路特征为主导零频率；及

第二级调压器电路产生所述最终经调节电压VREG，所述第二级调压器电路特征为主导极点频率。

34.根据权利要求33所述的方法，其进一步包含对准所述第一级调压器的所述主导零频率与所述第二级调压器的所述主导极点频率，以使从提供所述输入供应电压VDD的输入到所述输出节点的在一频率范围上的AC传递函数最小化。

Images