CN106155157A - 包含级联ldo调控的电路和技术 - Google Patents

包含级联ldo调控的电路和技术 Download PDF

Info

Publication number
CN106155157A
CN106155157A CN201610319598.XA CN201610319598A CN106155157A CN 106155157 A CN106155157 A CN 106155157A CN 201610319598 A CN201610319598 A CN 201610319598A CN 106155157 A CN106155157 A CN 106155157A
Authority
CN
China
Prior art keywords
circuit
ldo regulator
integrated
regulator circuit
adjuster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610319598.XA
Other languages
English (en)
Other versions
CN106155157B (zh
Inventor
A·K·辛格
N·库塔恩
S·加尼萨恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN106155157A publication Critical patent/CN106155157A/zh
Application granted granted Critical
Publication of CN106155157B publication Critical patent/CN106155157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本公开涉及包含级联LDO调控的电路和技术。一种调节器电路可具有级联拓扑，包括：具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压；其中第二回路带宽窄于第一回路带宽。调节器电路不需要要求外部电容器。调节器电路可被用于提供增强的电源抑制和噪声性能中的一个或多个。

Description

包含级联LDO调控的电路和技术
背景技术
一般从具有与输出噪声和电源抑制(PSR)相关的严格规范的电源利用工作能量对精密模拟电路和系统进行供电。例如，可以使用具有低输出噪声和高PSR的线性调压器，其可被称为LDO(低压差)调节器。根据各种应用，LDO调节器可被耦接至诸如电池之类的能量源或者耦接至开关模式电源(SMPS)的输出。集成电路中实现的LDO可使用集成电路外部的分立的去耦电容器，以有助于满足LDO启动的负载电路的瞬时负载电路要求。分立电容器可用于其它目的，例如有助于降低电压基准电路的输出的噪声，其中电压基准电路被耦接至LDO调节器。
发明内容
除了其它事情之外，本发明人已经认识到，要求外部电容器的低压差调节器电路拓扑在某些应用中是不合适的或者不期望的。例如，要求外部电容器的LDO调节器电路通常消耗集成电路封装上的至少一个额外引脚，增加了板面积，而且通过向材料清单增加附加组件而增加了元件和系统成本。用于将外部电容器电耦接至集成电路裸片的键合引线还可提供将噪声耦接至LDO电路的途径，这可能使得LDO调节器的输出处的噪声性能衰退而对于某些应用(例如，其中LDO调节器电路被用于提供电源电压给精密模拟电路的应用)不可接受。
除了其它事情之外，本发明人已经认识到，在满足针对LDO调节器的严格的电源抑制(PSR)和输出噪声规范、同时仍旧消除对外部去耦电容器的要求时会碰到挑战。由此，在一个示例中，本发明人已经开发了可包括使用LDO调节器电路的级联配置的电路和技术。这种级联配置可被用于提供经调节的输出，而不要求级联的LDO调节器电路的输出上的外部去耦电容器。级联配置还可允许针对与LDO调节器耦接的一个或更多基准电路的放松的噪声规范。按照这种方式，即使当外部电容器被省略时，这种级联配置也可降低面积要求，因为任何片上电容器或RC滤波器可相应地降低尺寸。本发明人还认识到，级联配置可提供相对于其他方案的降低的功耗，因为级联配置无需要求回路带宽像其他方案一样宽。
在一个示例中，调节器电路可具有级联拓扑，包括：具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽而且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压。在一个示例中，第二回路带宽窄于第一回路带宽；而且第一和第二LDO调节器电路被配置成提供规定的电源抑制比(PSRR)以及规定的输出噪声电压密度，而不要求与处于包括第一和第二集成LDO调节器的集成电路外部的输出节点耦接的分立电容器。
这一概览旨在提供本专利申请的主题的概览。并非旨在提供本发明的排他的或详尽的解释。详细说明被包含来提供关于本申请的进一步信息。
附图说明
图1总体上图示了一个示出了可包括布置成级联配置的第一和第二低压差(LDO)调节器电路的电路拓扑的示例。
图2总体上图示了一个示出了可包括LDO调节器电路的电路拓扑的示例，例如可包括作为图1的示例中示出的或其它地方描述的级联拓扑的一部分。
图3总体上图示了一个示出了可包括可用来例如图2的示例中所示的电路拓扑的PSR性能的等效电路拓扑的示例。
图4总体上图示了一个示出了可包括LDO调节器电路的电路拓扑的示例，例如可包括作为图1的示例中示出的或其它地方描述的级联拓扑的一部分。
图5总体上图示了一个示出了可包括可用来例如图4的示例中所示的电路拓扑的噪声性能的等效电路拓扑的示例。
图6总体上图示了诸如一种方法之类的技术，其可包括将第一和第二LDO调节器电路以级联配置进行耦接，以及将第二LDO调节器电路的输出耦接至负载。
在未必然按比例绘制的附图中，不同视图中的类似的标号可描述类似组件。具有不同字母下标的类似标号可表示类似组件的不同示例。附图总体上通过示例的方式而不是限制的方式图示了本文件中讨论的各种实施例。
具体实施方式
在一种方案中，为了实现来自调节器电路的高电源抑制(PSR)，调节器电路回路带宽可被规定成足够宽以抑制甚至来自电源输入(例如，VSUPPLY)的高频噪声。然而，随着针对调节器电路的输出的噪声规范变得更加严格，调节器的功耗因为这种宽的回路带宽而显著增大。而且，一种复杂的频率补偿方案被需要用于确保稳定性。与该方案不同，一种更加具有功率效率的技术可包括在调节器电路的输出处放置大的RC滤波器以过滤掉来自调节器的噪声。然而，该方案也存在一些限制，例如，这是因为包含在该RC电路的串联电阻器一般会导致输出电压VOUT不可接受地随着负载电流而变化。在另一方案中，有源低通滤波器结构可被用在调节器电路的输出处。有源低通滤波器电路中的放大器的带宽可做得很小来实现来自调节器电路的甚至低频噪声的好的过滤。但是，这种有源低通滤波方案会在输出引入更差的PSR，这至少部分地是由于低通滤波器的有限带宽(而且该滤波器被与调节器电路相同的供应节点馈送，不同于参考图1所示及描述的拓扑100以及本文的其它示例)。
图1总体上图示了一个示出了可包括布置成级联配置的第一LDO调节器电路104A和第二LDO调节器电路104B的电路拓扑100的示例，例如共同集成作为共享集成电路120的一部分。第一和第二LDO调节器电路中的每个可包括反馈回路，如图1的示例中所图示。第一LDO调节器电路104A提供的第一反馈回路的回路带宽可宽于第二LDO调节器电路104B的回路带宽。
能量源160，例如电压源，可被耦接至集成电路的电源引脚110处的节点VSUPPLY。源160可包括电池或其它电能源。在一个示例中，源160可包括开关模式电源(SMPS)或其它电路。引脚110处的VSUPPLY节点可被馈送至第一LDO调节器电路104A。第一LDO调节器电路104A随后可在中间节点VINT150处提供经调节的输出。
中间节点150处的输出可作为输入电压而被馈送至第二LDO调节器电路104B以为第二LDO调节器电路104B供电。第二LDO调节器电路104B随后可在集成电路120的输出引脚130处提供输出VOUT。
输出引脚130可被耦接至负载140，例如包括精密模拟电路(例如，锁相环、压控振荡器、低噪声放大器或功率放大器，作为示意示例)的负载。一个或多个基准节点，例如接地108A或接地108C，可被耦接至集成电路。可提供多个接地域。例如，基准节点108B可在集成电路120内使用。电压基准106可被包含作为集成电路120的一部分(或者经由基准输入引脚耦接至集成电路120)。基准电压VREF可被耦接至第一和第二LDO调节器电路104A或104B中的一个或多个。在一个示例中，利用带隙基准电路产生基准106。
第一LDO调节器电路104A可包括相对于第二LDO调节器电路104B的更高带宽的反馈回路。第一LDO调节器电路104A的反馈结构可包括具有与基准电路106(例如，带隙基准电路)耦接的输入的第一误差放大器122(具有增益AH)以及提供可由βH表示的反馈系数的第一反馈网络124。第一误差放大器122的输出可被耦接至第一传输晶体管126(例如，正沟道金属氧化物半导体场效应晶体管(MOSFET)或“PMOS”器件)。第一LDO电路104A的输出可由节点VINT表示，而且该节点可被作为输入电压提供给第二LDO电路104B，以便为图1所示意图示的第二LDO电路104B供电。第二LDO电路104B可包括第二误差放大器132，例如具有与基准电路106或其它基准耦接的输入、以及与提供可由βL表示的反馈系数的第二反馈网络134耦接的输入。
第二误差放大器132的输出可被耦接至第二传输晶体管136(例如，负沟道MOSFET或“NMOS”器件)，以便在引脚130提供输出电压VOUT至供应负载140(例如，精密模拟电路)。第一和第二传输晶体管126和136的导电类型是示意性的，而且这种晶体管126和136可包括其它导电类型或结构。在图1中，第一和第二晶体管126和136具有相反的导电类型。在一个示例中，第二传输晶体管136可包括“本征”N沟道器件或其它器件结构，例如具有降低的或者接近零的阈值电压，其中本征器件与电路拓扑100的其它部分一起共同集成在集成电路120内。这种本征器件可通过第一和第二LDO调节器电路104A和104B降低电压降。
第一LDO调节器电路104A的单位增益带宽可包括比第二LDO调节器电路104B的单位增益带宽高的第一指定频率。作为示意示例，第一LDO调节器电路104A的回路增益在幅度上可大于诸如从大约10千赫(KHz)至大约10兆赫(MHz)之类的指定频率范围中的的单位增益，而且第二LDO调节器电路104B的回路增益可在幅度上小于诸如从大约10KHz至大约10MHz之类的指定频率范围的单位增益。级联架构的组合(包括更高带宽的第一LDO调节器电路104A和更低带宽的第二LDO调节器电路104B，其中第二LDO调节器电路由第一调节器电路的输出VINT供电)可用于满足严格的PSR或噪声规范中的一个或多个而不要求集成电路120外部的电容器。
不被理论约束，拓扑100可被用于提供精密模拟负载的应用。这种负载可相对恒定(例如，表示基本静态的电流消耗)。拓扑100一般不关注处理大的瞬变，然而，拓扑100可与其它技术组合，例如包括使用辅助回路来改进瞬态性能。而且，如上所述，本征器件可用于第二传输晶体管136，这可有助于降低输出阻抗，从而改进瞬态性能。
图2总体上图示了一个示出了可包括LDO调节器电路的电路拓扑204A的示例，例如可包括作为图1的示例中示出的或其它地方描述的级联拓扑的一部分。例如，拓扑204A可用来实施图1的第一LDO调节器电路104A。源260(例如，电池或SMPS输出)可提供电源电压VSUPPLY。调节器电路可包括第一跨导放大器级262、第二缓冲级264和电流缓冲级266。第二缓冲级264的输出可被耦接至传输晶体管276，以建立输出电压VINT。反馈网络234可将VINT节点耦接至第一跨导级262的输入，而且电压基准206(例如，带隙电路)可被耦接至第一跨导级262的第二输入。
第一跨导级262可被实现为折叠共源共栅拓扑的一部分。跨导可被表示为gm1H。R1H和C1H可表示第一跨导级262的输出阻抗和电容。电流缓冲级266可提供跨导gmCB，例如表示折叠共源共栅拓扑的共源共栅器件。电流缓冲级266与补偿电容器Cc一起可形成共源共栅补偿方案。附加的零点(由网络268形成，包括Rz和Cz)可包含在第一跨导级262的输出处以改进相位容限。缓冲级264可包括由gm2H表示的跨导(具有输出阻抗1/gm2H)以及由C2H表示的输出电容。第二缓冲级264可驱动PMOS功率器件(例如，传输晶体管276)的栅极，而且传输晶体管276的栅源电容可由Cgs表示，其主导了C2H。传输晶体管276器件与阻式分配器网络(例如，反馈网络234)一起形成了调节器电路拓扑204A的第三级。
对于共源共栅补偿方案，主导极点位置可大致表示为，
其中gmPH和RPH可表示分别与(RF1H+RF2H)并行的传输晶体管276级的跨导和输出阻抗。共源共栅补偿方案引入的非主导极点(阻尼因数(ζ)和自然频率(ωn))和零点可表示如下。
非主导极点：
零点：
串联电阻Rz和电容器Cz可引入接近单位增益带宽(UGB)频率的零点，例如改进稳定性(而且可引入非主导极点，其远超过UGB频率)。作为示意示例，可从自大约2.2V至大约3.6V的范围内选择VSUPPLY，VREF可被指定为大约1.2V，而且VINT可被指定为大约2V。
图3总体上图示了一个示出了可包括用来例如图示图2的示例中所示的电路拓扑204A的电源抑制(PSR)性能的等效电路拓扑的示例。在图3中，AH可表示该调节器的开路反馈增益322，βH可表示反馈系数335，Avdd可表示来自源360提供给输出节点vint 350的供应节点的开路增益(例如，其中源360对应于为了电源抑制分析而做出的电源信号贡献)，vref可表示来自基准306输出的噪声，vsupply可表示LDO电路能量输入轨处的电源噪声。
该调节器的输出处的电源噪声可被表示为如下：
图3可建模包含在级联方案中的第一更高带宽的LDO调节器电路的PSR。第一更高带宽的LDO调节器电路可被配置成抑制或降低从VSUPPLY节点耦接至VINT节点的电源噪声(例如，改进VSUPPLY对VINT的抑制)。等式4中的第一项可表示由基准VREF产生的或与基准VREF关联的噪声，而且这种噪声可被相对于第一LDO调节器电路具有更低带宽的第二LDO调节器电路(例如，图1或4的第二LDO电路104B或404B)抑制或减小。vref项可在与图3相关的分析中被忽略而且可在下面的图4和5的示例中解决。相应地，vint可被简化如下：
电源抑制可随后定义如下：
第一LDO调节器电路的带宽可被指定为远高于第二LDO调节器电路，例如以便提供指定频率范围上的足够的增益以便在VINT(中间)输出充分地抑制电源波纹。这种指定频率范围可包括进入MHz范围的带宽，作为示意示例。
图4总体上图示了一个示出了可包括LDO调节器电路的电路拓扑404B的示例，例如可包括作为图1的示例中示出的或其它地方描述的级联拓扑的一部分。如图4所示意示出，电路拓扑404B可被耦接至第一LDO调节器电路404A的输出节点VINT 450(例如，其中第一LDO调节器电路404A可包括与图2的拓扑204A类似的拓扑)。电路拓扑404B由此可提供由第一LDO调节器电路404A提供的第二LDO调节器电路。图4的拓扑404B包括包括第一和第二级的三个级，第一和第二级包括耦接至缓冲电路484的第一差分跨导放大器级482。第三级可由输出晶体管MN2 436提供，例如可包括本征NMOS晶体管。反馈网络434可提供由βL表示的反馈系数。第一差分增益级482可包括被表达为gm1L的跨导、被表达为R1L的输出阻抗、以及电容C1L。电容C1L可还表示位于第一级的输出处的集成电容器，而且这种集成电容器可主导C1L的值。差分跨导级482的输入可分别被耦接至基准电路406(例如，带隙基准)和反馈网络434。
输出节点430(VOUT)处的功率谱密度(PSD)可表示为针对级482、484和436中的每个的PSD之和，其中每个级的增益系数被表示为放大器级582、584和536，如参考图5所示的分析所示及所述。回来参考图4，第一级482的带宽可被控制，例如以便提供相对于图2的LDO拓扑204A的带宽的低带宽。例如，第一级482的带宽可由一个或多个偏置电流控制建立(例如，降低偏置电流来降低带宽)或增大输出电容C1L。在图4的示意示例中，主导极点补偿方案可被使用，例如使用C1L和R1L来设置主导极点频率的位置。
在一个示例中，缓冲级484可包括PMOS源跟随器，具有分别由gm2L、1/gm2L和C2L表示的跨导、输出阻抗和电容。集成电容器可被耦接至缓冲第二级484的输出，例如以便主导输出处的总电容C2L。由于LDO电路拓扑404B的带宽可相对于对LDO电路拓扑404B进行馈送的LDO电路404A是有限的，电容C2L以及功率器件的栅漏电容Cgd形成了超越电路拓扑404B的单位增益带宽(UGB)的电容式分配器。根据示意的示例，这种带宽可大约是1KHz或几个KHz。除了可用来馈送电路拓扑404B的更高带宽的LDO调节器404A的PSR性能之外，电容式分配器还可进一步提高PSR。即使C2L可表示刻意形成的(而不是专门寄生的)电容器，第二级484形成的极点(pole)可超过UGB(例如，其中该UGB由gm1L和C1L建立)，例如这是由于第二级484的低输出阻抗。
如上所述，第三级可包括功率晶体管636(例如，MOS器件，比如形成NMOS源跟随器)。由于图4所示的配置不要求包括调节器电路拓扑404B的集成电路外部的去耦电容器，所以更低阻抗输出级可被用来降低在负载首先被施加时或在负载突然变化时导致的任何瞬时下降。由于第二和第三级(例如，缓冲电路484和晶体管436)形成了源跟随器电路，因此相对于其它电路结构，这种源跟随器电路一般具有更低的输出阻抗而且因此具有更低的噪声电压。为了有助于改进瞬变性能，内部集成去耦电容器Cint，L可被包含，例如接近输出引脚或接近负载电路，如果负载(例如，VCO)与级联LDO电路404A和404B共同集成。集成去耦电容器一般电容幅度数量级小于分立的外部电容器，然而，LDO电路404A和404B的级联配置可仍提供PSR性能可比拟于或者超过要求集成电路外部的大容量去耦电容器的电路的性能的PSR性能。
图5总体上图示了一个示出了可包括可用来例如图示图4的示例中所示的电路拓扑404B的噪声性能的等效电路拓扑的示例。对于下面的分析，拓扑404B的每个放大器级可由分别具有电压增益A1L、A2L和A3L的放大器级582、584和536表示。噪声源可被用来表示基准电路噪声506Sn，ref、第一级输出噪声592Sn，1、第二级输出噪声594Sn，2和第三级输出噪声596Sn，3的输出噪声功率谱密度(PSD)，以及分别对应于反馈电阻器RF1L和RF2L的噪声源598Sn，RF1和588Sn，RF2。
对于不相关的噪声源，总输出噪声PSD可通过对每个分量的贡献进行相加来获取，如下所示：
如果第一级582具有有限带宽，第一增益项A1L在关注频率下(例如超过大约10KHz)接近零。本发明人已经认识到，这种低通滤波可抑制或消除基准电路噪声506。按照这种方式，基准电路的噪声规范可放宽，这可提供功率或面积节省中的一个或多个。相应地，总输出噪声PSD可被简化如下：
由于第二和第三级可被实现为跟随器级，这种跟随器级具有单位增益，它们的噪声贡献较低，而且随后的关系可建立如下：
每个上述PSD分量代表级阻抗和电容过滤的每个级的噪声而且可被表示如下：
在等式10中，gm1Li和gm1Ll可表示第一放大器级A1L的输入和负载器件的跨导。低噪声PSD例如可通过降低带宽(例如，由偏置电流控制)或经由刻意形成的电容器C1L的过滤动作中的一个或多个来实现。由于第二和第三级可被实现为跟随器级，它们各自的噪声PSD的幅度可对照第一级进行限制，而且第二和第三级的这种噪声PSD可由下述关系表示：
来自反馈电阻器的噪声贡献可被表示为如下等式13和14，而且来自这种反馈电阻器的噪声贡献可使用内部去耦电容器Cint，L来控制：
与图3和5对应的模型中示出的分析可被组合来形成针对LDO调节器电路的级联配置的PSR表达。这种组合PSR表达可被表示如下，其中等式15表示针对第一调节器的噪声表达，而且等式16表示针对第二调节器的噪声表达：
由此，总的PSR可被表示如等式17和18所示：
如参考本文其它示例所提到的，级联LDO调节器电路可具有不同回路带宽，例如其中第一LDO调节器电路具有相对于由第一LDO调节器电路的输出馈送的第二LDO调节器电路更高的回路带宽。例如，在指定频率范围中，例如大约10KHz至大约1010MHz的范围，AH可在幅度上远大于单位增益，AL可在幅度上远小于单位增益。由此，等式18的表达式可进一步被简化成等式19所示：
由于第二LDO调节器电路可具有比第一LDO调节器电路远远更有限的带宽，项可在vref-to-vout传递函数中变得可忽略。而且，如前面参考图4的示例提到的，主导了更低带宽调节器的第二级处的C2L的刻意形成的电容器(例如，级联配置的第二LDO调节器电路)可形成具有功率输出FET的栅漏电容Cgd的电容式分配器。在其中这种电容式分配器存在的示例中，项Avdd，L(j)在超过更低带宽调节器的UGB的频率范围中可近似表示为由此，对应于电压基准的噪声增益可进一步被这种电容性划分抑制，而且基准电路的PSR规范可由此放宽该比例
图6总体上图示了一种技术600，例如一种方法，其可包括将第一和第二LDO调节器电路按级联配置耦接，而且将第二LDO调节器电路的输出耦接至负载。在602，第一LDO调节器电路可被耦接至源，例如电池或开关模式电源(SMPS)的输出。第一LDO调节器电路可提供第一经调节的输出电压给中间节点(例如，例如可由VINT表示)。第一LDO调节器电路的回路增益在幅度上远大于规定频率范围内的单位增益。根据各种示意示例，这种频率范围可延展至MHz或几十MHz的范围。在604，第二LDO调节器电路可被耦接至中间节点，例如由中间节点供电。第二LDO调节器电路可提供经调节的第二输出电压给输出节点(例如，VOUT)。第二LDO调节器电路的回路增益可不同于第一LDO调节器电路，例如在幅度上小于规定频率范围中的单位增益。例如，根据各种示意示例，第二LDO调节器电路可具有延展至KHz、几个KHz或几十个KHz的单位增益带宽。
在606，第二LDO调节器电路的输出节点可被耦接至负载，比如精密模拟负载，例如包括锁相环、压控振荡器、低噪声放大器或功率放大器中的一个或多个。这种负载可包括与包括第一和第二LDO调节器电路的集成电路分离的电路系统。替换地或者附加地，负载可包括与第一和第二LDO调节器电路共同集成的电路系统。在一个示例中，电压基准(例如，带隙基准)可与第一和第二LDO调节器电路共同集成，或者基准可与第一和第二LDO调节器电路分离。在前面提到的各种示例中，第一和第二LDO电路的级联配置无须要求处于集成电路外部的电容器或者与第二LDO调节器电路的输出耦接的电路。
各种注解&示例
示例1可包括或使用主题(例如，一种设备、一种方法、一种用于执行动作的装置、或者一种包括指令的装置可读介质，在该指令被装置执行时可使装置执行动作)，例如可包括或使用一种调节器电路，具有级联拓扑，包括：具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽而且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压。第二回路带宽窄于第一回路带宽，而且第一和第二LDO调节器电路被配置成提供规定的电源抑制比(PSRR)以及规定的输出噪声电压密度，而不要求与处于包括第一和第二集成LDO调节器的集成电路外部的输出节点耦接的分立电容器。
示例2可包括或者可选地与示例1的主题结合以选择性地包括：第一集成LDO调节器电路的回路增益远高于规定频率范围内的单位增益，第二集成LDO调节器电路的回路增益远低于规定频率范围内的单位增益。
示例3可包括或者可选地与示例1或2中的一个或者任意组合的主题结合以选择性地包括：第一和第二集成LDO调节器电路中的每个都包括耦接至传输晶体管的误差放大器。
示例4可包括或者可选地与示例3的主题结合以选择性地包括：第一集成LDO调节器的传输晶体管包括第一导电类型，第二集成LDO调节器电路的传输晶体管包括相反的第二导电类型。
示例5可包括或者可选地与示例4的主题结合以选择性地包括：第一集成LDO调节器的传输晶体管包括PMOS器件，第二集成LDO调节器电路的传输晶体管包括NMOS器件。
示例6可包括或者可选地与示例5的主题结合以选择性地包括：NMOS器件包括本征器件。
示例7可包括或者可选地与示例1至4中的一个或者任意组合的主题结合以选择性地包括：第一集成LDO调节器电路包括折叠级联级以及耦接在折叠级联级和集成传输晶体管之间的缓冲级。
示例8可包括或者可选地与示例7的主题结合以选择性地包括：串联RC网络，其被配置成提供与第一集成LDO调节器电路的单位增益带宽对应的频率附近的零点。
示例9可包括或者可选地与示例7或8中的一个或者任意组合的主题结合以选择性地包括：折叠级联级包括耦接至电流缓冲器的至少一个补偿电容器，电流缓冲器包括折叠级联级的一部分。
示例10可包括或者可选地与示例1至9中的一个或者任意组合的主题结合以选择性地包括：第二集成LDO包括差分跨导级以及具有跨导的源跟随级，源跟随级耦接在差分跨导级和传输晶体管之间。
示例11可包括或者可选地与示例1至10中的一个或者任意组合的主题结合以选择性地包括：第二集成LDO调节器电路的输出耦接至集成去耦电容器。
示例12可包括或者可选地与示例1至11中的一个或者任意组合的主题结合以选择性地包括：第一和第二LDO调节器电路被耦接至电压基准，而且相对于没有第一和第二LDO调节器电路的级联配置而且没有窄于第一回路带宽的第二回路带宽的调节器电路结构，电压基准的噪声规范和电源抑制规范被放宽。
示例13可包括或者可选地与示例1至12中的一个或者任意组合的主题结合以选择性地包括：第一和第二LDO调节器电路被配置成在驱动包括锁相环、压控振荡器、低噪声放大器或功率放大器中的一个或多个的负载电路时提供规定的PSRR和规定的输出噪声电压密度。
示例14可包括或者可选地与示例1至13中的一个或者任意组合的主题结合以选择性地包括：主题(例如，一种设备、一种方法、一种用于执行动作的装置、或者一种包括指令的装置可读介质，在该指令被装置执行时可使装置执行动作)，例如可包括一种调节器电路，具有级联拓扑，包括：具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽而且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压。第二回路带宽窄于第一回路带宽；以及第一和第二LDO调节器电路被配置成提供规定的电源抑制比(PSRR)以及规定的输出噪声电压密度，而不要求与处于包括第一和第二集成LDO调节器的集成电路外部的输出节点耦接的分立电容器。第一集成LDO调节器的传输晶体管包括PMOS器件；第二集成LDO调节器电路的传输晶体管包括NMOS器件。
示例15可包括或者可选地与示例14的主题结合以选择性地包括：第一集成LDO调节器电路的回路增益在幅度上大于从大约10千赫(kHz)至大约10兆赫(MHz)的频率范围内的单位增益，第二集成LDO调节器电路的回路增益在幅度上远小于从大约10kHz至大约10MHz的频率范围内的单位增益。
示例16可包括或者可选地与示例14或15中的一个或者任意组合的主题结合以选择性地包括：NMOS器件包括本征器件。
示例17可包括或者可选地与示例1至16中的一个或者任意组合的主题结合以选择性地包括：主题(例如，一种设备、一种方法、一种用于执行动作的装置、或者一种包括指令的装置可读介质，在该指令被装置执行时可使装置执行动作)，例如可包括：将第一集成低压差(LDO)调节器电路耦接至一个源，以便利用在幅度上远大于规定频率范围内的单位增益的回路增益向中间节点提供经调节的第一输出电压；以及将第二集成LDO调节器电路耦接至中间节点，包括利用中间节点向第二集成LDO调节器电路供电，由此利用在幅度上远小于规定频率范围内的单位增益的回路增益将经调节的第二输出电压提供给输出节点。
示例18可包括或者可选地与示例17的主题结合以选择性地包括：将输出节点耦接至负载电路而无需外部电容器。
示例19可包括或者可选地与示例18的主题结合以选择性地包括：负载电路包括锁相环、压控振荡器、低噪声放大器或功率放大器中的一个或多个。
示例20可包括或者可选地与示例17至19中的一个或者任意组合的主题结合以选择性地包括：第一和第二LDO调节器电路被配置成提供规定的电源抑制比(PSRR)以及规定的输出噪声电压密度，而不要求与处于包括第一和第二集成LDO调节器的集成电路外部的输出节点耦接的分立电容器。
示例21可包括或者可选地与示例1至20中的一个或者任意组合的主题结合以选择性地包括：可包括用于执行示例1至20的功能中的任意一个或多个的装置的主题，或者包括在被机器执行时使得机器执行示例1至20的功能中的任意一个或多个的指令的机器可读介质。
这些非限制性示例中的每个可以是独立的，或者可以与其它示例中的一个或多个按照各种排列方式或各种组合方式进行组合。
上述详细说明包括参考附图，附图形成了详细说明的一部分。附图通过图示的方式示出了具体实施例，其中本发明可被实现。这些实施例在此还被称为“示例”。这种示例可包括除了示出或描述的元素之外的元素。然而，本发明人还设想其中仅仅提供示出或描述的这些元素的示例。而且，本发明人还设想使用示出或描述的这些元素(或者其一个或多个方面)的任意组合方式或排列方式的示例，要么参考具体示例(或者其一个或多个方面)，要么参考此处示出或描述的其它示例(或者其一个或多个方面)。
在本文档与通过引用并入的任意文档之间出现不一致的使用的情况下，本文档中的使用控制。
在本文中，在专利文档中，术语“一种”或“一个”被用来包含一个或多个，不依赖于“至少一个”或“一个或多个”的任意其它实例或用途。在本文中，术语“或”被用来指示无排他性的，由此“A或B”包括“A但没有B”、“B但没有A”以及“A和B”，除非特别说明。在本文中，术语“包括”和“其中”作为各个术语“包含”和“其中”的通俗易懂的等价形式。而且，在所附权利要求中，术语“包括”和“包含”是开放式的，即，一种系统、装置、产品、合成物、配方或处理，包括权利要求中的该术语之后列出的元素之外的元素，仍被认为落入该权利要求的范围之内。而且，在所附权利要求中，术语“第一”、“第二”和“第三”等被仅仅用作标记，而不是旨在对它们的目标强加数值要求。
本文描述的方法示例可以是至少部分地机器或计算机实现的。一些示例可包括计算机可读介质或机器可读介质，其被可操作来配置电子装置以执行以上示例中描述的方法的指令所编码。这种方法的实施方式可包括代码，例如微代码、汇编语言代码、高级语言代码等。这种代码可包括计算机可读指令，用于执行各种方法。代码可形成计算机编程产品的一部分。而且，在一个示例中，代码可被实质地存储在一个或多个挥发性的、非暂时的、或非易失性的切实的计算机可读介质上，例如在执行期间或在其它时间。这些切实的计算机可读介质的示例可包括但不限于硬盘、可移动磁盘、可移动光盘(例如，紧致盘和数字视频盘)、磁带、存储卡或棒、随机访问存储器(RAM)、只读存储器(ROM)等。
术语“MOS”、“MOSFET”、“PMOS”或“NMOS”的使用并没有暗示或要求该器件必须包括金属层或金属栅极。实际上，这种器件可包括导电栅极结构或其它导电层，例如可包括多晶硅或其它材料。
上述说明是示意性的，而不是限制性的。例如，上述示例(或者它们的一个或多个方面)可彼此组合使用。其它实施例可被使用，例如由本领域技术人员在查阅上述说明之后使用。摘要被提供来符合37 C.F.R.§1.72(b)，以允许读者快速确定技术公开的本质。应该理解的是，其不会被用于解释或限制权利要求的范围或含义。而且，在上述说明书中，各种特征可被组合起来精简公开文本。这不应该被解释为认为未请求保护的公开特征对于任意权利要求是必须的。实际上，创造性主题可实际上少于具体公开的实施例的所有特征。因此，所附权利要求在此被并入具体实施例作为示例或实施例，其中每个权利要求本身就是单独的实施例，而且可以考虑，这种实施例可按照各种组合方式或各种排列方式彼此组合。本发明的范围应该参考权利要求以及权利要求的等价形式的完全范围来确定。

Claims (15)

1.一种调节器电路，具有级联拓扑，包括：
具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽而且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及
具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压；
其中第二回路带宽窄于第一回路带宽；以及
其中第一和第二LDO调节器电路被配置成提供规定的电源抑制比(PSRR)以及规定的输出噪声电压密度，而不要求与处于包括第一和第二集成LDO调节器的集成电路外部的输出节点耦接的分立电容器。
2.根据权利要求1所述的调节器电路，其中第一集成LDO调节器电路的回路增益远高于规定频率范围内的单位增益；以及
其中第二集成LDO调节器电路的回路增益远低于规定频率范围内的单位增益
3.根据权利要求1所述的调节器电路，其中第一和第二集成LDO调节器电路中的每个都包括耦接至传输晶体管的误差放大器。
4.根据权利要求3所述的调节器电路，其中第一集成LDO调节器的传输晶体管包括第一导电类型；以及
其中第二集成LDO调节器电路的传输晶体管包括相反的第二导电类型。
5.根据权利要求4所述的调节器电路，其中第一集成LDO调节器的传输晶体管包括PMOS器件；以及
其中第二集成LDO调节器电路的传输晶体管包括NMOS器件。
6.根据权利要求4所述的调节器电路，其中NMOS器件包括本征器件。
7.根据权利要求1所述的调节器电路，其中第一集成LDO调节器电路包括：
折叠级联级；以及
耦接在折叠级联级和集成传输晶体管之间的缓冲级。
8.根据权利要求7所述的调节器电路，包括串联RC网络，其被配置成提供与第一集成LDO调节器电路的单位增益带宽对应的频率附近的零点。
9.根据权利要求7所述的调节器电路，其中折叠级联级包括耦接至电流缓冲器的至少一个补偿电容器，电流缓冲器包括折叠级联级的一部分。
10.根据权利要求1所述的调节器电路，其中第二集成LDO调节器电路的输出耦接至集成去耦电容器。
11.根据权利要求1所述的调节器电路，其中第一和第二LDO调节器电路被耦接至电压基准；以及
其中相对于没有第一和第二LDO调节器电路的级联配置而且没有窄于第一回路带宽的第二回路带宽的调节器电路结构，电压基准的噪声规范和电源抑制规范被放宽。
12.根据权利要求1所述的调节器电路，其中第一和第二LDO调节器电路被配置成在驱动包括锁相环、压控振荡器、低噪声放大器或功率放大器中的一个或多个的负载电路时提供规定的PSRR和规定的输出噪声电压密度。
13.一种调节器电路，具有级联拓扑，包括：
具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽而且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及
具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压；
其中第二回路带宽窄于第一回路带宽；以及
其中第一和第二LDO调节器电路被配置成提供规定的电源抑制比(PSRR)以及规定的输出噪声电压密度，而不要求与处于包括第一和第二集成LDO调节器的集成电路外部的输出节点耦接的分立电容器；
其中第一集成LDO调节器的传输晶体管包括PMOS器件；以及
其中第二集成LDO调节器电路的传输晶体管包括NMOS器件。
14.根据权利要求13所述的调节器电路，其中第一集成LDO调节器电路的回路增益在幅度上大于从大约10千赫(kHz)至大约10兆赫(MHz)的频率范围内的单位增益；以及
其中第二集成LDO调节器电路的回路增益在幅度上远小于从大约10kHz至大约10MHz的频率范围内的单位增益。
15.根据权利要求13所述的调节器电路，其中NMOS器件包括本征器件。
CN201610319598.XA 2015-05-15 2016-05-13 包含级联ldo调控的电路和技术 Active CN106155157B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/713,312 2015-05-15
US14/713,312 US9665112B2 (en) 2015-05-15 2015-05-15 Circuits and techniques including cascaded LDO regulation

Publications (2)

Publication Number Publication Date
CN106155157A true CN106155157A (zh) 2016-11-23
CN106155157B CN106155157B (zh) 2018-01-02

Family

ID=57276358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610319598.XA Active CN106155157B (zh) 2015-05-15 2016-05-13 包含级联ldo调控的电路和技术

Country Status (2)

Country Link
US (1) US9665112B2 (zh)
CN (1) CN106155157B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9665112B2 (en) 2015-05-15 2017-05-30 Analog Devices Global Circuits and techniques including cascaded LDO regulation
CN109388168A (zh) * 2017-08-09 2019-02-26 原相科技股份有限公司 光学传感器装置以及电压调节器装置
CN110837268A (zh) * 2019-12-10 2020-02-25 复旦大学 一种低噪声高电源抑制比的两级低压差线性稳压器
CN116774767A (zh) * 2023-02-28 2023-09-19 兆讯恒达科技股份有限公司 一种低噪声高电源抑制比的稳压电源及电子设备

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795391B2 (en) * 2015-09-04 2020-10-06 Texas Instruments Incorporated Voltage regulator wake-up
US10054969B2 (en) * 2015-09-08 2018-08-21 Texas Instruments Incorporated Monolithic reference architecture with burst mode support
US20180120879A1 (en) * 2016-10-27 2018-05-03 Qualcomm Incorporated Voltage regulator with enhanced power supply rejection ratio and load-transient performance
US10475705B2 (en) * 2016-11-21 2019-11-12 Board Of Regents, The University Of Texas System CMOS process-dependent near-threshold voltage regulation
US10474174B2 (en) * 2017-04-04 2019-11-12 Intel Corporation Programmable supply generator
US10778089B2 (en) * 2017-04-07 2020-09-15 Texas Instruments Incorporated Cascaded active electro-magnetic interference filter
US9989981B1 (en) 2017-06-16 2018-06-05 Apple Inc. Cascaded LDO voltage regulator
WO2019136299A1 (en) 2018-01-05 2019-07-11 Atlazo, Inc. Power management system
US10614184B2 (en) 2018-01-08 2020-04-07 Atlazo, Inc. Semiconductor process and performance sensor
DE102018200668A1 (de) * 2018-01-17 2019-07-18 Robert Bosch Gmbh Schaltung zum Erkennen von Schaltungsdefekten und zur Vermeidung von Überspannungen in Reglern
US10635130B2 (en) 2018-02-01 2020-04-28 Atlazo, Inc. Process, voltage and temperature tolerant clock generator
US10571945B2 (en) * 2018-02-21 2020-02-25 Atlazo, Inc. Low power regulator circuits, systems and methods regarding the same
US10700604B2 (en) 2018-03-07 2020-06-30 Atlazo, Inc. High performance switch devices and methods for operating the same
FR3082070A1 (fr) * 2018-05-29 2019-12-06 STMicroelecronics (Rousset) SAS Circuit electronique d'alimentation
CN109416553B (zh) * 2018-10-12 2019-11-08 长江存储科技有限责任公司 使用nmos晶体管的ldo稳压器
US11340641B2 (en) * 2018-11-07 2022-05-24 Mediatek Inc. Hybrid voltage regulator using bandwidth suppressed series regulator and associated voltage regulating method
KR102699041B1 (ko) * 2019-03-29 2024-08-26 삼성전자주식회사 복수의 ldo 레귤레이터들을 포함하는 레귤레이팅 회로 및 이의 동작 방법
US11601045B2 (en) 2019-04-01 2023-03-07 Texas Instruments Incorporated Active electromagnetic interference filter with damping network
JP7304729B2 (ja) * 2019-04-12 2023-07-07 ローム株式会社 電源回路、電源装置及び車両
US10747249B1 (en) 2019-06-21 2020-08-18 Texas Instruments Incorporated Reference buffer with integration path, on-chip capacitor, and gain stage separate from the integration path
US11703897B2 (en) 2020-03-05 2023-07-18 Stmicroelectronics S.R.L. LDO overshoot protection in a cascaded architecture
US11233506B1 (en) 2020-07-28 2022-01-25 Qualcomm Incorporated Hybrid driver with a wide output amplitude range
US11378992B2 (en) 2020-07-28 2022-07-05 Qualcomm Incorporated Hybrid voltage regulator with a wide regulated voltage range
US11592854B2 (en) 2020-10-30 2023-02-28 Texas Instruments Incorporated Linear voltage regulator
US20220197321A1 (en) * 2020-12-19 2022-06-23 Intel Corporation Dual loop voltage regulator
CN113064460A (zh) * 2021-03-24 2021-07-02 成都瓴科微电子有限责任公司 一种高电源抑制比的低压差线性稳压器电路
US11789478B2 (en) * 2022-02-22 2023-10-17 Credo Technology Group Limited Voltage regulator with supply noise cancellation
CN116466785B (zh) * 2023-03-28 2024-01-26 电子科技大学 一种低噪声高psr的ldo电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013330A (zh) * 2006-02-01 2007-08-08 株式会社理光 稳压电路
US20110068758A1 (en) * 2009-09-18 2011-03-24 Po-Han Chiu Regulated circuits and operational amplifier circuits
CN102006532A (zh) * 2010-10-09 2011-04-06 北京昆腾微电子有限公司 供电设备、用于数字麦克风的处理芯片和数字麦克风
US8040115B2 (en) * 2009-08-04 2011-10-18 International Business Machines Corporation Multiple branch alternative element power regulation
CN102239457A (zh) * 2008-12-09 2011-11-09 高通股份有限公司 具有宽带宽供电抑制比的低压差调压器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1227731B (it) * 1988-12-28 1991-05-06 Sgs Thomson Microelectronics Stabilizzatore di tensione a bassissima caduta di tensione, atto a sopportare transitori di tensione elevata
US20100109435A1 (en) * 2008-09-26 2010-05-06 Uti Limited Partnership Linear Voltage Regulator with Multiple Outputs
US8648580B2 (en) 2010-12-08 2014-02-11 Mediatek Singapore Pte. Ltd. Regulator with high PSRR
KR102076667B1 (ko) * 2013-01-07 2020-02-12 삼성전자주식회사 저전압 강하 레귤레이터
US9385587B2 (en) * 2013-03-14 2016-07-05 Sandisk Technologies Llc Controlled start-up of a linear voltage regulator where input supply voltage is higher than device operational voltage
US9665112B2 (en) 2015-05-15 2017-05-30 Analog Devices Global Circuits and techniques including cascaded LDO regulation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013330A (zh) * 2006-02-01 2007-08-08 株式会社理光 稳压电路
CN102239457A (zh) * 2008-12-09 2011-11-09 高通股份有限公司 具有宽带宽供电抑制比的低压差调压器
US8040115B2 (en) * 2009-08-04 2011-10-18 International Business Machines Corporation Multiple branch alternative element power regulation
US20110068758A1 (en) * 2009-09-18 2011-03-24 Po-Han Chiu Regulated circuits and operational amplifier circuits
CN102006532A (zh) * 2010-10-09 2011-04-06 北京昆腾微电子有限公司 供电设备、用于数字麦克风的处理芯片和数字麦克风

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9665112B2 (en) 2015-05-15 2017-05-30 Analog Devices Global Circuits and techniques including cascaded LDO regulation
CN109388168A (zh) * 2017-08-09 2019-02-26 原相科技股份有限公司 光学传感器装置以及电压调节器装置
CN109388168B (zh) * 2017-08-09 2020-05-19 原相科技股份有限公司 光学传感器装置以及电压调节器装置
CN110837268A (zh) * 2019-12-10 2020-02-25 复旦大学 一种低噪声高电源抑制比的两级低压差线性稳压器
CN116774767A (zh) * 2023-02-28 2023-09-19 兆讯恒达科技股份有限公司 一种低噪声高电源抑制比的稳压电源及电子设备
CN116774767B (zh) * 2023-02-28 2024-06-11 兆讯恒达科技股份有限公司 一种低噪声高电源抑制比的稳压电源及电子设备

Also Published As

Publication number Publication date
US9665112B2 (en) 2017-05-30
CN106155157B (zh) 2018-01-02
US20160334818A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
CN106155157B (zh) 包含级联ldo调控的电路和技术
CN100480944C (zh) 一种压控电流源及带有压控电流源的低压差稳压电源
US7405546B2 (en) Standard CMOS low-noise high PSRR low drop-out regulator with new dynamic compensation
US9964976B2 (en) Voltage regulator with improved electrical properties and corresponding control method
US6518737B1 (en) Low dropout voltage regulator with non-miller frequency compensation
Lam et al. A 0.9 V 0.35 μm adaptively biased CMOS LDO regulator with fast transient response
CN100492244C (zh) 一种低压差的电压调节器
Wong et al. A 150mA low noise, high PSRR low-dropout linear regulator in 0.13 μm technology for RF SoC applications
USRE42116E1 (en) Low dropout regulator capable of on-chip implementation
US9577508B2 (en) NMOS LDO PSRR improvement using power supply noise cancellation
US9122292B2 (en) LDO/HDO architecture using supplementary current source to improve effective system bandwidth
US10416695B1 (en) Linear regulator with first and second feedback voltages
CN103324231B (zh) 调节器
CN107077159A (zh) 无电容器的低压降(ldo)调节器
US20090128110A1 (en) Compact Frequency Compensation Circuit And Method For A Switching Regulator Using External Zero
US8188725B2 (en) Voltage regulator and method for voltage regulation
US11016519B2 (en) Process compensated gain boosting voltage regulator
Fu et al. A self-regulated 588 MHz buck regulator with on-chip passives and circuit stuffing in 65nm
Sularea et al. A Capacitor-less LDO with High PSR over a wide frequency range
Yadav et al. Low quiescent current, capacitor-less LDO with adaptively biased power transistors and load aware feedback resistance
Khan et al. Low quiescent current capacitorless small gain stages LDO with controlled pass transistors
Huan-ChienYang et al. High-PSR-bandwidth capacitor-free LDO regulator with 50μA minimized load current requirement for achieving high efficiency at light loads
Suresh et al. Fully On chip area efficient LDO voltage regulator
CN115079765B (zh) 线性稳压器及包括其的集成电路器件
Ming et al. PSR-enhanced low-dropout regulator using feedforward supply noise rejection technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Limerick

Patentee after: Analog Devices Global Unlimited Co.

Address before: Limerick

Patentee before: Analog Devices Global

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Limerick

Patentee after: Analog Devices Global

Address before: Bermuda (UK) Hamilton

Patentee before: Analog Devices Global

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210705

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Limerick

Patentee before: Analog Devices Global Unlimited Co.