CN102222891B - 利用电流镜的电源钳位esd保护电路 - Google Patents
利用电流镜的电源钳位esd保护电路 Download PDFInfo
- Publication number
- CN102222891B CN102222891B CN 201110166467 CN201110166467A CN102222891B CN 102222891 B CN102222891 B CN 102222891B CN 201110166467 CN201110166467 CN 201110166467 CN 201110166467 A CN201110166467 A CN 201110166467A CN 102222891 B CN102222891 B CN 102222891B
- Authority
- CN
- China
- Prior art keywords
- transistor
- nmos pass
- esd protection
- protection circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种利用电流镜的电源钳位ESD保护电路，涉及集成电路芯片静电放电保护技术领域，包括：依次连接的电容-电阻模块(1)、钳位晶体管开启模块(2)和钳位晶体管(4)，还包括：钳位晶体管关断模块(3)，分别与所述电容-电阻模块(1)和钳位晶体管(4)连接。本发明通过在电源钳位ESD保护电路中引入电流镜结构，使得电容-电阻模块中的电容等效增大数倍，并延长了钳位晶体管的开启时间，提高了ESD保护的可靠性，另外，电路结构运用新型反相器替代传统反相器也延长了钳位晶体管的开启时间，以满足集成电路泄放静电电荷时的需求，确保了钳位晶体管在ESD保护期间泄放能力稳定在一个很高的水平。
Description
技术领域
本发明涉及集成电路芯片静电放电(Electronic Static Discharge，ESD)保护技术领域，特别涉及一种利用电流镜的电源钳位ESD保护电路。
背景技术
随着集成电路工艺特征尺寸的不断缩小，芯片的防静电泄放能力已经成为保证内部电路可靠工作的关键因素。静电泄放现象是指：当两个带有不等电势的物体靠近或者接触时，二者之间发生静电电荷转移的瞬态过程。在先进的集成电路工艺水平下，器件的栅氧化层很薄，其等效的栅氧化层电容很小，当静电电荷积累在栅氧化层上时，会形成很大的等效栅压，导致器件或者电路的失效。对于集成电路芯片来说，静电冲击有不同的模式，对应也有不同的保护电路。在电源管脚对接地管脚或者输入/输出管脚对输入/输出管脚的冲击模式下，静电电荷会流经内部功能电路模块，造成内部电路的损伤。电源钳位ESD保护电路主要是针对上述两种冲击模式，在冲击来临时，给芯片提供一个有效的静电电荷泄放通路，保证芯片内部功能电路不受冲击的损伤。
已有的电源钳位ESD保护电路的设计需要满足如下的条件：在ESD冲击来临时，由保护电路的电容-电阻或者电阻-电容模块给出一个有效信号，打开钳位晶体管以泄放静电电荷。在正常充电电压来临时，钳位晶体管要求不被打开。特征尺寸的缩小使电源钳位ESD保护电路面临挑战：首先，电容-电阻或者电阻-电容时间常数有做小的要求，但是电容-电阻或者电阻-电容时间常数做小之后需要保证钳位晶体管在ESD冲击之下足够的开启时间。其次，正常充电电压有上升时间很短的情况，电源钳位ESD保护电路要能有效的防止被快速上升的正常充电电压误触发。再次，即使保护电路被误触发，需要设计一个脱离误触发的机制，使得电路免受闩锁问题的影响。
图1所示为一种现有技术的电源钳位ESD保护电路，其中Mbig为钳位晶体管。其工作原理如下：当一个ESD脉冲作用到VDD管脚时，R1-C11交点(即R1和C11的连接点)的电压不能立即上拉，在冲击的开始阶段保持为低电平，这个低电平经过由Mp11、Mn11和Mp12、Mn12组成的两级反相器传导到Mp13的栅极，Mp13由此导通，并把Mbig1的栅极电压拉至VDD管脚的电压水平，然后Mbig1启动，开始泄放ESD冲击积累的静电电荷。等到R1和C11的时间常数过去之后，R1-C11交点的电压跟上了VDD管脚的电压变化成为逻辑高电平，这个高电平经两级反相器到达Mp13的栅极，并将其关断。同时，R1-C11交点的高电平经一级反相器到达Mp14的栅极，把Mp14打开。Mp14开启之后，电容C12开始充电，Mp14可以等效为一个电阻，则经过Mp14和C12的等效时间常数之后，C12的上极板电压被拉高，这个高电平经由Mp15和Mn15组成的反相器反相传导到Mp16的栅极。Mp16由此开启，同Mp14和C12部分的分析一样，经由Mp16和C13的等效时间常数之后，C13的上极板电压被拉高，然后Mn13开启，把钳位晶体管Mbig1的栅压拉低，结束ESD保护过程。
正常上电的充电电压作用到VDD管脚时，R1-C11交点的电压会跟随VDD管脚的电压一起变化。当R1-C11交点和VDD都为低电平时，反相器无法正常工作，Mbig1栅压处于低电平状态。当R1-C11结构的交点和VDD管脚的电压同时被拉高时，Mp13关断、Mn13开启，确保了Mbig1处于关断的状态，即保证了Mbig1在正常上电时不被触发。
图1所示电路的优点在于：把控制钳位晶体管开启和关断的电路分开了，这样可以人为地相对R1和C11的时间常数做大Mp14和C12的等效时间常数和Mp16和C13的等效时间常数之和，从而近似忽略R1和C11的时间常数对于钳位晶体管开启状态的影响，给R1和C11的时间常数做小的裕度。其次，即使图1所示电路被误触发，Mbig1也会在经过关断电路部分特定的时间常数之后被关断，不会进入闩锁状态，但其无法在集成电路需要泄放较多静电电荷时，保证钳位晶体管足够长的开启时间，即图1所示电路保护性能可靠性存在提升的空间。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何进一步延长钳位晶体管的开启时间，提高ESD保护的可靠性。
(二)技术方案
为解决上述技术问题，本发明提供了一种利用电流镜的电源钳位ESD保护电路，所述电源钳位ESD保护电路包括：依次连接的电容-电阻模块、钳位晶体管开启模块和钳位晶体管，还包括：钳位晶体管关断模块，分别与所述电容-电阻模块和钳位晶体管连接，
所述电容-电阻模块，用于识别所述电源钳位ESD保护电路的电源管脚VDD的脉冲是否为静电放电脉冲，若是，则发送第一响应信号至所述钳位晶体管开启模块，在经过所述电容-电阻模块的等效时间常数后，发送第二响应信号至所述钳位晶体管关断模块；
所述钳位晶体管开启模块，用于根据所述第一响应信号启动所述钳位晶体管；
所述钳位晶体管关断模块，用于根据所述第二响应信号关断所述钳位晶体管；
所述钳位晶体管，用于在启动时，泄放所述静电放电脉冲带来的静电电荷。
优选地，所述电容-电阻模块包括：电流镜单元、电容C21、以及电阻R2，所述电流镜单元分别与所述电容C21的第一端和电阻R2的第一端连接，所述电流镜单元与电阻R2的连接点分别与所述钳位晶体管开启模块和钳位晶体管关断模块连接，所述电容C21的第二端与所述电源钳位ESD保护电路的电源管脚VDD连接，所述电阻R2的第二端接地，所述电流镜单元与所述电源钳位ESD保护电路的电源管脚VDD连接。
优选地，所述电流镜单元包括：NMOS晶体管Mns1、Mns2，所述NMOS晶体管Mns1的栅极、所述NMOS晶体管Mns1的漏极、以及所述NMOS晶体管Mns2的栅极相互连接，且连接点与所述电容C21的第一端连接，所述电容C21的第二端与所述NMOS晶体管Mns2的漏极连接，且连接点与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mns1的源极与所述NMOS晶体管Mns2的源极连接，且连接点与所述电阻R2的第一端连接。
优选地，所述钳位晶体管为NMOS晶体管Mbig2，所述NMOS晶体管Mbig2的漏极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mbig2的源极接地，所述NMOS晶体管Mbig2的栅极分别与所述钳位晶体管开启模块和钳位晶体管关断模块连接。
优选地，所述钳位晶体管开启模块包括：PMOS晶体管Mp2-1、Mp2-2、Mp23、以及NMOS晶体管Mn22，所述PMOS晶体管Mp2-2的栅极与漏极连接，且连接点与所述PMOS晶体管Mp2-1的源极连接，所述PMOS晶体管Mp2-2的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp2-1的栅极与所述电容-电阻模块连接，所述PMOS晶体管Mp2-1的漏极与所述NMOS晶体管Mn22的漏极连接，且连接点与所述PMOS晶体管Mp23的栅极连接，所述NMOS晶体管Mn22的栅极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mn22的源极接地，所述PMOS晶体管Mp23的漏极与所述钳位晶体管连接，所述PMOS晶体管Mp23的源极与所述电源钳位ESD保护电路的电源管脚VDD连接。
优选地，所述钳位晶体管关断模块包括：PMOS晶体管Mp24、Mp25、Mp26、NMOS晶体管Mn23、Mn25、以及电容C22、C23，所述PMOS晶体管Mp24的栅极与所述电容-电阻模块连接，所述PMOS晶体管Mp24的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp24的漏极与电容C22的一端连接，且连接点分别与所述PMOS晶体管Mp25的栅极和所述NMOS晶体管Mn25的栅极连接，所述电容C22的另一端接地，所述PMOS晶体管Mp25的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp25的漏极和所述NMOS晶体管Mn25的漏极连接，且连接点与所述PMOS晶体管Mp26的栅极连接，所述NMOS晶体管Mn25的源极接地，所述PMOS晶体管Mp26的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp26的漏极与电容C23的一端连接，且连接点与所述NMOS晶体管Mn23的栅极连接，所述电容C23的另一端接地，所述NMOS晶体管Mn23的源极接地，所述NMOS晶体管Mn23的漏极与所述钳位晶体管连接。
(三)有益效果
本发明通过在电源钳位ESD保护电路中引入电流镜结构，使得电容-电阻模块中的电容等效增大数倍，并延长了钳位晶体管的开启时间，提高了ESD保护的可靠性，另外，本发明提出的电路结构运用新型反相器替代传统反相器也延长了钳位晶体管的开启时间，以满足集成电路泄放静电电荷时的需求，保证了钳位晶体管在ESD保护期间泄放能力稳定在一个很高的水平。
附图说明
图1是现有的电源钳位ESD保护电路的具体结构示意图；
图2是按照本发明一种实施方式的利用电流镜的电源钳位ESD保护电路的电路原理框图；
图3是图2所示的利用电流镜的电源钳位ESD保护电路的具体结构示意图；
图4是图2所示的利用电流镜的电源钳位ESD保护电路中电容-电阻模块的结构示意图；
图5是Hspice软件仿真过程中用来模拟ESD冲击的脉冲电压随时间变化示意图；
图6是在图5所示的ESD冲击之下，R1-C11加反相器结构、C21-R2结构以及C21-R2加电流镜结构各自输出电压随时间变化示意图；
图7是C21-R2加电流镜结构在ESD冲击下的输出电压作为新型反相器和传统反向器的输入电压，两者的输出电压随时间变化示意图；
图8是图1所示的电源钳位ESD保护电路在图5所示的ESD冲击之下，其钳位钳位晶体管栅压随时间变化示意图；
图9是图3所示的电源钳位ESD保护电路在图5所示的ESD冲击之下，其钳位钳位晶体管栅压随时间变化示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明的核心思想是：通过在电源钳位ESD保护电路中引入电流镜结构，使得电容-电阻模块中的电容等效增大数倍，这样就可以把电容-电阻模块中的电容做得更小，从而理论上不影响钳位晶体管的开启时间。同时，本发明提出的电路结构运用新型反相器替代传统反相器也带来了钳位晶体管开启时间的延长，新型反相器的存在也确保了钳位晶体管在ESD保护期间泄放能力稳定在一个很高的水平。
图2是按照本发明一种实施方式的利用电流镜的电源钳位ESD保护电路结构示意图，所述电源钳位ESD保护电路包括：依次连接的电容-电阻模块1、钳位晶体管开启模块2和钳位晶体管4，还包括：钳位晶体管关断模块3，分别与所述电容-电阻模块1和钳位晶体管4连接，
所述电容-电阻模块1，用于识别所述电源钳位ESD保护电路的电源管脚VDD的脉冲是否为静电放电脉冲，若是，则发送第一响应信号至所述钳位晶体管开启模块2，在经过所述电容-电阻模块1的等效时间常数后，发送第二响应信号至所述钳位晶体管关断模块3；
所述钳位晶体管开启模块2，用于根据所述第一响应信号启动所述钳位晶体管4；
所述钳位晶体管关断模块3，用于根据所述第二响应信号关断所述钳位晶体管4；
所述钳位晶体管4，用于在启动时，泄放所述静电放电脉冲带来的静电电荷。
所述电容-电阻模块1包括：电流镜单元1-1、电容C21、以及电阻R2，所述电流镜单元1-1分别与所述电容C21的第一端和电阻R2的第一端连接，所述电流镜单元1-1与电阻R2的连接点分别与所述钳位晶体管开启模块2和钳位晶体管关断模块3连接，所述电容C21的第二端与所述电源钳位ESD保护电路的电源管脚VDD连接，所述电阻R2的第二端接地，所述电流镜单元1-1与所述电源钳位ESD保护电路的电源管脚VDD连接。
所述电流镜单元1-1包括：NMOS晶体管Mns1、Mns2，所述NMOS晶体管Mns1的栅极、所述NMOS晶体管Mns1的漏极、以及所述NMOS晶体管Mns2的栅极相互连接，且连接点与所述电容C21的第一端连接，所述电容C21的第二端与所述NMOS晶体管Mns2的漏极连接，且连接点与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mns1的源极与所述NMOS晶体管Mns2的源极连接，且连接点与所述电阻R2的第一端连接。
所述钳位晶体管4为NMOS晶体管Mbig2，所述NMOS晶体管Mbig2的漏极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mbig2的源极接地，所述NMOS晶体管Mbig2的栅极分别与所述钳位晶体管开启模块2和钳位晶体管关断模块3连接。
所述钳位晶体管开启模块2包括：PMOS晶体管Mp2-1、Mp2-2、Mp23、以及NMOS晶体管Mn22，所述PMOS晶体管Mp2-2的栅极与漏极连接，且连接点与所述PMOS晶体管Mp2-1的源极连接，所述PMOS晶体管Mp2-2的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp2-1的栅极与所述电容-电阻模块1连接，所述PMOS晶体管Mp2-1的漏极与所述NMOS晶体管Mn22的漏极连接，且连接点与所述PMOS晶体管Mp23的栅极连接，所述NMOS晶体管Mn22的栅极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mn22的源极接地，所述PMOS晶体管Mp23的漏极与所述钳位晶体管4连接，所述PMOS晶体管Mp23的源极与所述电源钳位ESD保护电路的电源管脚VDD连接。
所述钳位晶体管关断模块3包括：PMOS晶体管Mp24、Mp25、Mp26、NMOS晶体管Mn23、Mn25、以及电容C22、C23，所述PMOS晶体管Mp24的栅极与所述电容-电阻模块1连接，所述PMOS晶体管Mp24的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp24的漏极与电容C22的一端连接，且连接点分别与所述PMOS晶体管Mp25的栅极和所述NMOS晶体管Mn25的栅极连接，所述电容C22的另一端接地，所述PMOS晶体管Mp25的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp25的漏极和所述NMOS晶体管Mn25的漏极连接，且连接点与所述PMOS晶体管Mp26的栅极连接，所述NMOS晶体管Mn25的源极接地，所述PMOS晶体管Mp26的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp26的漏极与电容C23的一端连接，且连接点与所述NMOS晶体管Mn23的栅极连接，所述电容C23的另一端接地，所述NMOS晶体管Mn23的源极接地，所述NMOS晶体管Mn23的漏极与所述钳位晶体管4连接。
本实施方式提出的利用电流镜的电源钳位ESD保护电路相对于图1所示电路的第一个改进之处在于：所述电容-电阻模块用C21-R2加电流镜结构代替了原来的R1-C11加反相器结构(即由图1中R1、C11、Mp11和Mn11组成)。
首先，用C21-R2结构(即将C21置于R1的位置，将R2置于C11的位置，并将Mp11和Mn11去除后的结构)来替代R1-C11加反相器结构的好处是：C21-R2结构和R1-C11结构在ESD冲击之下，其输出节点的电压在同一时刻逻辑取值相反，C21-R2结构输出节点(即C21与R2的连接点)和R1-C11加反相器结构的输出节点(即图1中Mp11的漏极)的电压在同一时刻逻辑取值相同。这样仅仅是调换了电容-电阻模块部分的电容和电阻的位置，就可以得到保护电路反相器结构减少一级的好处。其次，传统反相器存在一个逻辑阈值电压，当输入电压等于逻辑阈值电压时，输出电压有一个很大的跳变，所以R1-C11加反相器在ESD冲击之下的输出电压比C21-R2结构的输出电压下拉斜率更大，所以采用C21-R2结构的保护电路中，钳位晶体管开启通路里面Mp23的开启时间更长，导致钳位晶体管开启时间的延长。
其次，C21-R2结构加电流镜结构(即电容-电阻模块的结构)代替C21-R2结构的好处是：如图4所示，设Mns2的尺寸为Mns1的X倍，由于Mns1与Mns2的栅源电源相同，近似有：IMns2＝X*IMns1＝X*IC21，其中，IMns2指的是流过Mns2支路的电流，IMns1指的是流过Mns1支路的电流，由于Mns1和电容C21在一条支路上，故IMns1＝IC21，于是A点的电流为：IA＝(X+1)*IC21。由电容两端电压与电流的关系，可知流经电容C21的电流为：IC21＝C21*dVC21/dt，同时IA＝CAB*dVAB/dt，CAB为A点和B点之间的等效电容。把已经推导了的IA与IC21的关系同前面两个式子联立，有：CAB*dVAB/dt＝(X+1)*C21*dVC21/dt，作为近似dVAB/dt≈dVC21/dt，故CAB＝(X+1)*C21。在本实施例中，取X＝9，那么理论上，图2所示电路只需图1所示电路中C11/10的电容大小设置就可以在ESD冲击之下，得到与图1同样的反应效果。
图6展示了前面三种结构在图5所示ESD冲击之下的输出波形。图中V1表示R1-C11加反相器结构的输出波形，V2表示C21-R2结构的输出波形，V3表示C21-R2加电流镜结构的输出波形(即图4中B点的电压)。图中的结果可以看出：从上拉幅度来讲，V1最大，V2次之，V3最小。从电压达到幅值之后的下拉速率来看，V1最大，V2次之，V3最小。在这里的分析中，下拉速率在控制钳位晶体管的开启时间中较电压本身的上拉幅度占主导，所以C21-R2加电流镜结构的输出波形较前两种结构都更晚达到Mp3之前那级反相器的逻辑阈值电压，所以C21-R2加电流镜结构可以有效地延长钳位晶体管在ESD冲击之下的开启时间。
值得说明的一点是：C21-R2加电流镜结构把电容做小10倍以后并没有达到与原来C21-R2结构一样的ESD反应效果。这是因为前面的理论推导本身就有两步近似关系的处理，所以理论的分析没有精确预测仿真的结果，但是近似情况下定性的预测效果还是达到了的。从图6的结果来看：C21-R2加电流镜结构的上拉幅度不及C21-R2结构大，这是因为C21-R2加电流镜结构输出节点的电压等于C21的下级板电压减去Mns1的漏源电压，而C21-R2结构的输出电压直接就是C21的下级板电压。同时，C21-R2加电流镜结构达到电压幅值之后的下拉速率比C21-R2结构慢很多，这是因为C21-R2加电流镜结构中，R2对C21上积累电荷的泄放作用要受电流镜结构的阻挡，而C21-R2结构中R2对C21上积累的电荷直接进行泄放。
本实施方式提出的利用电流镜的电源钳位ESD保护电路相对于图1所示电路的第二个改进之处在于：用由Mp2-1、Mp2-2和Mn22组成的新型反相器替代了Mp12和Mn12组成的传统反相器。图7展示了在同一输入电压(对新型反向器即Mp2-1的栅极电压，对传统反向器即Mp12的栅极电压，如图中的Vin所示)下，新型反相器输出电压(即Mp2-1的漏极电压，如图中Vout2所示)与传统反相器输出电压(即Mp12的漏极电压，如图中Vout1所示)的差别。从图中可以看出：新型反相器的输出电压较之于传统反相器更晚上拉，并且新型反相器输出电压上拉的幅值不及传统反相器大。上拉时间滞后使得Mbig开启通路更晚关断，同时电压上拉的幅值不及传统反相器大使得Mp3的关断更弱，这两个条件都使得钳位晶体管开启时间延长。值得注意的一点是：新型反相器尽管比传统反相器更晚开始上拉，但是由于其上拉速率较快，所以比传统反相器更早达到一个稳定的幅值。
新型反相器输出电压比传统反相器输出电压上拉时间滞后的原因是：新型反相器采用了二极管接法的Mp2-2作为Mp2-1的负载。由于新型反相器中，Mn22是恒导通的，近似分析可以认为：当Mp2-1的栅极电压达到VDD-2|Vthp|时，Mp23的栅压就被拉低。对于传统反相器来说，Mp22的栅极电压达到VDD-|Vthp|，Mp23的栅压就开始被拉低，所以新型反相器的输入电压自然需要一个更长的时间来达到对VDD两倍|Vthp|的偏移水平，使得钳位晶体管开启时间延长。其中，Vthp表示PMOS晶体管的阈值电压
新型反相器输出电压比传统反相器输出电压上拉幅度小的原因是：新型反相器采用了恒导通的晶体管Mn22作新型反相器的电流源，由于恒导通Mn22对于Mp23的栅极电压一直存在一个下拉作用，使得Mp23的栅极电压即使在等效C21-R2时间常数过去之后也无法达到VDD水平，导致钳位晶体管开启时间延长。要想上述新型反相器实现正确的逻辑功能，管子的相对尺寸很重要，这里Mn22的尺寸要比Mp2-1和Mp2-2的尺寸设置得小很多。
图8为原电路结构在ESD冲击之下Mbig1栅压的变化；图9为本发明提出的电路结构在ESD冲击之下Mbig2栅压的变化。从图8可以看出：Mbig1的栅压在整个冲击期间并不稳定，这是因为在Mp13关断之后和Mn13开启之前，Mbig1的栅压悬浮于Mp13关断时刻的状态，但是存在被Mn13的漏电流或者亚阈值电压下拉通路。当Mn13开启之后，Mbig1的栅极电压就被Mn13完全拉低，这便是图8中两个下拉区域的来源。第一次下拉之后，图8中Mbig1的栅压仍然足以使得Mbig1开启，但是其对于静电电荷的泄放能力已经不如刚触发时强。图9的结果显示：通过前面分析的改进原理，Mbig2的开启时间得到有效延长，同时Mbig2的栅压开启期间基本上一直稳定于VDD水平，这两点都是保护性能可靠性提高的有力表现。为了便于比较，对Mbig2的开启时间进行量化，以0.4V作为Mbig2的阈值电压。图1所示电路结构中Mbig1的开启时间为：340.9nS，图3所示电路结构中Mbig2的开启时间为：585.1nS。
本实施方式提出的利用电流镜的电源钳位ESD保护电路的工作原理为：当一个上升时间为纳秒或者数十纳秒量级的ESD脉冲加到电源管脚VDD时，所述NMOS晶体管Mns1的源极电压会跟随本实施方式中高可靠性电源钳位ESD保护电路的电源管脚VDD较快达到一个高电平值，这时PMOS晶体管Mp2-1关断，PMOS晶体管Mp23的栅极被NMOS晶体管Mn22下拉到低电平，然后PMOS晶体管Mp23开启，把钳位晶体管Mbig2的栅极电压拉到高电平，钳位晶体管Mbig2启动，Mbig2开始泄放所述静电冲击带来的静电电荷。
接下来所述NMOS晶体管Mns1的源极电压会以一个由等效C21-R2时间常数决定的斜率下降，近似的情况下，所述NMOS晶体管Mns1的源极电压下降到VDD-2|Vthp|之后，Mp2-1和Mp2-2就会开启，把PMOS晶体管Mp23的栅极电压上拉，使得Mp23关断，此时钳位晶体管Mbig2的栅级电压会悬浮在之前的水平，故Mbig2会继续开启。
与此同时，在所述NMOS晶体管Mns1的源极电压下降到VDD-|Vthp|时，PMOS晶体管Mp24进入开启状态，把Mp24的漏极电压拉高。由于PMOS晶体管Mp24和电容C22组成了一个等效的R-C延迟结构，所以Mp24的漏极电压的上拉存在一个相应的R-C时间延迟。这个时间延迟过后，Mp24的漏极电压达到一个较高的水平，通过Mp25和Mn25组成的反相器，使得Mp26的栅极电压变为低电平，然后Mp26导通，经过由Mp26和电容C23决定的时间延迟，Mn23的栅极电压被上拉为高电平，这样Mn23导通，把钳位晶体管Mbig2的栅极电压拉低，使其关断，结束泄放ESD脉冲的动作。
正常上电的情况下，电源管脚VDD以一个较慢的斜率被上拉，这样C1积累的电荷能够被R及时的泄放掉，于是所述NMOS晶体管Mns1的源极电压一直处于一个较低的电平值，使得Mp23的栅极始终处于高电平状态，于是Mp23不导通，使得Mbig2的栅极电压无法上拉，这种情况下，Mbig2不会被触发，保证了正确的工作逻辑。
总之，本发明提出的电路相对于图1所示的电路在ESD冲击下钳位晶体管的开启时间得到大大延长，这一点给了C21-R2做小时间常数更大的裕度。C21-R2时间常数做小了，既符合了等比例缩小的趋势，也提高了电路对于误触发的防范能力。同时，本发明提出的电路在ESD冲击期间，钳位晶体管的导通能力稳定在一个较强的水平，这是本发明提出的电路提高ESD保护性能可靠性的另外一个方面。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (3)
1.一种包括电流镜的电源钳位ESD保护电路，其特征在于，所述电源钳位ESD保护电路包括：依次连接的电容-电阻模块（1）、钳位晶体管开启模块（2）和钳位晶体管（4），还包括：钳位晶体管关断模块（3），分别与所述电容-电阻模块（1）和钳位晶体管（4）连接，
所述电容-电阻模块（1），用于识别所述电源钳位ESD保护电路的电源管脚VDD的脉冲是否为静电放电脉冲，若是，则发送第一响应信号至所述钳位晶体管开启模块（2），在经过所述电容-电阻模块（1）的等效时间常数后，发送第二响应信号至所述钳位晶体管关断模块（3）；
所述钳位晶体管开启模块（2），用于根据所述第一响应信号启动所述钳位晶体管（4）；
所述钳位晶体管关断模块（3），用于根据所述第二响应信号关断所述钳位晶体管（4）；
所述钳位晶体管（4），用于在启动时，泄放所述静电放电脉冲带来的静电电荷；
所述电容-电阻模块（1）包括：电流镜单元（1-1）、电容C21、以及电阻R2，所述电流镜单元（1-1）分别与所述电容C21的第一端和电阻R2的第一端连接，所述电流镜单元（1-1）与电阻R2的连接点分别与所述钳位晶体管开启模块（2）和钳位晶体管关断模块（3）连接，所述电容C21的第二端与所述电源钳位ESD保护电路的电源管脚VDD连接，所述电阻R2的第二端接地，所述电流镜单元（1-1）与所述电源钳位ESD保护电路的电源管脚VDD连接；
所述电流镜单元（1-1）包括：NMOS晶体管Mns1、Mns2，所述NMOS晶体管Mns1的栅极、所述NMOS晶体管Mns1的漏极、以及所述NMOS晶体管Mns2的栅极相互连接，且连接点与所述电容C21的第一端连接，所述电容C21的第二端与所述NMOS晶体管Mns2的漏极连接，且连接点与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mns1的源极与所述NMOS晶体管Mns2的源极连接，且连接点与所述电阻R2的第一端连接；
所述钳位晶体管开启模块（2）包括：PMOS晶体管Mp2-1、Mp2-2、Mp23、以及NMOS晶体管Mn22，所述PMOS晶体管Mp2-2的栅极与漏极连接，且连接点与所述PMOS晶体管Mp2-1的源极连接，所述PMOS晶体管Mp2-2的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp2-1的栅极与所述电容-电阻模块（1）连接，所述PMOS晶体管Mp2-1的漏极与所述NMOS晶体管Mn22的漏极连接，且连接点与所述PMOS晶体管Mp23的栅极连接，所述NMOS晶体管Mn22的栅极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mn22的源极接地，所述PMOS晶体管Mp23的漏极与所述钳位晶体管（4）连接，所述PMOS晶体管Mp23的源极与所述电源钳位ESD保护电路的电源管脚VDD连接。
2.如权利要求1所述的包括电流镜的电源钳位ESD保护电路，其特征在于，所述钳位晶体管（4）为NMOS晶体管Mbig2，所述NMOS晶体管Mbig2的漏极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mbig2的源极接地，所述NMOS晶体管Mbig2的栅极分别与所述钳位晶体管开启模块（2）和钳位晶体管关断模块（3）连接。
3.如权利要求1或2所述的包括电流镜的电源钳位ESD保护电路，其特征在于，所述钳位晶体管关断模块（3）包括：PMOS晶体管Mp24、Mp25、Mp26、NMOS晶体管Mn23、Mn25、以及电容C22、C23，所述PMOS晶体管Mp24的栅极与所述电容-电阻模块（1）连接，所述PMOS晶体管Mp24的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp24的漏极与电容C22的一端连接，且连接点分别与所述PMOS晶体管Mp25的栅极和所述NMOS晶体管Mn25的栅极连接，所述电容C22的另一端接地，所述PMOS晶体管Mp25的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp25的漏极和所述NMOS晶体管Mn25的漏极连接，且连接点与所述PMOS晶体管Mp26的栅极连接，所述NMOS晶体管Mn25的源极接地，所述PMOS晶体管Mp26的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp26的漏极与电容C23的一端连接，且连接点与所述NMOS晶体管Mn23的栅极连接，所述电容C23的另一端接地，所述NMOS晶体管Mn23的源极接地，所述NMOS晶体管Mn23的漏极与所述钳位晶体管（4）连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110166467 CN102222891B (zh) | 2011-06-20 | 2011-06-20 | 利用电流镜的电源钳位esd保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110166467 CN102222891B (zh) | 2011-06-20 | 2011-06-20 | 利用电流镜的电源钳位esd保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102222891A CN102222891A (zh) | 2011-10-19 |
| CN102222891B true CN102222891B (zh) | 2013-10-16 |
Family
ID=44779352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110166467 Active CN102222891B (zh) | 2011-06-20 | 2011-06-20 | 利用电流镜的电源钳位esd保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102222891B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543963B (zh) * | 2012-02-09 | 2013-10-09 | 浙江大学 | 一种基于多级电流镜的esd侦测箝位电路 |
| CN102723702A (zh) * | 2012-06-20 | 2012-10-10 | 上海华力微电子有限公司 | 一种用于片上静电释放保护的双反馈的电源钳位 |
| CN103001200B (zh) * | 2012-12-14 | 2015-04-22 | 北京大学 | 多重rc触发电源钳位esd保护电路 |
| CN103107528B (zh) * | 2012-12-26 | 2014-12-10 | 北京大学 | 一种电源钳位静电放电保护电路 |
| CN103078305B (zh) * | 2013-01-09 | 2015-02-04 | 北京大学 | 防误触发型电源钳位esd保护电路 |
| CN104242280A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 静电防护电路 |
| TWI511400B (zh) * | 2014-05-02 | 2015-12-01 | Univ Nat Chiao Tung | 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路 |
| CN106451396B (zh) * | 2016-11-30 | 2018-10-16 | 上海华力微电子有限公司 | 一种电源箝位esd保护电路结构 |
| CN107706896A (zh) * | 2017-10-19 | 2018-02-16 | 丹阳恒芯电子有限公司 | 一种物联网中的锁存静电保护电路 |
| CN109245078A (zh) * | 2018-10-22 | 2019-01-18 | 深圳讯达微电子科技有限公司 | 一种用于esd保护的电源钳位电路 |
| CN110855277B (zh) * | 2019-12-02 | 2021-07-23 | 思瑞浦微电子科技（苏州）股份有限公司 | 可调钳位电路 |
| CN112289788B (zh) * | 2020-10-16 | 2022-01-21 | 福建省晋华集成电路有限公司 | Mos电晶体静电保护电路与电子装置 |
| CN115083475A (zh) * | 2022-06-09 | 2022-09-20 | 华中科技大学 | 高速大电流脉冲电路、相变存储器的操作电路及操作方法 |
| CN116388136B (zh) * | 2023-06-01 | 2023-07-28 | 盈力半导体(上海)有限公司 | 一种浪涌电流限制电路及芯片 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658388A (zh) * | 2004-02-18 | 2005-08-24 | 富士通株式会社 | 静电放电保护电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002328732A (ja) * | 2001-05-07 | 2002-11-15 | Texas Instr Japan Ltd | 基準電圧発生回路 |
| US7102864B2 (en) * | 2004-06-14 | 2006-09-05 | King Billion Electronics Co., Ltd. | Latch-up-free ESD protection circuit using SCR |
-
2011
- 2011-06-20 CN CN 201110166467 patent/CN102222891B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658388A (zh) * | 2004-02-18 | 2005-08-24 | 富士通株式会社 | 静电放电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102222891A (zh) | 2011-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102222891B (zh) | 利用电流镜的电源钳位esd保护电路 | |
| CN101902039B (zh) | 一个基于nmos反馈用于芯片上电源箝位esd保护电路 | |
| CN103248033B (zh) | 瞬态和直流同步触发型电源钳位esd保护电路 | |
| CN103078305B (zh) | 防误触发型电源钳位esd保护电路 | |
| CN102882497B (zh) | 一种低功耗高可靠性上电复位电路 | |
| CN100411167C (zh) | 静电放电保护电路及消散静电电荷的方法 | |
| CN103107528B (zh) | 一种电源钳位静电放电保护电路 | |
| CN101183866B (zh) | 用于动态逻辑电路的混合保持器电路 | |
| CN103001200B (zh) | 多重rc触发电源钳位esd保护电路 | |
| CN102185305B (zh) | 高可靠性电源钳位esd保护电路 | |
| CN103001475B (zh) | 应用于同步升压型dc-dc转换器的短路保护电路 | |
| CN108063610A (zh) | 上电复位脉冲产生电路 | |
| CN102255304B (zh) | Esd电源箝位电路 | |
| CN102769454B (zh) | 一种可抗噪声干扰的高侧栅驱动电路 | |
| CN101673136A (zh) | 一种电源控制装置及开关机方法 | |
| CN101421896A (zh) | 通过电源状态检测的esd箝位控制 | |
| CN113067322B (zh) | 一种双触发结构的esd电源钳位保护电路 | |
| CN112600539B (zh) | 滤除毛刺电路 | |
| CN108877628A (zh) | 显示装置的放电电路、显示装置及放电方法 | |
| CN106209040B (zh) | 一种基于fpga的高可靠igbt驱动电路 | |
| CN207251581U (zh) | 用于对集成模块的电流消耗进行管理的设备 | |
| CN104377678A (zh) | 一种电源钳位静电放电保护电路 | |
| CN103795396A (zh) | 用于消除短路电流的电路结构 | |
| CN203289392U (zh) | 电源门控电路 | |
| CN103051166A (zh) | 用于开关电源中的软启动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |