CN102222662A - 一种利用尖端放电进行静电保护的封装结构 - Google Patents

一种利用尖端放电进行静电保护的封装结构 Download PDF

Info

Publication number
CN102222662A
CN102222662A CN2011101832675A CN201110183267A CN102222662A CN 102222662 A CN102222662 A CN 102222662A CN 2011101832675 A CN2011101832675 A CN 2011101832675A CN 201110183267 A CN201110183267 A CN 201110183267A CN 102222662 A CN102222662 A CN 102222662A
Authority
CN
China
Prior art keywords
discharge
pin
electrostatic protection
peak
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101832675A
Other languages
English (en)
Other versions
CN102222662B (zh
Inventor
姜一波
杜寰
曾传滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING YANDONG MICROELECTRONIC CO LTD
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2011101832675A priority Critical patent/CN102222662B/zh
Publication of CN102222662A publication Critical patent/CN102222662A/zh
Application granted granted Critical
Publication of CN102222662B publication Critical patent/CN102222662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Elimination Of Static Electricity (AREA)

Abstract

本发明涉及一种利用尖端放电进行静电保护的封装结构。所述封装结构包括封装外壳、至少一对放电尖角和放电总线，封装外壳设置于基底上，基底上设有芯片，封装外壳上具有至少一个引脚，芯片和引脚之间电连接；每对放电尖角包括第一放电尖角和第二放电尖角，第一放电尖角设置于任一引脚上，第二放电尖角设置于放电总线上；放电总线位于使第一放电尖角和第二放电尖角一一对应设置的位置处，第一放电尖角和第二放电尖角之间具有放电间隙。本发明利用尖端放电进行静电保护的封装结构从封装层面上解决了静电保护问题，不但避免了在芯片上进行静电保护所要面对的工艺的复杂度和工艺限制问题，也使得静电保护设计不再依附于工艺，具有一定的可移植性。

Description

一种利用尖端放电进行静电保护的封装结构
技术领域
本发明涉及一种利用尖端放电进行静电保护的封装结构，属于电子器件静电保护领域。
背景技术
电子产品制造商对于用户使用其产品的控制很有限，所以给电路设计有效的保护是必须的。在集成电路(IC)的整个生命周期中，从制造、封装、运输、装配，甚至在完成的IC产品中，都时刻面临着静电放电(ESD)的冲击。当芯片的外部环境或者芯片内部累积的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，就会损坏集成电路，使芯片功能失效。静电冲击的频谱很宽，而且幅度近乎无限，所以不可能做到完全对静电免疫。但是，通过合理的静电防护设计，可以大幅度提升电子产品抗静电能力，从而改善电子产品的可靠性。尖端放电是在强电场作用下，物体尖锐部分发生的一种放电现象，在大部分时候，电子产品的设计应该避免其产生尖端放电现象。
发明内容
本发明针对在大部分时候，电子产品的设计应该避免其产生尖端放电现象的需要，提供一种利用尖端放电进行静电保护的封装结构。
本发明解决上述技术问题的技术方案如下：一种利用尖端放电进行静电保护的封装结构包括封装外壳、至少一对放电尖角和放电总线，所述封装外壳设置于基底上，所述基底上设有芯片，所述封装外壳上具有至少一个引脚，所述芯片和引脚之间电连接；所述每对放电尖角包括第一放电尖角和第二放电尖角，所述第一放电尖角设置于任一引脚上，所述第二放电尖角设置于放电总线上；所述放电总线位于使第一放电尖角和第二放电尖角一一对应设置的位置处，所述第一放电尖角和第二放电尖角之间具有放电间隙。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述封装外壳具有一腔体，所述引脚位于腔体内的部分为内接点，所述引脚位于腔体外的部分为外接点；所述芯片上具有键合焊点，所述芯片的垫脚通过金属跳线和引脚的内接点之间电连接。
进一步，所述第一放电尖角位于引脚的内接点上，所述放电总线位于腔体内的基板上。
进一步，所述第一放电尖角位于引脚的外接点上，所述放电总线位于腔体外的基板上。
进一步，所述第一放电尖角位于引脚的内接点上，所述放电总线位于腔体内引脚的上方，并设置于封装外壳的内表面上。
进一步，所述第一放电尖角位于引脚的内接点上，所述放电总线位于腔体内引脚的下方基底的上方，并设置于封装外壳的内表面上。
进一步，所述第一放电尖角和第二放电尖角的形状为三角形或者锥刺形。
采用上述方案的有益效果是：三角或锥刺型的放电尖角具有适当的锐角角度，在静电电压下可对空气、放电总线或者放电总线上的放电尖角进行尖端放电当静电冲击发生时，籍由尖端放电现象放电尖角的尖端在由静电产生的高电压下放电，静电电荷由放电尖角释放而不进入芯片内部，达到静电保护的目的。
进一步，所述第一放电尖角和第二放电尖角由导电介质制成，所述导电介质为铝、铜或者合金。
进一步，所述放电间隙为空气或者由耐高温的绝缘介质填满。
进一步，所述放电总线为金属线或金属平面，由铝、铜或者合金制成。
本发明的有益效果是：本发明利用尖端放电进行静电保护的封装结构利用尖端放电现象，增强电子器件的抗静电能力，从封装层面上解决了静电保护问题，不但避免了在芯片上进行静电保护所要面对的工艺的复杂度和工艺限制问题，也使得静电保护设计不再依附于工艺，具有一定的可移植性，通过合理地利用尖端放电现象并且结合封装技术，转害为利，使得电子产品通过此利用尖端放电进行静电保护的封装结构，具备了静电防护能力。
附图说明
图1为本发明利用尖端放电进行静电保护的封装结构实施例一的结构示意图；
图2为本发明利用尖端放电进行静电保护的封装结构实施例二的结构示意图；
图3为本发明利用尖端放电进行静电保护的封装结构实施例三的结构示意图；
图4为本发明利用尖端放电进行静电保护的封装结构应用的结构示意图；
图5为图4的电路示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
在封装腔体内的内接点、或者封装腔体外的外接点表面，或者在封装外壳表面制作三角或锥刺型的放电尖角。尖端放电的发生与施加电压和尖角的曲率有关，带电体附近的电场强度E与其面电荷密度δ成正比，放电尖角部分的面电荷密度较大，所以尖端附近的电场强度也比其他部位强。当发生静电冲击时，尖端处的电位梯度超过临界值，使空气发生电离而放电。在尖端放电时，气体的电离和发光如只局限在尖端附近的大气薄层(电晕层)，而电晕层外的空间，由于电场强度较弱，不发生电离，这样的尖端放电便称作电晕放电。如果电极周围有导体，且与周围导体间的电压增加时，电晕层逐步扩展到附近的导体处，就会发生火花放电。电晕放电能量密度小，造成危害的概率极小。
当芯片正常工作无静电冲击时，封装腔体内的内接点、或者封装腔体外的外接点表面，或者在封装外壳表面制作三角或锥刺型的放电尖角无尖端放电现象，器件正常工作；当静电冲击发生时，放电尖角发生尖端放电，静电电荷完全释放，从而达到静电保护的目的。
如图1所示，在封装外壳60腔体内的内接点30表面制作三角或锥刺型的放电尖角10的结构示意图。芯片50放置在基底90上，通过金属跳线80、键合焊点70连接到封装的内接点30上，内接点30的表面制有三角或锥刺型的放电尖角10。放电总线20的表面也制有放电尖角11与内接点30表面的放电尖角10一一对应。芯片50、放电总线20及其表面放电尖角11、内接点30及其表面放电尖角10都被包覆在陶瓷、金属或塑料制的封装外壳60内，防止灰尘的进入和机械力的损坏。当静电冲击施加在外接点40上时，内接点30和放电总线间存在很大的静电电压差，放电尖角10与放电尖角11之间发生尖端放电，静电电荷转移到放电总线20并再次通过静电放电从另一引脚流出，达到了对器件进行静电防护的目的。
如图2所示，在封装外壳60腔体外的外接点40表面制作三角或锥刺型的放电尖角13的结构示意图。其与在封装外壳60腔体内的内接点30表面制作三角或锥刺型的放电尖角10的结构区别之处，在于在外接点表面制有放电尖角13，放电总线21置于封装外壳60之外并在其表面制有放电尖角14。当静电冲击施加在外接点40上时，外接点40和放电总线间存在很大的静电电压差，放电尖角13与放电尖角14之间发生尖端放电，静电电荷转移到放电总线21并再次通过静电放电从另一引脚流出，达到了对器件进行静电防护的目的。
如图3所示，为在封装外壳表面制作三角或锥刺型的放电尖角的结构示意图，其与以上两种结构的区别在于以下几个部分。如果封装外壳60为金属外壳，直接在其表面制作三角或锥刺型的放电尖角16；如果封装外壳60为陶瓷、塑料等非导电材料制成，制作放电总线22并在其表面制作三角或锥刺型的放电尖角16。内接点30表面的放电尖角12与放电尖角16相对应。当静电冲击施加在外接点40上时，内接点30和放电总线间存在很大的静电电压差，放电尖角12与放电尖角16之间发生尖端放电，静电电荷转移到放电总线22并再次通过静电放电从另一引脚流出，达到了对器件进行静电防护的目的。
如图4和5所示，内接点131和外接点141构成器件的VDD引脚，内接点132和外接点142构成器件的VSS引脚，内接点133和外接点143、内接点134和外接点144、内接点135和外接点145、内接点136和外接点146分别构成器件的I/O1、I/O2、I/O3、I/O4引脚。芯片与封装部分通过金属跳线180相连接。被接点131、132、133、134、135、136上的放电尖角110与放电总线121上的放电尖角111相对应，芯片151封装在封装外壳161中。该结构中，任何两个引线形成回路并有静电冲击施加在其中一个之上时，内接口表面的放电尖角110发生尖端放电，静电电荷流入对应的放电尖角111，放电尖角111再与另一个引脚的内接口上的放电尖角110尖端放电，将静电电荷转移出器件，使得器件免于静电冲击的损坏。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种利用尖端放电进行静电保护的封装结构，其特征在于，该封装结构包括封装外壳、至少一对放电尖角和放电总线，所述封装外壳设置于基底上，所述基底上设有芯片，所述封装外壳上具有至少一个引脚，所述芯片和引脚之间电连接；所述每对放电尖角包括第一放电尖角和第二放电尖角，所述第一放电尖角设置于任一引脚上，所述第二放电尖角设置于放电总线上；所述放电总线位于使第一放电尖角和第二放电尖角一一对应设置的位置处，所述第一放电尖角和第二放电尖角之间具有放电间隙。
2.根据权利要求1所述的利用尖端放电进行静电保护的封装结构，其特征在于，所述封装外壳具有一腔体，所述引脚位于腔体内的部分为内接点，所述引脚位于腔体外的部分为外接点；所述芯片上具有键合焊点，所述芯片的垫脚通过金属跳线和引脚的内接点之间电连接。
3.根据权利要求2所述的利用尖端放电进行静电保护的封装结构，其特征在于，所述第一放电尖角位于引脚的内接点上，所述放电总线位于腔体内的基板上。
4.根据权利要求2所述的利用尖端放电进行静电保护的封装结构，其特征在于，所述第一放电尖角位于引脚的外接点上，所述放电总线位于腔体外的基板上。
5.根据权利要求2所述的利用尖端放电进行静电保护的封装结构，其特征在于，所述第一放电尖角位于引脚的内接点上，所述放电总线位于腔体内引脚的上方，并设置于封装外壳的内表面上。
6.根据权利要求2所述的利用尖端放电进行静电保护的封装结构，其特征在于，所述第一放电尖角位于引脚的内接点上，所述放电总线位于腔体内引脚的下方基底的上方，并设置于封装外壳的内表面上。
7.根据权利要求1所述的利用尖端放电进行静电保护的封装结构，其特征在于，所述第一放电尖角和第二放电尖角的形状为三角形或者锥刺形。
8.根据权利要求1所述的利用尖端放电进行静电保护的封装结构，其特征在于，所述第一放电尖角和第二放电尖角由导电介质制成，所述导电介质为铝、铜或者合金。
9.根据权利要求1所述的利用尖端放电进行静电保护的封装结构，其特征在于，所述放电间隙为空气或者由耐高温的绝缘介质填满。
10.根据权利要求1所述的利用尖端放电进行静电保护的封装结构，其特征在于，所述放电总线为金属线或金属平面，由铝、铜或者合金制成。
CN2011101832675A 2011-07-01 2011-07-01 一种利用尖端放电进行静电保护的封装结构 Active CN102222662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101832675A CN102222662B (zh) 2011-07-01 2011-07-01 一种利用尖端放电进行静电保护的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101832675A CN102222662B (zh) 2011-07-01 2011-07-01 一种利用尖端放电进行静电保护的封装结构

Publications (2)

Publication Number Publication Date
CN102222662A true CN102222662A (zh) 2011-10-19
CN102222662B CN102222662B (zh) 2013-11-06

Family

ID=44779172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101832675A Active CN102222662B (zh) 2011-07-01 2011-07-01 一种利用尖端放电进行静电保护的封装结构

Country Status (1)

Country Link
CN (1) CN102222662B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103813604A (zh) * 2012-11-12 2014-05-21 纬创资通股份有限公司 电子装置及其导电板
CN105680434A (zh) * 2016-01-27 2016-06-15 上海斐讯数据通信技术有限公司 一种基于元器件的静电保护结构和一种元器件封装结构
CN105960088A (zh) * 2016-05-13 2016-09-21 深圳华正达电子有限公司 尖峰放电电路及其印刷电路板
CN109195295A (zh) * 2018-08-27 2019-01-11 出门问问信息科技有限公司 电子设备
CN115315065A (zh) * 2022-08-01 2022-11-08 苏州浪潮智能科技有限公司 一种静电释放装置
CN117316891A (zh) * 2023-11-06 2023-12-29 美台高科(上海)微电子有限公司 一种静电保护的esd封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808218A (zh) * 2005-01-18 2006-07-26 明基电通股份有限公司 液晶屏幕的静电放电防护装置
CN1828893A (zh) * 2004-11-22 2006-09-06 因芬尼昂技术股份公司 用于电设备的esd保护装置
CN101226919A (zh) * 2007-01-18 2008-07-23 南茂科技股份有限公司 增强静电消散能力的半导体封装基板
CN101231978A (zh) * 2007-01-22 2008-07-30 南茂科技股份有限公司 晶片接合时静电放电防护的卷带式半导体封装构造
CN201289937Y (zh) * 2008-10-08 2009-08-12 金宝电子工业股份有限公司 具有静电放电防护结构的连接器
CN201607608U (zh) * 2010-01-20 2010-10-13 深圳市路维电子有限公司 防静电光罩

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828893A (zh) * 2004-11-22 2006-09-06 因芬尼昂技术股份公司 用于电设备的esd保护装置
CN1808218A (zh) * 2005-01-18 2006-07-26 明基电通股份有限公司 液晶屏幕的静电放电防护装置
CN101226919A (zh) * 2007-01-18 2008-07-23 南茂科技股份有限公司 增强静电消散能力的半导体封装基板
CN101231978A (zh) * 2007-01-22 2008-07-30 南茂科技股份有限公司 晶片接合时静电放电防护的卷带式半导体封装构造
CN201289937Y (zh) * 2008-10-08 2009-08-12 金宝电子工业股份有限公司 具有静电放电防护结构的连接器
CN201607608U (zh) * 2010-01-20 2010-10-13 深圳市路维电子有限公司 防静电光罩

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103813604A (zh) * 2012-11-12 2014-05-21 纬创资通股份有限公司 电子装置及其导电板
CN105680434A (zh) * 2016-01-27 2016-06-15 上海斐讯数据通信技术有限公司 一种基于元器件的静电保护结构和一种元器件封装结构
CN105960088A (zh) * 2016-05-13 2016-09-21 深圳华正达电子有限公司 尖峰放电电路及其印刷电路板
CN109195295A (zh) * 2018-08-27 2019-01-11 出门问问信息科技有限公司 电子设备
CN115315065A (zh) * 2022-08-01 2022-11-08 苏州浪潮智能科技有限公司 一种静电释放装置
CN117316891A (zh) * 2023-11-06 2023-12-29 美台高科(上海)微电子有限公司 一种静电保护的esd封装结构
CN117316891B (zh) * 2023-11-06 2024-05-14 美台高科(上海)微电子有限公司 一种静电保护的esd封装结构

Also Published As

Publication number Publication date
CN102222662B (zh) 2013-11-06

Similar Documents

Publication Publication Date Title
CN102222662A (zh) 一种利用尖端放电进行静电保护的封装结构
JP6348590B2 (ja) 磁気抵抗電流制限器
JP2020080419A (ja) Ｅｓｄ保護のための垂直スイッチング構成
CN104716627B (zh) 整合式电涌吸收装置
CN105428321A (zh) 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构
CN106816432A (zh) 具有抗静电结构的封装结构
CN102324421A (zh) 一种芯片内利用尖端放电的esd保护结构
CN107275306B (zh) 封装中的堆叠整流器
CN109752604A (zh) 一种电场传感器的封装组件、封装方法及电场传感器
CN206400581U (zh) 指纹识别模组及移动终端
US10999916B2 (en) Functional contactor for an electronic device
CN207338428U (zh) 一种陶瓷基板的封装结构
CN109346457A (zh) 一种具有电磁隔离功能的igbt功率模块
CN108238582A (zh) 一种应用于引信的微尺度mems能量疏导器件及其制备方法
CN104266553B (zh) 一种电火工品组件
CN210896819U (zh) 带温度保护型中功率电阻器
CN204030547U (zh) 电路保护器件
CN102385986A (zh) 电容器及具有该电容器的电子器件
CN202210472U (zh) 电容器及具有该电容器的电子器件
CN204216039U (zh) 一种静电保护器
CN207052593U (zh) 一种超大功率组件全密封封装结构
CN205692697U (zh) 一种模压表贴脉冲功率电容器
US20110139501A1 (en) Electronic chip and substrate with shaped conductor
CN204230236U (zh) 静电保护器
CN108899304A (zh) 一种电子设备生产用封装装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING YANDONG MICROELECTRNIC CO.,LTD.

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150720

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150720

Address after: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street

Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 100020 West eight rooms, dongzhimenwai, Chaoyang District, Beijing

Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd.

Address before: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street

Patentee before: BEIJING YANDONG MICROELECTRONIC Co.,Ltd.