CN102217246A - 传输装置 - Google Patents

传输装置 Download PDF

Info

Publication number
CN102217246A
CN102217246A CN2008801319303A CN200880131930A CN102217246A CN 102217246 A CN102217246 A CN 102217246A CN 2008801319303 A CN2008801319303 A CN 2008801319303A CN 200880131930 A CN200880131930 A CN 200880131930A CN 102217246 A CN102217246 A CN 102217246A
Authority
CN
China
Prior art keywords
mentioned
order group
interface
low order
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801319303A
Other languages
English (en)
Inventor
野木启生
芝崎雅俊
榊田尚弘
芦贤浩
坂井和隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN102217246A publication Critical patent/CN102217246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

在将SDH/SONET的低阶组通道进行打包的传输装置中，在SDH/SONET的传送单位即1帧内包含的低阶组通道信号的数据量比MAC帧的最小长度小。因此，如果进行以SDH/SONET的传送单位即1帧为基准的打包，则传送效率变差。另一方面，打包时先累积多个SDH/SONET帧后、在同一数据包中复用从多个帧取出的低阶组通道信息来实现效率提高的情况下，进行累积时的延迟变大。在将SDH/SONET的低阶组通道进行打包的传输装置中，以SDH帧1周期的整数分之1的定时进行打包处理。此时，将目的地地址相同的多个低阶组通道搭载在1个数据包中。结果，使伴随低阶组通道的打包的延迟时间抑制为小于SDH帧1周期的时间，并且提高向数据包的低阶组通道的收容效率。结果，实现了传送效率的提高。

Description

传输装置
技术领域
本发明涉及具有将SDH/SONET信号打包并传送的功能的传输装置。
背景技术
近年来，通信载波的中枢网络(back bone network)的全IP·Ether化正不断发展。结果，出现了以以往存在的SDH/SONET技术为基础的中枢网络和以新的IP·Ether技术为基础的中枢网络并存的状况。
基于这种状况，为了实现基于网络并存的设备、维修的低效解除，进行通过将SDH/SONET信号进行IP·Ether打包来实现对基于IP·Ether的中枢网络的集约的研究。该研究具体而言是ITU-TY.1370.1、Y.1371、Y.1381等规定的T-MPLS技术等。
但是，对于作为SDH的标准的ITU-T G.707所规定的VC-11、VC-12等的低阶组通道(path)而言，STM-0(51.84Mbit/sec)1帧中的每1个通道的字节数分别仅为27字节(除管理字节之外的纯用户通信(user traffic)部分为25字节)、36字节。因此，对低阶组通道而言，根据进行打包的单位，打包时所附加的开销(overhead)、帧间间隙等的非有效载荷在通信中所占的比例提高，相反地有效载荷的比例降低。为了防止此情况，如非专利文献1所述，可以考虑将低阶组通道以帧单位为基本而暂时累积足够长时间并汇总打包的方法。例如，若将VC-11一个通道累积STM-0 10帧量并打包，则能够使有效载荷的占有率为10倍。在非专利文献1中，推荐以25字节(1帧量)为基本单位、累积整数倍量并一并打包的方式。但是，若累积时间变长，则自然会导致延迟时间增大。
非专利文献1：ITU、“ITU-TY.1413TDM-MPLS network interworking-Us er plane interworking”、9.1.1节、2004年
发明内容
发明要解决的问题
本发明要解决的问题在于，当对SDH/SONET信号的低阶组通道进行打包时，提高有效载荷(实际通信)的比例，并且降低通过装置时产生的延迟。
解决问题所采用的手段
本发明对SDH/SONET接口部分配与低阶组通道的多帧同步定时等效的基准帧脉冲，在低阶组通道的打包处理部中，使低阶组通道的多帧的开头位置一致。结果，将用于决定在装置内流通的数据包内收容的低阶组通道的多帧的开头位置的规则(rule)统一化。由此，即使在向数据包内复用多个通道的情况下，也根据数据包内的位置关系来唯一确定用于识别各通道的规则。结果，实现了向数据包中复用低阶组通道的容易化，提高了实际通信的传送效率。通过将1帧分割为多个并进行打包，将伴随打包的延迟降低至1帧长时间以下。
发明效果
本发明的传输装置，当打包并传输SONET/SDH信号时，能够抑制伴随打包的开销等的非有效载荷的增加，同时降低伴随打包的延迟。
具体实施方式
以下，利用实施例并参照附图说明本发明的实施方式。另外，对实质相同的部分附加同样的参考标记而不重复说明。
实施例1
参照图1至图7说明实施例1。首先，参照图1来说明包含MPLS传输装置而构成的网络。图1中，网络1000由5台MPLS传输装置100、SDH传输装置6、交换机8、电话机10、路由器12、MPLS帧传输网16构成。此外，外部监视控制装置110通过监视控制系统用数据传送网(DCN)17与MPLS传输装置100连接。
图1中，MPLS传输装置100-2通过SDH STM-1接口18-1与SDH传输装置6-1连接，通过以太接口24-3与路由器12-2连接。MPLS传输装置100-3通过SDH STM-1接口18-2与SDH传输装置6-2连接。SDH传输装置6分别通过SDH C-11接口20与交换机8连接。交换机8通过加入电话接口22与电话机10连接。MPLS传输装置100-1、100-4通过IEEE802.3接口24与路由器12-1、12-3连接。SDH传输装置6通过SDH C-11接口20接收1.5Mbit/sec的信号，形成TU-11通道。SDH传输装置6还按照ITU-TG.707规定的SDH的复用规则来复用到STM-1信号，并分别送出到SDHSTM-1接口18。
MPLS帧传输网16内，作为传输介质(物理层)而可以存在IEEE802.3、POS(Packet Over SONET)接口等的变动，但都进行基于MPLS帧的传输。
以往，SDH传输装置6还与提高复用度的大容量SDH复用传输装置或进行交叉连接的SDH交叉连接等连接，将比SDH传输装置6更靠内部的网内全部通过ITU-T G.707规定的SDH接口连接，构成网。在实施例1的网络1000中，SDH传输装置6与MPLS传输装置100连接，MPLS传输装置以后，都进行基于MPLS帧的信号传输。
在图1中，通过来自外部监视控制装置110的设定，通过MPLS传输装置100-2、100-3及100-5，在MPLS帧传输网16内形成MPLS通道27(LSP)，经由MPLS通道27，与SDH传输装置6-1、6-2间形成VC-11低阶组通道28。
参照图2说明MPLS传输装置的功能块。图2中，MPLS传输装置100包括MPLS标记交换机(label switch)104、多个ITU-T G.707接口200、多个IEEE802.3接口120、基准帧脉冲·时钟分配部241、装置内监视控制部251。此外，在MPLS传输装置100外部，设置由操作员进行MPLS传输装置100的监视控制的外部监视控制部110。
ITU-T G.707接口200及IEEE802.3接口120分别进行与装置外部的信号的收发。此外，ITU-T G.707接口200及IEEE802.3接口120与MPLS标记交换机104连接，进行信号的收发。
基准帧脉冲·时钟分配部241产生作为基准的帧脉冲及时钟。此外，基准帧脉冲·时钟分配部241与ITU-T G.707接口200、IEEE802.3接口120连接，提供基准帧脉冲及时钟。
装置内监视控制部251与外部监视控制部110连接，接收来自外部监视控制部110的控制信息，进行ITU-T G.707接口200、IEEE802.3接口120、MPLS标记交换机104的控制。装置内监视控制部251还进行这些功能块的监视。并且，装置内监视控制部251对外部监视控制部110提供监视信息。
参照图3说明ITU-T G.707接口200的功能块。图3中，ITU-T G.707接口200由接收来自传输装置外部的信号并对MPLS标记交换机104传送主信号的流(flow)(以下称作接收侧流)上的功能块组、接收来自MPLS标记交换机104的信号并进行向传输装置外部的信号的发送的流(以下称作发送侧流)上的功能块组、以及其他共通功能块组构成。此外，图3中，为了进行说明，也一并记载了基准帧脉冲·时钟分配部241、装置内监视控制部251。
接收侧流上的功能块组包括：段·高阶组通道同步确立部201；低阶组通道同步确立部202；由接收侧缓冲器写入控制部207、接收侧VC-11通道缓冲器208和接收侧缓冲器读出控制部209构成的接收侧缓冲器203；由每标记MPLS封装处理部261和指针(pointer)替换处理部262构成的MPLS封装部204，并按上述顺序连接。
发送侧流上的功能块组包括：MPLS封装解除部214；由发送侧缓冲器写入控制部217、发送侧每标记缓冲器218和低阶组通道数据读出控制部219构成的发送侧缓冲器213；低阶组通道映射部212；段·高阶组通道映射部211，并按上述顺序连接。
其他共通功能块组包括：由相位比较部205及指针再计算部206构成的低阶组通道间相位整合控制部210；基准相位生成部221；将交叉连接信息223进行保持的IF内监视控制部222。基准帧脉冲·时钟分配部241对基准相位生成部221进行基准帧脉冲及基准时钟的供给。基准相位生成部221对该基准帧脉冲及基准时钟进行分频，生成在ITU-T G.707接口200内使用的基准帧脉冲及时钟。基准相位生成部221对相位比较部205、MPLS封装部204、低阶组通道映射部212、段·高阶组通道映射部211提供基准帧脉冲及时钟。此外，装置内监视控制部251与IF内监视控制部222连接，进行控制信息的发送、及监视信息的接收。
首先，说明关于接收侧流的处理的概要。段·高阶组通道同步确立部201接收来自传输装置外部的依照ITU-T G.707的信号，确立与由ITU-TG.707规定的段及高阶组通道的同步。段·高阶组通道同步确立部201进行这些段及高阶组通道的终端处理，并对低阶组通道同步确立部202传递处理后的信号。
低阶组通道同步确立部202接收由段·高阶组通道同步确立部201处理后的信号，确立与由ITU-T G.707规定的低阶组通道的同步。
由ITU-T G.707规定的高阶组通道及低阶组通道，通过指针同步方式被映射到ITU-T G.707段帧(section frame)上，按各通道，与成为基准的段帧的相位关系不同。低阶组通道同步确立部202对相位比较部205提供接收到的段的相位信息、以及各高阶组通道的指针信息、各低阶组通道的指针信息。低阶组通道同步确立部202将接收到的低阶组通道数据，按接收侧缓冲器203内的每个低阶组通道保存到规定的缓冲器。相位比较部205将从低阶组通道同步确立部202接收到的从来自传输装置外部接口的信号中提取的段相位、高阶组通道的指针信息、以及低阶组通道的指针信息，与从基准相位生成部221接收到的装置内的基准帧脉冲的相位进行比较，计算相位差。此外，相位比较部205将计算出的相对于各低阶组通道的基准帧脉冲的相位差、以及低阶组通道的指针信息传递给指针再计算部206。
指针再计算部206根据从相位比较部205接收到的各低阶组通道的指针信息以及相对于装置内的基准帧脉冲的相位差信息，再计算各低阶组通道的指针信息。MPLS封装部204根据从IF内监视控制部222提供的表示各低阶组通道的目的地的交叉连接信息223，将累积在接收侧缓冲器203中的低阶组通道信号根据从基准相位生成部221提供的装置内基准帧脉冲及基准时钟来执行适当读出。MPLS封装部204进行向MPLS帧内的有效载荷部的映射即封装。另外，关于此时的低阶组通道信号向MPLS帧内的有效载荷部的映射方法，在后面进行阐述。对于将低阶组通道信号保存在有效载荷部中的MPLS帧，MPLS封装部204随时向MPLS标记交换机104发送。另外，利用图6来详细说明接收缓冲器203的接收侧缓冲器写入控制部207、接收侧VC-11通道缓冲器208、接收侧缓冲器读出控制部209的动作。
接着，说明关于发送侧流的处理的概要。MPLS封装解除部214接收来自MPLS标记交换机104的MPLS帧。MPLS封装解除部214取出有效载荷部，保存到发送侧缓冲器213。低阶组通道映射部212根据从基准相位生成部221提供的装置内基准帧脉冲、基准时钟以及从IF内监视控制部222提供的低阶组通道的交叉连接信息223，从发送侧缓冲器213的对应场所依次进行低阶组通道信号的读出，并传递给段·高阶组通道映射部211。
段·高阶组通道映射部211根据从基准相位生成部221提供的装置内基准帧脉冲、基准时钟以及从IF内监视控制部222提供的低阶组通道的交叉连接信息223，进行向高阶组通道的低阶组通道的映射，并进行向高阶组通道的段帧的映射。段·高阶组通道映射部211构成由ITU-T G.707规定的段信号，发送给外部接口。另外，利用图7来详细说明发送缓冲器213的发送侧每标记通道缓冲器218、发送侧缓冲器读出控制部219的动作。
参照图4，说明由ITU-T G.707规定的STM-1段帧的结构、STM-1帧内的高阶组通道VC-4的映射、低阶组通道VC-11的VC-4内的映射及向低阶组通道VC-11通道的MPLS帧的收容方法。这里，图4(a)是STM-1的帧格式。图4(b)是VC-4有效载荷的1行量的格式。图4(c)是VC-11通道收容MPLS帧的格式。
图4(a)中，由ITU-T G.707规定的STM-1段帧的结构通常以270字节×9行的格式来表示。这是因为，以270字节周期来配置段帧的控制信息，将270×9字节作为STM-1的1帧周期(125μsec)。STM-1段帧310由中继段开销311、AU指针312、复用段开销313、通道开销314、Fixed Stuff(固定填充)315和VC-4有效载荷300构成。在STM-1帧内，高阶组通道VC-4的有效载荷300被分配到各行的从第13字节到第270字节。VC-4有效载荷300区域内的高阶组通道VC-4的开头位置由AU指针312指示。
图4(b)是VC-4的有效载荷300的1行量，在VC-4的1行有效载荷301中，开头的6字节量为Fixed Stuff。对于Fixed Stuff部分而言，低阶组通道VC-11的数据没有被映射。从第7字节开始为低阶组通道VC-11的数据，之后，从第7字节到90字节以1字节单位来映射独立的低阶组通道VC-11的数据。之后以84字节周期来映射同一低阶组通道VC-11的数据，其整体被重复3次。因此，某个低阶组通道VC-11#a的数据在高阶组通道VC-4的1行中包含3字节，每高阶组通道VC-4的1帧周期包含3×9＝27字节的数据。
在图4(b)中，作为低阶组通道VC-11#a的开头的a1字节包含于第7字节到90字节，在此之后按每84字节映射有a2、a3。此外，a1字节等的映射位置由上位装置指示。
图4(c)表示将由ITU-T G.707规定的STM-1段帧进行3分割、将分割后的每个收容到独立的MPLS帧中的情况。表示为将1个STM-1段帧量所包含的VC-11信息进行3分割而收容的MPLS帧302-1～302-3。在图4(c)中，收容了3行量、3×3＝9字节量的低阶组通道VC-11信号。另外，3行相当于STM-1帧1周期的1/3周期。MPLS帧302-1收容STM-1帧中的第1～3行所包含的VC-11的数据。MPLS帧302-3收容STM-1帧中的第4～6行所包含的VC-11的数据。MPLS帧302-3收容STM-1帧中的第7～9行所包含的VC-11的数据。
此外，将低阶组通道VC-11封装后的MPLS帧302中，将目的地相同的低阶组通道VC-11#a、#b等多个低阶组通道复用地收容在1个MPLS帧内。另外，MPLS帧的每次交换，根据MPLS帧302的头信息即MPLS夹缝头(Shim Header)305中存在的MPLS标记308来进行交换。MPLS帧302-1～302-3为同一目的地，所以MPLS标记308-1～308-3为同一值。另外，收容在MPLS帧302中的低阶组通道VC-11的数据长小于最小帧长的情况下，以PAD填补不足的量。
参照图5说明低阶组通道间相位控制部210的动作。图5是将接收到的所有低阶组通道VC-11的相位向MPLS帧进行封装时、使其与装置内基准帧脉冲匹配且计算新指针值的时序图。这里，图5(a)是装置内基准帧脉冲(FP：Frame Pulse)。FP与作为VC-11多帧的周期的2kHz匹配。图5(b)是按时序对接收VC-11#a数据进行了排列的波形。图5(c)是按时序对发送VC-11#a数据进行了排列的波形。图5(d)是按时序对接收VC-11#b数据进行了排列的波形。图5(e)是按时序对发送VC-11#b数据进行了排列的波形。图5(f)是按时序对接收VC-11#c数据进行了排列的波形。并且，图5(g)是按时序对发送VC-11#c数据进行了排列的波形。另外，为了图示的简便，图5(c)、(e)、(g)以前一个帧脉冲为基准来记载。这里，作为接收VC-11数据，图示了接收缓冲器写入控制部207的接收定时的波形。并且，作为发送VC-11数据，图示了发送缓冲器读出控制部209的发送定时的波形。
在图5的各图中，横轴是时间，1格表示125/3μsec、即STM-1帧周期8kHz的1/3周期量的宽度。因此，3格与STM-1帧周期8kHz的1周期量、125μsec一致。此间包含的各低阶组通道VC-11的数据量是27字节。此外，在图5(a)中，低阶组通道VC-11具有4多帧结构。因此，低阶组通道VC-11以STM-1的1帧周期(＝125μsec)×4周期量、即500μsec为1周期。
在图5(b)中，作为接收到的低阶组通道VC-11#a，这里在接收装置内基准帧脉冲后，在离开32字节的位置上，在低阶组通道的多帧内出现作为管理字节之一的V2字节。另外，V2字节在低阶组通道的多帧内，将表示所收容的通信的开头位置的指针信息与V1字节一起进行存储。在以后的说明中，将其记述为，V2字节从装置内基准帧脉冲的基准位置起有32字节量的偏移。
VC-11#a从装置内基准帧脉冲起有32字节量的偏移，V1及V2所表示的指针值是6。这表示：低阶组通道VC-11#a的有效载荷的开头位于V2后方第6字节处，同时，距装置内基准帧脉冲位于第32+6＝38字节处。
同样地，在图5(d)中，接收低阶组通道VC-11#b对装置内基准帧脉冲具有8字节的偏移，指针值是73。在图5(f)中，接收低阶组通道VC-11#c对装置内基准帧脉冲具有81字节的偏移，指针值是91。
此外，图5(c)、(e)、(g)中，发送VC-11#a、发送VC-11#b、发送VC-11#c的多帧的开头位置即V1的位置，与装置内基准帧脉冲相比在125μsec前对齐。因此，所有的发送通道的指针位置V2与装置内基准帧脉冲的位置一致。此外，使发送VC-11#a、发送VC-11#b、发送VC-11#c的发送数据为，相对于FP为同一定时的接收VC-11#a、接收VC-11#b、接收VC-11#c的接收数据。即，使指针所指示的位置相对于FP为同一位置(从图5(b)到图5(c)的箭头)。
由此，指针再计算部206计算各发送VC-11的指针值。再计算出的指针值为，对发送VC-11#a为32+6＝38，对发送VC-11#b为8+73＝81，对发送VC-11#c为81+91＝172。但是，由于发送VC-11#c的计算后的新指针值超出作为4多帧周期的4×27＝108，所以将172-108＝64作为新指针值。
参照图6，仅示出ITU-T G.707接口的接收侧缓冲器203、MPLS封装部204、低阶组通道间相位整合控制部210、基准相位生成部221、IF内监视控制部222的必要结构，来说明实际的MPLS封装处理。
MPLS封装处理的说明所需的结构为，接收侧缓冲器写入控制部207、接收侧VC-11通道缓冲器208、接收侧缓冲器读出控制部209、每标记MPLS封装处理部261、接收侧交叉连接表505、指针替换处理部262、指针再计算部206以及基准相位生成部221。
接收侧缓冲器写入控制部207接收确立同步后的VC-11通道数据，向接收侧VC-11通道缓冲器208内的对各VC-11通道准备的保存区域511循环写入。这里，接收侧VC-11通道缓冲器208构成为，包含VC-11#1保存区域511-1、VC-11#2保存区域511-2、VC-11#b保存区域511-b、VC-11#a保存区域511-a、VC-11#28保存区域511-28。
接收侧交叉连接表505按各个VC-11来保持标记信息、即目的地信息。这里，接收侧交叉连接表505保持如下信息：VC-11#1的目的地为#C，VC-11#2的目的地为#D，VC-11#b的目的地为#A，VC-11#a的目的地为#A，VC-11#28的目的地为#E。另外，PR(Priority)是同一目的地#A的复用顺序。
此外，每标记MPLS封装处理部261与各标记对应地设置MPLS封装处理部521，进行MPLS封装处理。这里，示出了标记#A MPLS封装处理部521-1、标记#B MPLS封装处理部521-2、标记#C MPLS封装处理部521-3、标记#D MPLS封装处理部521-4、标记#E MPLS封装处理部521-5。
接收侧缓冲器读出控制部209从接收侧交叉连接表505读出各VC-11通道的目的地信息。接收侧缓冲器读出控制部209从基准相位生成部221接收小于ITU-T G.707规定的1段帧时间(125μsec)的基准相位信号。接收侧缓冲器读出控制部209从接收侧VC-11通道缓冲器的各通道数据的保存区域511-1～511-28的未读出区域的开头起读出在1个数据包中保存的数据长度的数据，传递给各MPLS封装处理部521。各MPLS封装处理部521将这些信息保存到MPLS封装的有效载荷部。由此，将目的地相同的低阶组通道VC-11的数据集中保存到1个MPLS帧，并且，在小于ITU-T G.707规定的1帧时间的时间以内进行向MPLS帧的封装。
指针替换处理部262接收由指针再计算部206对各通道的相位差进行吸收并再计算而得到的新指针值。指针替换处理部262将新指针值设置到收容通道信息的有效载荷部内的开头的指针信息收容位置。这里，指针信息收容位置为V1字节及V2字节，为了便于图示而仅示出V1字节531。另外，包含V1字节及V2字节的MPLS帧的出现周期为在12帧中为1帧。
另外，这里，设基准相位生成部221对接收侧缓冲器读出控制部209提供的基准相位信号为ITU-T G.707规定的1段帧中的1/3的定时，将VC-11每一个通道中3行量、9字节的数据即STM-1帧中包含的数据的1/3保存到1个MPLS帧中。此外，每标记MPLS封装处理部261还一并进行从指针再计算部206接收通过在图5中说明的逻辑而再计算出的指针值、并将之前的指针置换为该指针信息的处理。
参照图7，说明根据ITU-T G.707接口的发送侧的MPLS帧、对低阶组通道VC-11数据进行再现的处理。这里，在发送侧缓冲器213、低阶组通道映射部212及IF内监视控制部222的结构中仅示出说明所需的结构并进行说明。
发送侧缓冲器213的缓冲器区域按发送源不同的每个标记而被划分。这里，作为发送侧每标记缓冲器218，更详细地表示为标记#A缓冲器611-1、标记#F缓冲器611-2。其分别表示，具有标记#A的MPLS帧的缓冲器区域、具有标记#F的MPLS帧的缓冲器区域。此外，标记#A缓冲器611-1、标记#F缓冲器611-2具有按时序保存接收到的MPLS帧的区域。
图7中，标记#A缓冲器611-1中，示出了第No.k个接收到的MPLS帧缓冲器区域613-1、第No.k+1个接收到的MPLS帧缓冲器区域613-2、第No.k+2个接收到的MPLS帧缓冲器区域613-3。此外，标记#F缓冲器611-2中，示出了第No.k个接收到的MPLS帧缓冲器区域616-1、第No.k+1个接收到的MPLS帧缓冲器区域616-2、第No.k+2个接收到的MPLS帧缓冲器区域616-3。
另外，与各时序对应的MPLS帧缓冲器区域613、616表示如下情况：按每1/3段帧周期，对于ITU-T G.707所示的VC-11低阶组通道数据，将同一目的地的数据向1MPLS帧复用并封装。MPLS帧缓冲器区域613、616具有{9×(在MPLS帧内被复用的低阶组通道)}字节的缓冲器区域。另外，发送侧缓冲器213包含图7所示的低阶组通道数据读出控制部219。
低阶组通道映射处理部212由VC-4有效载荷映射处理部621和多帧同步确立处理部622构成。多帧同步确立处理部622接收基准帧脉冲及基准时钟，对低阶组通道数据读出控制部219提供读出、写入定时。
此外，图3的IF内监视控制部222中存在的交叉连接信息223中，仅表示发送侧的信息的发送侧交叉连接表604具有在每MPLS帧的发送源即每标记中被复用的低阶组通道信息，并具有低阶组通道的ITU-T G.707VC-4有效载荷内的搭载位置信息。
图7中，表示发送侧交叉信息表604内的与标记#A对应的区域631-1、与标记#F对应的区域631-2这2个区域。此外，这里，标记#A的MPLS帧中复用了a及b的VC-11通道。a及b的VC-11通道分别被映射到VC-4的TUG#1中的第m个、VC-4的TUG#2中的第n个。此外，标记#F的MPLS帧中，复用了c及d的VC-11通道。c及d的VC-11通道分别被映射到VC-4的TUG#1中的第p个、VC-4的TUG#3中的第q个。
发送侧交叉信息表604还详细表示了各通道的入口。即，发送侧交叉信息表604分别表示出VC-11#a的交叉连接数据入口633-1、VC-11#b的交叉连接数据入口633-2、VC-11#c的交叉连接数据入口635-1、VC-11#d的交叉连接数据入口635-2。这些入口633、635保持被复用时的高阶组通道种类、高阶组通道的STM-1帧内的顺序、低阶组通道本身的种类、复用低阶组通道时的TUG序号、以及低阶组通道的TUG内的位置信息。
在以下的说明中，为了简便，着眼于标记#A的MPLS帧中包含的低阶组通道VC-11#a，说明从MPLS帧的有效载荷向VC-4有效载荷的映射处理。
这里，假设在发送侧每标记通道缓冲器218内的标记#A缓冲器611-1内的第No.k个的数据包中保存有VC-11多帧的开头。在此情况下，VC-11#a及VC-11#b的数据分别被搭载各9字节，第No.k个的数据包的各个VC-11通道搭载区域的开头字节一定相当于VC-11多帧的开头字节。低阶组通道数据读出控制部219以与装置内基准帧脉冲及基准时钟信息同步的定时，从发送侧每标记通道缓冲器218内的标记#A缓冲器611-1内的第No.k个MPLS帧存储区域613-1读出数据。根据发送侧交叉连接表604的信息，在VC-4有效载荷映射处理部中，将读出的数据映射到规定的位置。在映射时，通过TUG的序号、低阶组通道的序号的积来计算开头位置，之后每84字节依次各映射1字节。基本上，在1行量上搭载所有通道数据，所以，每当完成1行量，就传递给图3的段·高阶组通道映射部211。
另外，在MPLS帧的12帧中以1帧出现的V1字节及V2字节也映射到规定的位置。V1字节及V2字节在之后的SDH·SONET区间中使用。但是，在MPLS帧12帧中1帧的有效载荷开头的V1字节利用于指针同步。
根据以上图2至图7，能够实现MPLS传输装置100的由ITU-T G.707规定的低阶组通道VC-11的封装处理及解封装处理(再现处理)。此外，根据本实施例，使伴随封装的待机时间、即延迟时间为STM-1帧的1/3帧时间，进而向封装后的MPLS帧复用多个通道的数据来进行传送，由此能够提高传送效率。
另外，在实施例1中，对使用MPLS帧作为数据包的情况进行了说明。但是，对于基于VLAN的MAC帧等、MPLS帧以外的数据包，也能够同样适用。
此外，在本实施例中，示出了作为段信号而使用ITU-T G.707STM-1、作为高阶组通道而使用VC-4、作为低阶组通道而使用VC-11的情况，但可以与其他的段信号、高阶组通道、低阶组通道一起，以同样的方法进行封装并传输。此外，在本实施例中，对于MPLS帧化后的发送接口没有特别说明，但既可以使用IEEE802.3接口来原样地进行传送，也可以将ITU-TG.707接口作为物理介质、通过POS传送MPLS帧。
另外，在作为与ITU-T G.707规定的SDH同样的技术的TelcordiaGR-253-CORE所规定的SONET中，也同样可以使用本发明来构成将低阶组通道进行MPLS帧化并传输的传输装置。本说明书中，有时将SDH接口或SONET接口记载为SDH/SONET接口。此外，所谓低阶组通道或高阶组通道，是指由ITU-T G.707或Telordia GR-253-CORE规定的低阶组通道或高阶组通道。并且，有时将由IEEE802.3规定的接口记载为以太接口。
实施例2
参照图8及图9来说明实施例2。实施例2涉及如下附加功能：在传输装置内发生了交叉连接表的变更的情况下，能够不发生瞬间间断地变更交叉连接表。
参照图8来说明将低阶组通道VC-11封装后的MPLS帧的格式。在图8中，MPLS帧700构成为，除了MPLS夹缝头701和MPLS有效载荷703之外，还具有管理信息区域702。管理信息区域702搭载表示使用中的交叉连接表信息的使用中表标志704。使用中表标志704为0时，表示使用交叉连接表的0面，使用中表标志704为1时，表示使用交叉连接表的1面。
参照图9说明交叉连接表的结构。这里，图9(a)是说明接收接口中利用的接收侧交叉连接表的图。此外，图9(b)是说明发送接口中利用的发送侧交叉连接表的图。图9表示位于接收侧流上的接收侧接801所使用的接收侧交叉连接表505A、以及搭载于位于发送侧流上的发送侧接口802的发送侧交叉连接表604A的结构。
图9(a)的接收侧交叉连接表505A由接收侧交叉连接表505-0、及接收侧交叉连接表505-1这两面交叉连接表构成。此外，图9(b)的发送侧交叉连接表604A也由发送侧交叉连接表604-0、及发送侧交叉连接表604-1这两面交叉连接表构成。
在进行收发的同时，使用0面的交叉连接表时，使用中表标志704的值为0。此外，初始的1面的交叉连接表设为0面交叉连接表的拷贝。
在交叉连接表发生了变更的情况下，首先，对作为待机面的1面的交叉连接表加以变更。收发双方的交叉连接表的变更结束后，对接收侧进行表切换指示。在接收侧将使用的交叉连接表的面变更为1面，并且，将数据包中的使用中标志704的值变更为1。接收到该数据包的相对的发送侧接口将使用的交叉连接表切换为1面。由此，使接收侧、发送侧的交叉连接的变更定时同步，能够实现没有瞬间间断的变更。
实施例3
参照图10及图11来说明MPLS传输装置的网络的结构。这里，图10是连接3台MPLS传输装置、全网格型(full mesh)网络的框图。另一方面，图11是连接4台MPLS传输装置、环型网络的框图。
在图10中，全网格型网络900由MPLS传输装置100-1、MPLS传输装置100-2、MPLS传输装置100-3构成。MPLS传输装置100的每一个都由接收客户机信号的多个ITU-T G.707接口部200、MPLS标记交换机104、多个IEEE802.3接口部120构成。此外，各MPLS传输装置100间通过IEEE802.3接口部连接。
通过ITU-T G.707接口部200接收到的SDH信号中的低阶组通道，先通过ITU-T G.707接口部200被封装为MPLS帧，并以MPLS帧形状原样经由IEEE802.3接口部120被传送到其他装置。所传送的MPLS帧在该装置内的ITU-T G.707接口部200中被映射到ITU-T G.707高阶组通道及段信号上，并被向客户机送出。
图11中，环型网络950由MPLS传输装置100-1、MPLS传输装置100-2、MPLS传输装置100-3、MPLS传输装置100-4构成。MPLS传输装置100由接收客户机信号的多个ITU-T G.707接口部200、MPLS标记交换机104、2台IEEE802.3接口部120构成。此外，MPLS传输装置100间通过IEEE802.3接口部120连接。
从ITU-T G.707接口部200接收到的SDH信号中的低阶组通道，先通过ITU-T G.707接口部120被封装为MPLS帧，并以MPLS帧形状原样经由IEEE802.3接口部120被传送到其他装置。所传送的MPLS帧在该装置内的ITU-T G.707接口部200中被映射到ITU-T G.707高阶组通道及段信号上，并被向客户机送出。
实施例4
参照图12说明交叉连接装置的实施例。这里，图12是交叉连接装置的框图。图12中，交叉连接装置(MPLS传输装置)400由至少4台ITU-TG.707接口部200-1～200-4、和MPLS交换机104构成。
通过ITU-T G.707接口部200接收到的SDH信号中的低阶组通道，先通过ITU-T G.707接口部200A被封装为MPLS帧，并以MPLS帧形状原样通过MPLS交换机1131进行交叉连接后，在ITU-T G.707接口部200B中被映射到ITU-T G.707高阶组通道及段信号上，并被向客户机送出。
工业实用性
本发明将目的地相同的低阶组通道在一个数据包中复用，实现了传送效率的提高。并且，使伴随打包处理的延迟时间小于SDH/SONET的1帧时间。因此，考虑到今后的SDH/SONET中枢网络的打包这样的动向，本发明的可利用性非常高。
附图说明
图1是网络的硬件框图。
图2是MPLS传输装置的硬件框图。
图3是SDH/SONET接口的功能框图。
图4A是说明向低阶组通道的MPLS帧的收容的图(1)。
图4B是说明向低阶组通道的MPLS帧的收容的图(2)。
图5是说明低阶组通道的相位整合处理的图。
图6是说明低阶组通道的封装(capsale)处理的图。
图7是说明从MPLS帧的低阶组通道的取出、和向高阶组通道的映射(mapping)处理的图。
图8是说明MPLS帧的结构的图。
图9是说明交叉连接表结构的图。
图10是3节点的全网格网络的硬件框图。
图11是4节点的环形网络的硬件框图。
图12是交叉连接装置的硬件框图。
符号说明
6SDH传输装置；8交换机；10电话机；12路由器；16MPLS帧传输网；17监视控制系统数据传送网(DCN)；18SDH STM-1接口；20SDH C-11接口；22加入电话接口；24以太接口；27MPLS通道；28VC-11低阶组通道；100MPLS传输装置；104MPLS交换机；110外部监视控制装置；120IEEE802.3接口；200ITU-T G.707接口；201段·高阶组通道同步确立；202低阶组通道同步确立；203接收侧缓冲器；204MPLS封装；205相位比较；206指针再计算；207接收侧缓冲器写入控制部；208发送侧VC-11通道缓冲器；209发送侧缓冲器读出控制部；210低阶组通道间相位整合控制部；211段·高阶组通道映射；212低阶组通道映射；213发送侧缓冲器；214MPLS封装解除；217发送侧缓冲器写入控制部；218发送侧每标记缓冲器；219低阶组通道数据读出控制部；221基准相位生成部；222IF内监视控制部；241基准帧脉冲·时钟分配部；251装置内监视控制部；261每标记MPLS封装处理部；222指针替换处理部；300VC-4有效载荷；3011行VC-4有效载荷；302收容VC-11通道的MPLS帧；305MPLS夹缝头；308MPLS标记；400交叉连接装置；505接收侧交叉连接表；511接收侧VC-11缓冲器；521MPLS封装处理部；531V1字节；604发送侧交叉连接表；622多帧同步确立处理；621VC-4有效载荷映射处理；623基准帧脉冲及基准时钟；611每标记缓冲器；616每标记缓冲器；631发送侧交叉连接表的记录；633发送侧交叉连接表(发送侧标记#A用)；635发送侧交叉连接表(发送侧标记#F用)；700MPLS帧；701MPLS夹缝头；702管理信息区域；703MPLS有效载荷；704使用中表标志；801接收侧接口；802发送侧接口；900网格型网络；950环型网络

Claims (7)

1.一种传输装置，其特征在于，
具备与第1传输路径连接的接收接口和与第2传输路径连接的发送接口，
上述接收接口具备对于接收信号中包含的低阶组通道、以小于上述接收信号的1帧时间的周期打包为多个数据包的单元，
上述发送接口将上述多个数据包发送到上述第2传输路径。
2.根据权利要求1记载的传输装置，其特征在于，
还具备：多个上述接收接口；多个上述发送接口；将上述低阶组通道中的多帧长的周期的帧脉冲分配给上述接收接口和上述发送接口的单元；以及将上述接收接口和上述发送接口进行选择并连接的数据包交换机，
多个上述接收接口使各个低阶组通道的多帧的开头对齐。
3.根据权利要求2记载的传输装置，其特征在于，
上述接收接口在使上述多帧的开头对齐时，更新上述低阶组通道的指针值，
进行上述打包的单元将上述指针值包括在内进行打包。
4.根据权利要求2记载的传输装置，其特征在于，
进行上述打包的单元在一个数据包中复用目的地相同的不同低阶组通道。
5.根据权利要求3记载的传输装置，其特征在于，
进行上述打包的单元在一个数据包中复用目的地相同的不同低阶组通道。
6.一种传输装置，其特征在于，
具备与第1传输路径连接的第1接口和与第2传输路径连接的第2接口，
上述第1接口对于来自上述第1传输路径的接收信号中包含的低阶组通道，打包为多个第1数据包，
上述第2接口将上述多个第1数据包发送到上述第2传输路径，将从上述第2传送通道接收到的第2数据包传送给上述第1接口，
上述第1接口根据多个上述第2数据包，生成发送信号并发送到上述第1传送通道。
7.根据权利要求6记载的传输装置，其特征在于，
上述第1接口保持第1表和第2表，该第1表定义了上述低阶组通道和上述第1数据包的目的地，该第2表定义了上述第2数据包和向上述发送信号的映射信息，
上述第1表和上述第2表分别具有现用面和待机面，
根据上述第2数据包中包含的面信息，决定上述第2表的面。
CN2008801319303A 2008-11-14 2008-11-14 传输装置 Pending CN102217246A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/003328 WO2010055547A1 (ja) 2008-11-14 2008-11-14 伝送装置

Publications (1)

Publication Number Publication Date
CN102217246A true CN102217246A (zh) 2011-10-12

Family

ID=42169697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801319303A Pending CN102217246A (zh) 2008-11-14 2008-11-14 传输装置

Country Status (5)

Country Link
US (1) US8634426B2 (zh)
EP (1) EP2355415A1 (zh)
JP (1) JP5190121B2 (zh)
CN (1) CN102217246A (zh)
WO (1) WO2010055547A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106888078A (zh) * 2016-12-26 2017-06-23 中国移动通信有限公司研究院 前传网络的数据传输方法及装置
CN107979433A (zh) * 2017-12-25 2018-05-01 苏州布罗安电子科技有限公司 一种sdh传输系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6025613B2 (ja) * 2013-03-04 2016-11-16 株式会社日立製作所 Ｍｐｌｓ装置、及び転送方法
JP2015207839A (ja) * 2014-04-18 2015-11-19 株式会社日立製作所 通信システムおよび通信装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05244203A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 接続装置
JP2953647B2 (ja) * 1994-12-28 1999-09-27 エヌ・ティ・ティ移動通信網株式会社 Ａｔｍセル送信方法、ａｔｍセル受信方法、及びａｔｍセル中継方法
JP3282707B2 (ja) * 1995-09-06 2002-05-20 日本電信電話株式会社 クロスコネクト回路およびこれを用いた端局装置
JPH11145693A (ja) * 1997-11-05 1999-05-28 Matsushita Electric Ind Co Ltd 電子部品装着装置、及び部品装着方法
JPH11145963A (ja) * 1997-11-07 1999-05-28 Fujitsu Ltd 基地局上位装置
US6891862B1 (en) * 1999-04-26 2005-05-10 Nortel Networks Limited Multiplex hierarchy for high capacity transport systems
CN1344450A (zh) * 1999-12-20 2002-04-10 株式会社东芝 传输装置和支路接口基板
CA2458481C (en) 2001-08-24 2010-05-18 Rumi S. Gonda Method and apparatus for translating sdh/sonet frames to ethernet frames
JP2004229158A (ja) * 2003-01-27 2004-08-12 Hitachi Communication Technologies Ltd Ｉｐ変換アダプタ
US20060140226A1 (en) * 2004-12-28 2006-06-29 Michael Ho Techniques for processing traffic transmitted over advanced switching compatible switch fabrics
JP2008236691A (ja) * 2007-03-23 2008-10-02 Nec Corp ＥｏＳ（ＥｔｈｅｒｏｖｅｒＳＯＮＥＴ）通信装置
JP2008271206A (ja) * 2007-04-20 2008-11-06 Nec Corp Ｓｄｈ／ｉｐ装置およびクロスコネクト装置および通信方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106888078A (zh) * 2016-12-26 2017-06-23 中国移动通信有限公司研究院 前传网络的数据传输方法及装置
US10999840B2 (en) 2016-12-26 2021-05-04 China Mobile Communication Co., Ltd Research Institute Method and device for data transmission of front-haul transport network, and computer storage medium
CN107979433A (zh) * 2017-12-25 2018-05-01 苏州布罗安电子科技有限公司 一种sdh传输系统
CN107979433B (zh) * 2017-12-25 2024-03-22 江苏黑马高科股份有限公司 一种sdh传输系统

Also Published As

Publication number Publication date
JPWO2010055547A1 (ja) 2012-04-05
JP5190121B2 (ja) 2013-04-24
US20120027023A1 (en) 2012-02-02
WO2010055547A1 (ja) 2010-05-20
EP2355415A1 (en) 2011-08-10
US8634426B2 (en) 2014-01-21

Similar Documents

Publication Publication Date Title
CN101378388B (zh) 一种无源光网络数据传输的方法、系统和设备
CN100512059C (zh) 在无源光网络中传输同步数字体系业务的方法及装置
CN111201728B (zh) 光网络中数据传输方法及光网络设备
EP2764644B1 (en) Egress clock domain synchronization to multiple ingress clocks
CN106375054A (zh) Otn网元设备、otn时钟和时间的同步方法及系统
CA2308968A1 (en) Mapping arbitrary signals into sonet
JP2000332717A (ja) マルチプレクサ、デマルチプレクサおよびインターフェース装置
US20080137674A1 (en) Data byte load based network byte-timeslot allocation
EP2068471A1 (en) Method for emulating digital trunk TDM services over synchronous ethernet packets
CN106330417B (zh) 数据承载的方法、装置以及数据解析的方法、装置
CN101453671A (zh) 一种无源光网络数据传输的方法、系统和设备
CN102217246A (zh) 传输装置
CN101212290A (zh) 同步时分以太网传输方法及相应的传输装置
CN102237940A (zh) 在无源光网络中传递同步状态信息的方法、系统和设备
JP5320017B2 (ja) 伝送装置
KR101492747B1 (ko) 동기식 이더넷 및 sonet/sdh 도메인 내에서 시간을 분배하기 위한 방법
CN101399751B (zh) 一种通信网络中的交换系统和方法
CN101212822A (zh) 在以太网上进行同步时分交换的以太网交换方法与设备
CN101965701B (zh) 任意速率的客户机信号的双重异步映射
WO2016201827A1 (zh) 一种承载信息的方法、网络架构及存储介质
CN101453668B (zh) 在无源光网络中传输同步数字体系业务的方法及装置
CN100358274C (zh) 基于波分复用的同步网定时信号传送方法
JP2005244328A (ja) 無線伝送装置及び方法
JP2001148672A (ja) 通信システム
CN101631014B (zh) 同步时钟的传递方法、装置和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111012