CN102214082B - 余数系统的缩放装置 - Google Patents

Abstract

本发明公开了一种基为{2ⁿ，2ⁿ-1，2^n-1-1}的余数系统(RNS)的2ⁿ缩放装置，包括模2ⁿ-1和模2^n-1-1加法器、n比特普通二进制加法器、符号检测模块、选择器、以及循环移位、按位取反等一些简单的逻辑操作。该实现结构简单明了，通过在适当的位置增加流水寄存器使得关键路径变得很小，这对减小余数系统在数字信号处理系统应用中的关键路径时延起到积极的作用。

Description

余数系统的缩放装置

技术领域

本发明涉及信号处理领域，具体地说，涉及用于通信及信号处理中的基于余数系统（RNS）的数值缩放电路的实现结构。

背景技术

在数值运算过程中，大量的乘加运算将导致数据动态范围的扩大，从而导致溢出的发生。数值缩放是解决运算溢出最常用的方法之一。在二进制补码系统中，通常利用截位操作进行2ⁿ缩放，在VLSI实现时不需要任何额外的资源。类似地，在余数系统的应用中，对于那些乘加密集型的数字信号处理系统，也难免会发生溢出的情况。因此，也同样可以利用缩放操作抑制运算的溢出，使得运算在有限动态范围内正确进行。然而，由于余数系统中各余数分量之间是独立的，其缩放操作不再如二进制补码系统那样简单。因此，高效的余数系统的数值缩放是推动其在数字信号处理系统中应用的基本问题之一。

发明内容

本发明的目的是提供一种基为{2ⁿ,2ⁿ-1,2^n-1-1}的余数系统的2ⁿ缩放装置，其能够在减小余数系统在数字信号处理系统应用中的关键路径时延起到积极作用。

具体而言，本发明的目的是提供一种基为{2ⁿ,2ⁿ-1,2^n-1-1}的余数系统的2ⁿ缩放装置，其特征在于，该装置包括实现两个RNS整数的加法运算的模2ⁿ-1加法器模块，该模加法器为端回进位的方式；RNS符号检测模块，对余数基为{2ⁿ,2ⁿ-1,2^n-1-1}的RNS整数进行符号判断，若为负数则输出“1”，否则输出“0”；选择器，根据符号检测模块的输出结果，判断是处理正数的缩放还是负数的缩放。

本发明的附加技术方案如下：

优选地，模2ⁿ-1加法器对两个n比特的数进行模加法运算。

优选地，余数基{2ⁿ,2ⁿ-1,2^n-1-1}通过RNS符号检测模块确定RNS所表示整数的正负特性，若为负数则输出逻辑“1”，否则输出逻辑“0”。

优选地，RNS符号检测模块检测RNS数(x₁,x₂,x₃)，模块输出为“1”时，即处理负数是按照式（1）进行缩放，RNS符号检测模块输出为“0”时，即处理正数缩放是按照式（2）进行缩放。

$\left\{\begin{array}{c}{y}_1=<y_3+(2^{n-1}-1){\&times;<2(y_3-y_2)>}_{2^n-1}+{(2^{n-1}-1)>}_{2^n}\\ y_2={<x_2-x_1>}_{2^n-1}\\ y_3={<(x_3-x_1)\&times;2^{n-2}>}_{2^{n-1}-1}\end{array}\right.---\left(1\right)$

$\left\{\begin{array}{c}{y}_1={{<y_3+(2^{n-1}-1)\&times;<2(y_3-y_2)>}_{2^n-1}>}_{2^n}\\ y_2={<x_2-x_1>}_{2^n-1}\\ y_3={<(x_3-x_1)\&times;2^{n-2}>}_{2^{n-1}-1}\end{array}\right.---\left(2\right)$

优选地，计算y₁的输入数据采用y₂和y₃输出寄存器前的数据，y2_temp和y3_temp，将y2_temp按位取反，y3_temp高位扩0为n位，两者一并输入模2ⁿ-1加法器，所得结果循环右移n-1位，记为y1_temp1，取y1_temp1低1位，与y3_temp拼接为n位，所得结果为y1_temp2，其中y1_temp1的低1位作为y1_temp2的最低位，y1_temp1按位取反后与选择器的输出相加结果，记为y1_temp3，y1_temp2与y1_temp3相加，取结果的低7位即为y1的值，并通过一级寄存器后输出，其中选择器根据符号检测的结果来0或2^n-1-1，其中正数选择0，负数选择2^n-1-1，计算y₂的是模块201；计算y₃的是模块202；模块203实现的操作,模块206为一级流水寄存器，模块207为三级流水寄存器，用于保证整个结构的时序的正确性。

本发明的有益效果如下：结构简单明了，还可以进一步地通过在适当的位置增加流水寄存器使得关键路径变得很小，这对减小余数系统在数字信号处理系统应用中的关键路径时延起到积极的作用。

附图说明

图1是基为{2ⁿ,2ⁿ-1,2^n-1-1}的余数系统的2ⁿ缩放基本实现结构视图。

图2是基为{2ⁿ,2ⁿ-1,2^n-1-1}的余数系统的2ⁿ缩放具体实现结构视图。

图3是基为{2ⁿ,2ⁿ-1,2^n-1-1}的符号检测模块视图。

图4是模2ⁿ-1加法器视图。

图5是模2ⁿ-1加法器所需的基本模块视图。

图6是7比特的一种前缀运算结构视图。

具体实施方式

图1示出了基为{2ⁿ,2ⁿ-1,2^n-1-1}的余数系统的2ⁿ缩放基本实现结构。RNS数(x₁,x₂,x₃)对应的十进制数如果为负数，则按式(1)对其进行2ⁿ缩放；否则按式(2)进行缩放。从数学表达式来看，式(1)与式(2)的唯一区别在于：在计算y₁时，式(1)比式(2)多一项(2^n-1-1)。101实现RNS数的符号检测，102用于计算y₃，103用于计算y₂。y₁的计算需要用到y₂和y₃的信息，以及符号检测的结果。模块104—108用于计算y₁。

图2示出了基为{2ⁿ,2ⁿ-1,2^n-1-1}的余数系统的2ⁿ缩放具体实现结构。计算y₁需要用到y₂和y₃的信息，为了使最后三组数据同时输出，计算y₁的输入数据采用y₂和y₃输出寄存器前的数据，即图2中的y2_temp和y3_temp。将y2_temp按位取反，y3_temp高位扩0为n位，两者一并输入模2ⁿ-1加法器，所得结果循环右移n-1位，记为y1_temp1，取y1_temp1低1位，与y3_temp拼接为n位，所得结果为y1_temp2，其中y1_temp1的低1位作为y1_temp2的最低位。y1_temp1按位取反后与选择器MUX的输出相加结果，记为y1_temp3。y1_temp2与y1_temp3相加，取结果的低7位即为y1的值，并通过一级寄存器后输出。其中MUX根据符号检测的结果来0或2^n-1-1，其中正数选择0，负数选择2^n-1-1。201和103一样用于计算y₂；202与102一样，用于计算y₃；203实现

的操作。206为一级流水寄存器，207为三级流水寄存器。

图3示出了基为{2ⁿ,2ⁿ-1,2^n-1-1}的符号检测模块。{2ⁿ,2ⁿ-1,2^n-1-1}的动态范围为[0,M-1]，其中M=2ⁿ×(2ⁿ-1)×(2^n-1-1)。RNS数(x₁,x₂,x₃)对应的十进制数X与M/2比较，如果X≥M/2，则为负数；否则为非负数。根据新中国剩余定理II，可以先计算出一个中间结果X₂和xx，如式(3)和式(4)所示：

$\begin{array}{c}{X}_2=x_3+(2^{n-1}-1)\&times;{<(2^n-3)\&times;(x_2-x_3)>}_{2^n-1}\\ =x_3+(2^{n-1}-1)\&times;{<(2^n-1-2)\&times;(x_2-x_3)>}_{2^n-1}\\ =x_3+(2^{n-1}-1)\&times;{<2\&times;(x_3-x_2)>}_{2^n-1}-{<2\&times;(x_3-x_2)>}_{2^n-1}\end{array}---\left(3\right)$

$\begin{array}{c}\mathrm{xx}={<(2^n+1)\&times;(X_1-X_2)>}_{2^n}\\ =<(2^n+1)\&times;(X_1-X_2){>}_{2^n}\\ ={<2^n(X_1-X_2)+(X_1-X_2)>}_{2^n}\end{array}---\left(4\right)$

其中301完成式(3)的操作，302实现式(4)的操作。303是一个n比特的比较器，304为一级流水寄存器。

图4示出了模2ⁿ-1加法器。该模加法器采用端回进位的方式进行设计。401用于对输入数据做预处理。402用于实现前缀运算。403是一个或门，用来得到端回进位位。404和405为数据后处理模块，分别用于修正各级的进位位和计算最后的输出结果。

图5示出了模2ⁿ-1加法器实现结构所需的基本模块。501实现式(5)的操作：

$\left\{\begin{array}{c}{g}_i=a_i{b}_i\\ p_i=a_i\&CirclePlus;b_i\end{array}\right.---\left(5\right)$

其中g_i为a_i和b_i相与的结果，为a_i和b_i的进位产生信息；p_i为a_i和b_i做异或的结果，为a_i和b_i的进位传播信息。502实现式(6)的操作：

$\left\{\begin{array}{c}{g}_i^{\&prime;}=g_{i+1}+p_{i+1}{g}_i\\ p_i^{\&prime;}=p_{i+1}{p}_i.\end{array}\right.---\left(6\right)$

503实现式(7)的操作：

c_i=g_i-1+p_i-1c_out(7)

504实现式(8)的操作：

$s_i=p_i\&CirclePlus;c_i---\left(8\right)$

其中s_i(i=0,1,L,n-1)为最后的输出信息。

图6示出了7比特的一种前缀运算模块。601为Buffer，只用来缓存数据，不对数据进行其它操作。602即为502，实现式(6)的操作。

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (2)

1.一种余数系统的缩放装置，是基为{2ⁿ,2ⁿ-1,2^n-1-1}的余数系统的2ⁿ缩放装置，其特征在于，该装置包括：模块101、模块102、模块103、模块104、模块105、模块106、模块107以及模块108；其中所述模块103、模块104中包括实现两个RNS整数的加法运算的模2ⁿ-1加法器模块，用于对两个n比特的数进行模加法运算，所述模2ⁿ-1加法器模块为端回进位的方式；所述模块101为RNS符号检测模块，对余数基为{2ⁿ,2ⁿ-1,2^n-1-1}的RNS整数(x₁,x₂,x₃)进行符号判断，若为负数则输出“1”，否则输出“0”；所述模块102用于计算输出y₃，其输入为x₁和x₃,具体操作为

；所述模块103用于计算输出y₂，其输入为x₁和x₂，具体操作为x₂-x₁₂ ⁿ _-1；所述模块104的输入为y₂和y₃，具体操作为

；所述模块105输入为模块104的输出，具体操作为乘以(2^n-1-1)；所述模块107的两个输入分别为所述模块105的输出和y₃，对两个输入进行模2ⁿ加法操作；所述模块106的输入为所述模块107的输出，对输入加上(2^n-1-1)后进行模2ⁿ加法操作；所述模块108为选择器模块，根据所述模块101的输出结果，判断是处理正数的缩放还是负数的缩放，处理负数的缩放选择所述模块106的输出作为输出y₁，处理正数的缩放选择所述模块107的输出作为输出y₁。

2.根据权利要求1所述的余数系统的缩放装置，其特征在于，计算y₁的输入数据采用y₂和y₃输出寄存器前的数据，y2_temp和y3_temp，将y2_temp按位取反，y3_temp高位扩0为n位，两者一并输入模2ⁿ-1加法器，所得结果循环右移n-1位，记为y1_temp1，取y1_temp1低1位，与y3_temp拼接为n位，所得结果为y1_temp2，其中y1_temp1的低1位作为y1_temp2的最低位，y1_temp1按位取反后与选择器的输出相加结果，记为y1_temp3，y1_temp2与y1_temp3相加，取结果的低7位即为y1的值，并通过一级寄存器后输出，其中选择器根据符号检测的结果来选择0或2^n-1-1，其中正数选择0，负数选择2^n-1-1。

Images