CN102208413A - 内嵌晶闸管的pmos晶体管以及开关电路 - Google Patents
内嵌晶闸管的pmos晶体管以及开关电路 Download PDFInfo
- Publication number
- CN102208413A CN102208413A CN2010101440725A CN201010144072A CN102208413A CN 102208413 A CN102208413 A CN 102208413A CN 2010101440725 A CN2010101440725 A CN 2010101440725A CN 201010144072 A CN201010144072 A CN 201010144072A CN 102208413 A CN102208413 A CN 102208413A
- Authority
- CN
- China
- Prior art keywords
- transistor
- switching transistor
- thyristor
- switching
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 16
- 239000007924 injection Substances 0.000 claims abstract description 16
- 230000035755 proliferation Effects 0.000 claims description 5
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种内嵌晶闸管的PMOS晶体管以及开关电路，所述PMOS晶体管包括：半导体衬底；形成于半导体衬底表面的栅极；形成于栅极两侧半导体衬底内的源极以及扩散区；形成于扩散区内的漏极以及N型注入区；所述扩散区的掺杂类型与源极以及漏极相同，且掺杂浓度低于所述源极以及漏极；所述N型注入区与漏极电连接，且掺杂浓度高于半导体衬底。本发明所述的开关电路具有较佳的静电保护能力。
Description
技术领域
本发明涉及静电保护电路设计领域，尤其涉及一种内嵌晶闸管的PMOS晶体管以及具有静电保护能力的开关电路。
背景技术
在开关电路中，通常使用高压场效应晶体管器件做为开关器件，图1提供了一种现有的开关电路的示意图。所述开关电路包括：输入单元100、输出单元101、开关晶体管102、控制单元103以及负载单元104，所述输入单元100通过开关晶体管102连接至输出单元101，所述控制单元103连接开关晶体管102，控制开关晶体管102的开启或关闭，所述负载单元104耦合至开关晶体管102与负载单元104的连接节点。
进一步的，图2提供了图1所示开关电路的具体电路图，包括电源线VDD，作为输入单元，并作为供电电源；PMOS晶体管，作为开关晶体管，所述高压PMOS晶体管的源极连接电源线VDD，漏极作为输出端，并通过负载电阻R连接至负载线VEE；控制电路Core Circuit，连接高压PMOS晶体管的栅极，控制高压PMOS晶体管的开闭，所述电源线VDD以及地线GND耦接于控制电路为其提供工作电源。
通常在芯片的供电电路中还会包括电源钳位电路，因此在正常工作时，电源线VDD上的电压变化幅度并不会太大，PMOS晶体管可以满足正常的开关需求。当电源线VDD上产生静电破坏(ESD)后，相当于在电源线VDD上加载一个大能量高电压的ESD静电脉冲，所述ESD静电脉冲加载至PMOS晶体管的源极，将极易损坏PMOS晶体管。因此上述开关电路缺乏静电保护能力。
发明内容
本发明解决的问题是提供一种内嵌可控硅的PMOS晶体管以及开关电路，解决现有使用PMOS晶体管作为开关器件的开关电路缺乏静电保护能力的问题。
本发明提供了一种内嵌晶闸管的PMOS晶体管，包括：
半导体衬底；形成于半导体衬底表面的栅极；
形成于栅极两侧半导体衬底内的源极以及扩散区；
形成于扩散区内的漏极以及N型注入区；
所述扩散区的掺杂类型与源极以及漏极相同，且掺杂浓度低于所述源极以及漏极；
所述N型注入区与漏极电连接，且掺杂浓度高于半导体衬底。
可选的，所述漏极以及N型注入区远离于栅极不被栅极所覆盖。所述半导体衬底与源极电连接。
本发明提供了一种开关电路，包括输入单元、输出单元、开关晶体管、控制单元及负载单元，所述输入单元通过开关晶体管连接至输出单元，所述控制单元连接开关晶体管，控制开关晶体管的开启或关闭，所述负载单元耦接至开关晶体管与输出单元的连接节点，其特征在于，还包括晶闸管，所述晶闸管并联于开关晶体管。
可选的，所述开关晶体管为PMOS晶体管，所述晶闸管的阳极连接至开关晶体管的源极，阴极连接至开关晶体管的漏极。
可选的，所述开关晶体管为NMOS晶体管，所述晶闸管的阳极连接至开关晶体管的漏极，阴极连接至开关晶体管的源极。
可选的，所述开关晶体管为横向扩散型功率晶体管。
本发明还提供了一种开关电路，包括输入单元、输出单元、开关晶体管、控制单元及负载单元，所述输入单元通过开关晶体管连接至输出单元，所述控制单元连接开关晶体管，控制开关晶体管的开启或关闭，所述负载单元耦接至开关晶体管与输出单元的连接节点，其特征在于，所述开关晶体管为前述内嵌晶闸管的PMOS晶体管
与现有技术相比，本发明提供的开关电路具有以下优点：所述开关晶体管还并联有晶闸管，所述晶闸管可以是外接晶闸管，也可以内嵌于开关晶体管中，当产生静电破坏后，ESD静电脉冲加载至开关晶体管时，所述晶闸管可以触发导通，从而释放静电荷，以保护开关晶体管不受到静电损害。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。
图1为现有开关电路的示意图；
图2为现有开关电路的一个具体电路图；
图3为本发明所述开关电路的示意图；
图4为本发明所述开关电路的具体实施例电路图；
图5为本发明所述的内嵌晶闸管的PMOS晶体管的结构剖面图；
图6为图5所示PMOS晶体管的等效电路图。
具体实施方式
现有的开关电路中，开关晶体管容易因为静电破坏而遭到损伤，本发明所述开关电路，在开关晶体管上并联晶闸管，使得产生静电破坏时，ESD静电脉冲可以触发导通晶闸管，迅速释放静电荷，以保护开关晶体管避免被静电损坏。
图3为本发明所述的开关电路，包括输入单元100、输出单元101、开关晶体管102、控制单元103及负载单元104，所述输入单元100通过开关晶体管102连接至输出单元101，所述控制单元103连接开关晶体管102，控制开关晶体管102的开启或关闭，所述负载单元104耦结至开关晶体管102与输出单元101的连接节点。还包括晶闸管105，所述晶闸管105并联于开关晶体管102。
当所述开关晶体管102为PMOS晶体管，所述晶闸管105的阳极连接至开关晶体管的源极，阴极连接至开关晶体管102的漏极。当开关晶体管102为NMOS晶体管，所述晶闸管105的阳极连接至开关晶体管的漏极，阴极连接至开关晶体管102的源极。
为了提高开关晶体管的耐高压能力，所述开关晶体管可以为横向扩散型功率晶体管。
图4为本发明所述开关电路的一个具体实施例电路图。
所述开关电路包括：电源线VDD，类似于输入单元，并作为供电电源；
PMOS晶体管，作为开关晶体管，优选的，所述PMOS晶体管可以为高压横向扩散型PMOS晶体管(HVPMOS)。所述PMOS晶体管的源极连接电源线VDD，漏极作为输出端Output。
在所述PMOS晶体管的上还并联有晶闸管SCR，所述晶闸管SCR的阳极连接至PMOS晶体管的源极，而阴极连接至PMOS晶体管的漏极。
所述PMOS晶体管的漏极通过负载电阻R连接至负载线VEE；
控制电路(Core Circuit)，连接PMOS晶体管的栅极，控制PMOS晶体管的开闭，所述电源线VDD以及地线GND耦接于控制电路为其提供工作电源。
在正常工作时，晶闸管SCR处于关闭状态，因此必须使得晶闸管SCR的触发电压小于电源VDD的正常工作电压。而PMOS晶体管在控制电路的控制下开启或关闭。
在发生静电破坏时，电源线VDD上产生大能量高电压的ESD静电脉冲，所述ESD静电脉冲将触发导通晶闸管SCR，由于晶闸管SCR导通后内阻极小，因此所述静电脉冲将经由晶闸管SCR释放，而不通过PMOS晶体管对其产生损伤，当ESD静电脉冲释放后，晶闸管SCR由于维持电流减弱将再次关闭，开关电路恢复正常工作的状态。上述过程，即实现了对PMOS晶体管的静电保护。
除了在上述实施例中，在开关晶体管上外接晶闸管，还可以将晶闸管直接整合至PMOS晶体管中，以简化电路结构，节省芯片面积。因此本发明还提供了一种内嵌晶闸管的PMOS晶体管。
如图5所示，本发明还提供了一种内嵌晶闸管的PMOS晶体管。所述PMOS晶体管基于横向扩散型功率晶体管。本实施例中所述内嵌晶闸管的PMOS晶体管包括：
N型半导体衬底200；形成于N型半导体衬底表面的栅极201；
形成于栅极201两侧N型半导体衬底内的P型源极202以及扩散区203；
形成于扩散区203内的P型漏极204以及N型注入区205；
所述扩散区203的掺杂类型与源极202以及漏极204相同，且掺杂浓度低于所述源极202以及漏极204；
所述N型注入区205与漏极204电连接，且掺杂浓度高于半导体衬底200。
在图5所示实施例中，为了进一步提高PMOS晶体管的耐高压能力，所述漏极204以及N型注入区可以远离于栅极201，而不被栅极201所覆盖。此外为了消除衬底偏置效应，还可以将半导体衬底200与源极202电连接。具体的，半导体衬底200内还包括N型连接区206，所述N型连接区206与源极201电连接。
图6为图5所示PMOS晶体管的等效电路图。结合图5以及图6所示，假设将源极202作为阳极，而漏极204作为阴极。P型源极202与N型半导体衬底200以及P型扩散区203构成了一个等效PNP三极管T1，在上述PNP三极管T1中，由于P型扩散区203的掺杂浓度低于P型源极202，因此P型源极202一端为发射极。所述N型半导体衬底200与P型扩散区203以及N型注入区205构成了一个等效NPN三极管T2，在上述NPN三极管T2中，由于N型注入区的掺杂浓度高于N型半导体衬底，因此N型注入区一端为发射极。
结合上述说明，所述三极管T1的基极连接于三极管T2的集电极，发射极作为阳极，集电极连接三极管T2的基极，所述三极管T2的发射极作为阴极，上述三极管T1与三极管T2构成了一个典型的晶闸管结构。
因此在本发明所述PMOS晶体管内相当于寄生了一个阳极与源极电连接，阴极与漏极电连接的晶闸管，所述晶闸管与PMOS晶体管相并联。
上述PMOS晶体管的源漏极之间电压处于正常工作范围时，PMOS晶体管的栅极201，控制源漏极之间产生导电沟道，形成电流，而实现开关功能。当源漏极之间的电压过大，则触发内嵌晶闸管工作，在源极、衬底、扩散区、漏极之间产生较大漏电流，而不通过栅极底部的沟道导电，因而保护PMOS晶体管，避免器件损坏。
将上述内嵌晶闸管的PMOS晶体管应用至开关电路中，作为开关晶体管使用，既可以获得本发明所述的开关电路，所述开关电路具有静电保护能力。具体工作原理与前述开关电路实施例相同，此处不再赘述。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (8)
1.一种内嵌晶闸管的PMOS晶体管，其特征在于，包括：
半导体衬底；形成于半导体衬底表面的栅极；
形成于栅极两侧半导体衬底内的源极以及扩散区；
形成于扩散区内的漏极以及N型注入区；
所述扩散区的掺杂类型与源极以及漏极相同，且掺杂浓度低于所述源极以及漏极；
所述N型注入区与漏极电连接，且掺杂浓度高于半导体衬底。
2.一种如权利要求1所述的PMOS晶体管，其特征在于，所述漏极以及N型注入区远离于栅极不被栅极所覆盖。
3.一种如权利要求1所述的PMOS晶体管，其特征在于，所述半导体衬底与源极电连接。
4.一种开关电路，包括输入单元、输出单元、开关晶体管、控制单元及负载单元，所述输入单元通过开关晶体管连接至输出单元，所述控制单元连接开关晶体管，控制开关晶体管的开启或关闭，所述负载单元耦接至开关晶体管与输出单元的连接节点，其特征在于，还包括晶闸管，所述晶闸管并联于开关晶体管。
5.一种如权利要求4所述的开关电路，其特征在于，所述开关晶体管为PMOS晶体管，所述晶闸管的阳极连接至开关晶体管的源极，阴极连接至开关晶体管的漏极。
6.一种如权利要求4所述的开关电路，其特征在于，所述开关晶体管为NMOS晶体管，所述晶闸管的阳极连接至开关晶体管的漏极，阴极连接至开关晶体管的源极。
7.一种如权利要求4所述的开关电路，其特征在于，所述开关晶体管为横向扩散型功率晶体管。
8.一种开关电路，包括输入单元、输出单元、开关晶体管、控制单元及负载单元，所述输入单元通过开关晶体管连接至输出单元，所述控制单元连接开关晶体管，控制开关晶体管的开启或关闭，所述负载单元耦接至开关晶体管与输出单元的连接节点，其特征在于，所述开关晶体管为权利要求1所述内嵌晶闸管的PMOS晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010144072.5A CN102208413B (zh) | 2010-03-31 | 2010-03-31 | 内嵌晶闸管的pmos晶体管以及开关电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010144072.5A CN102208413B (zh) | 2010-03-31 | 2010-03-31 | 内嵌晶闸管的pmos晶体管以及开关电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102208413A true CN102208413A (zh) | 2011-10-05 |
| CN102208413B CN102208413B (zh) | 2015-01-21 |
Family
ID=44697166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010144072.5A Active CN102208413B (zh) | 2010-03-31 | 2010-03-31 | 内嵌晶闸管的pmos晶体管以及开关电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102208413B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008684A (en) * | 1996-10-23 | 1999-12-28 | Industrial Technology Research Institute | CMOS output buffer with CMOS-controlled lateral SCR devices |
| US20020130365A1 (en) * | 2001-03-14 | 2002-09-19 | Chartered Semiconductor Manufacturing Ltd. | Novel UMOS-like gate-controlled thyristor structure for ESD protection |
| TW503536B (en) * | 2001-08-10 | 2002-09-21 | United Microelectronics Corp | Method of forming a silicon controlled rectifier devices in SOI CMOS process for on-chip ESD protection |
| US20030038298A1 (en) * | 2000-09-28 | 2003-02-27 | Taiwan Semiconductor Manufacturing Company | Embedded SCR protection device for output and input pad |
| CN101452913A (zh) * | 2007-12-03 | 2009-06-10 | 上海华虹Nec电子有限公司 | 利用硅控整流器作为静电保护的器件结构 |
-
2010
- 2010-03-31 CN CN201010144072.5A patent/CN102208413B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008684A (en) * | 1996-10-23 | 1999-12-28 | Industrial Technology Research Institute | CMOS output buffer with CMOS-controlled lateral SCR devices |
| US20030038298A1 (en) * | 2000-09-28 | 2003-02-27 | Taiwan Semiconductor Manufacturing Company | Embedded SCR protection device for output and input pad |
| US20020130365A1 (en) * | 2001-03-14 | 2002-09-19 | Chartered Semiconductor Manufacturing Ltd. | Novel UMOS-like gate-controlled thyristor structure for ESD protection |
| TW503536B (en) * | 2001-08-10 | 2002-09-21 | United Microelectronics Corp | Method of forming a silicon controlled rectifier devices in SOI CMOS process for on-chip ESD protection |
| CN101452913A (zh) * | 2007-12-03 | 2009-06-10 | 上海华虹Nec电子有限公司 | 利用硅控整流器作为静电保护的器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102208413B (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102110686B (zh) | 一种基于scr的集成电路静电保护器件 | |
| US8803280B2 (en) | High-voltage ESD protection device | |
| CN102034811B (zh) | 一种用于集成电路芯片esd保护的低压scr结构 | |
| CN103258814B (zh) | 一种集成电路芯片esd防护用ldmos scr器件 | |
| CN103985710B (zh) | 一种双向scr结构的esd防护器件 | |
| CN102315212B (zh) | 栅驱动晶闸管电路以及静电保护电路 | |
| CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| CN101211910A (zh) | 用于保护半导体集成电路的器件 | |
| CN102544001A (zh) | 一种为集成电路i/o端口提供全模式esd保护的scr结构 | |
| CN102832233A (zh) | Scr型ldmos esd器件 | |
| CN103165600B (zh) | 一种esd保护电路 | |
| CN102054837A (zh) | 双向晶闸管以及静电保护电路 | |
| CN109698195B (zh) | 一种小回滞双向瞬态电压抑制器及其应用 | |
| CN102522404A (zh) | 低触发电压的双向scr esd保护电路 | |
| CN102315215B (zh) | 栅驱动晶闸管电路以及静电保护电路 | |
| CN102315258A (zh) | 寄生晶闸管以及静电保护电路 | |
| CN102054838A (zh) | 双向晶闸管以及静电保护电路 | |
| CN105895631B (zh) | 一种高压ldmos静电保护电路结构 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN105374817B (zh) | 一种基于锗硅异质结工艺的scr器件 | |
| Nagahisa et al. | Novel termination structure eliminating bipolar degradation of SBD-embedded SiC-MOSFET | |
| Zhang et al. | Novel silicon-controlled rectifier (SCR) for digital and high-voltage ESD power supply clamp | |
| CN102693980A (zh) | 一种低触发电压的可控硅静电放电保护结构 | |
| CN102054836B (zh) | 一种用于静电放电的晶闸管 | |
| CN103972233B (zh) | 一种具有抗闩锁能力的可关断scr器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140214 |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140214 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| TA01 | Transfer of patent application right | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |