CN102201450A - 一种隧穿场效应晶体管及其制备方法 - Google Patents

一种隧穿场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN102201450A
CN102201450A CN 201110144333 CN201110144333A CN102201450A CN 102201450 A CN102201450 A CN 102201450A CN 201110144333 CN201110144333 CN 201110144333 CN 201110144333 A CN201110144333 A CN 201110144333A CN 102201450 A CN102201450 A CN 102201450A
Authority
CN
China
Prior art keywords
region
forms
layer
deposit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201110144333
Other languages
English (en)
Other versions
CN102201450B (zh
Inventor
黄如
邱颖鑫
詹瞻
黄芊芊
毛翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201110144333A priority Critical patent/CN102201450B/zh
Publication of CN102201450A publication Critical patent/CN102201450A/zh
Application granted granted Critical
Publication of CN102201450B publication Critical patent/CN102201450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公布了一种隧穿场效应晶体管及其制备方法。所述晶体管包括:半导体衬底;第一沟道区和第二沟道区;第一栅叠层区;第二栅叠层区;第一源区;漏区;第二源区;第一栅叠层区中的第一导电层和第二栅叠层区中的第二导电层在沟道区外相连接,构成叉指栅;第三绝缘层;在第三绝缘层中形成第一源区和第二源区上的电极,漏区上的漏电极D和叉指栅上的栅电极G;源电极S。本发明提出的隧穿场效应器件的工作电流在亚阈区时是隧穿电流,在线性区时为MOS场效应管的电流,驱动电流得到很大的提高。同时,制造工艺与传统工艺兼容;由于采用叉指结构实现,同时第一源区起到了衬底引出的作用,节约了面积。

Description

一种隧穿场效应晶体管及其制备方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种隧穿场效应晶体管及其制备方法,该隧穿场效应晶体管的驱动能力与金属-氧化物-半导体场效应晶体管相当。
背景技术
在集成电路器件技术发展中,器件的尺寸按摩尔(Moore)定律不断缩小;由按比例缩小理论,当沟道长度不断缩小时,短沟道效应愈加明显。这会使得器件泄漏严重,难以满足实际应用要求,甚至不能正常工作。因此,有必要寻求新器件方案来满足未来新一代器件的性能要求。而隧穿场效应晶体管是一种新型工作机制的器件,可以突破亚阈斜率60mV/dec的局限,同时它可以抑制短沟效应,有效减小泄漏电流。然而,平面工艺下的硅隧穿场效应晶体管的驱动电流小,其驱动电流较MOSFET的低几个数量级,使得其应用的电路性能不足。针对隧穿场效应晶体管驱动电流小的这一问题,领域内提出了一些解决方案:采用高K值的栅绝缘介质材料,采用双栅结构,采用非硅材料的半导体,采用异质结结构等。但这些方案在有限地提高器件的驱动电流的同时也会导致其泄漏电流上升,牺牲了器件的性能。
图1(a)是平面的隧穿场效应晶体管(TFET)剖面图;图1(b)是传统的金属-氧化物-半导体场效应晶体管(MOSFET)剖面图。两者的结构相似,其中101为TFET的源区,102是TFET的漏区以及103是TFET的栅绝缘介质层;105和106分别为MOSFET的源区和漏区,具有对称性并可互换,107为MOSFET的栅绝缘介质层。对于N型沟道的TFET和MOSFET,漏端正电压偏置;而当栅电压增加时,器件的漏端电流均会随之增加而增加,且TFET的电流为隧穿电流,MOSFET为多子注入电流。
发明内容
本发明的一个目的在于提出一种在降低泄漏电流的同时还能提高其驱动电流的隧穿场效应晶体管,这种器件结合了隧穿场效应晶体管的亚阈斜率可突破60mv/dec的亚阈区特性优势和金属-氧化物-半导体场效应晶体管的大驱动电流的优势。
本发明提出的隧穿场晶体管,具有两个沟道区,一个沟道区用于通过隧穿电流,称为第一沟道区,另一个沟道用于通过多子注入电流,称为第二沟道区。本发明的器件是采用叉指结构实现的,从而减少了器件的制造面积。
本发明提出的晶体管需要调整两个沟道区的阈值电压,使得通过隧穿电流的第一沟道区的阈值电压小于通过多子注入电流的第二沟道区的阈值电压,以确保隧穿电流的产生是在多子注入电流之前。本发明提出的沟道阈值电压调整的方案有:采用不同功函数栅材料调阈值、采用沟道掺杂调阈值、采用不同的等效氧化层厚度(EOT)调阈值。
本发明提出的隧穿场效应晶体管(参图21)包括:
具有第一种掺杂类型的半导体衬底;
在半导体衬底上形成的与第一栅叠层区对应的第一沟道区和与第二栅叠层区对应的第二沟道区;
在第一沟道区上形成的覆盖整个沟道区的第一栅叠层区,所述第一栅叠层区至少包含第一绝缘层和一个导电层;所述第一栅叠层区还可以包括第二个导电层(如图36中的206b);
在第二沟道区上形成的覆盖整个沟道区的第二栅叠层区,所述第二栅叠层区至少包含第二绝缘层和第二导电层;
在半导体衬底上,在第一沟道区的非漏区的一侧形成的具有第一种掺杂类型且为重掺杂的第一源区;
在半导体衬底上,在第一沟道区和第二沟道区之间形成的具有第二种掺杂类型的漏区;
在第二沟道区的非漏区的一侧形成的具有第二种掺杂类型的第二源区;
第一栅叠层区中的导电层和第二栅叠层区中的导电层(第二导电层)在沟道区外相连接,构成叉指栅;
覆盖在第一源区、第二源区、漏区、第一栅叠层区和第二栅叠层区上的第三绝缘层;
在第三绝缘层中形成第一源区和第二源区上的电极,漏区上的漏电极D和叉指栅上的栅电极G;
用电极互连层互连的第一源区和第二源区的电极形成最终的源电极S;
其中,半导体衬底可以是单晶硅、多晶硅或绝缘材料上的硅以及其他半导体材料;第一绝缘层和第二绝缘层的绝缘材料可以是氧化硅、氧化铪、氧化钽、氧化镧、氧化氟等高K栅材料;第一导电层和第二导电层的导电材料可以是掺杂的多晶硅、氮化钛或氮化钽或金属等材料;第三绝缘层的绝缘材料可以是氧化硅或氮化硅;电极的导电材料可以是铝、铜和钨等金属;电极互连层的导电材料可以是铝、铜、钨等金属。
本发明提供的隧穿场效应晶体管的第一种制备方法包括:
1)提供一个具有第一种掺杂类型的半导体衬底;
2)淀积形成第一层光刻胶;
3)掩膜曝光光刻出第二沟道区(或包含第二沟道区的阱区)的图形;
4)离子注入形成第一种掺杂类型的杂质的第二沟道区(或包含第二沟道区的阱区),实现阈值电压调整;
5)第一层光刻胶剥离;
6)氧化或淀积形成第一层绝缘薄膜;
7)淀积第一种导电薄膜;
8)淀积形成第二层光刻胶;
9)掩膜曝光刻蚀形成第一栅叠层区和第二栅叠层区,并形成叉指栅;;
10)淀积形成第三层光刻胶;
11)掩膜曝光光刻出对漏区和第二源区进行离子注入所需的图形;
12)离子注入形成第二种掺杂类型的漏区和第二源区;
13)第三层光刻胶剥离;
14)淀积形成第四层光刻胶;
15)掩膜曝光光刻出对第一源区离子注入所需的图形;
16)离子注入形成第一种掺杂类型的第一源区;
17)第四层光刻胶剥离;
18)淀积形成第二层绝缘薄膜;在第二层绝缘薄膜上,先掩膜曝光刻蚀出两个源区、漏区和叉指栅上的通孔,再淀积电极的导电材料以填充通孔,并形成电极互连层;
19)掩膜曝光刻蚀形成各个电极,并实现源电极的互连;
其中,半导体衬底可以是单晶硅、多晶硅或绝缘材料上的硅以及其他半导体材料;第一层绝缘薄膜的绝缘薄膜材料可以是氧化硅或氧化氟等高K栅材料;第一种导电薄膜的导电材料可以是掺杂的多晶硅、氮化钛或氮化钽或金属等材料;第二层绝缘薄膜的绝缘薄膜材料可以是氧化硅或氮化硅;电极的导电材料和电极互连层可以是掺杂的多晶硅、金属铝或金属钨等。
本发明提供的隧穿场效应晶体管的第二种制备方法包括:
1)提供一个具有第一种掺杂类型的半导体衬底;
2)淀积形成第一层绝缘薄膜;
3)淀积第一种导电薄膜;
4)淀积形成第一层硬质掩膜;
5)淀积形成第一层光刻胶;
6)掩膜曝光后刻蚀硬质掩膜、第一种导电薄膜和第一层绝缘薄膜,直到硅衬底,露出第二沟道区;
7)剥离第一层光刻胶;
8)氧化或淀积形成第二层绝缘薄膜,且形成的薄膜厚度需使得其等效氧化层厚度(EOT)大于第一层绝缘薄膜的等效氧化层厚度(EOT),从而实现阈值电压调整;
9)剥离第一层硬质掩膜;
10)淀积第一种导电薄膜;
11)淀积形成第二层光刻胶;
12)掩膜曝光刻蚀形成第一栅叠层区和第二栅叠层区,并形成叉指栅;
13)淀积形成第三层光刻胶;
14)掩膜曝光光刻出对漏区和第二源进行离子注入所需的图形;
15)离子注入形成第二种掺杂类型的漏区和第二源区;
16)第三层光刻胶剥离;
17)淀积形成第四层光刻胶;
18)掩膜曝光光刻出对第一源区离子注入所需的图形;
19)离子注入形成第一种掺杂类型的第一源区;
20)第四层光刻胶剥离;
21)淀积形成第三层绝缘薄膜;
22)在第三层绝缘薄膜上,先掩膜曝光刻蚀出两个源区、漏区和叉指栅上的通孔,再淀积电极的导电材料以填充通孔,并形成电极互连层;
23)掩膜曝光刻蚀形成各个电极,并实现源电极的互连。
其中,半导体衬底可以是单晶硅、多晶硅或绝缘材料上的硅以及其他半导体材料;第一层绝缘薄膜的绝缘薄膜材料为氧化铪、氧化钽、氧化氟等高K栅材料;第二层绝缘薄膜的绝缘薄膜材料可以是氧化硅或氧化氟等高K栅材料,要求其厚度需满足其等效氧化层厚度(EOT) 大于第一层绝缘薄膜的等效氧化层厚度(EOT),以实现阈值电压调整;第一层硬质掩膜为氮化硅;第一种导电薄膜的导电材料可以是掺杂的多晶硅、氮化钛或氮化钽或金属等材料;电极的导电材料和电极互连层可以是掺杂的多晶硅、金属铝或金属钨等。
本发明提供的隧穿场效应晶体管的第三种制备方法包括:
1)提供一个具有第一种掺杂类型的半导体衬底;
2)氧化或淀积形成第一层绝缘薄膜;
3)淀积第一种导电薄膜;
4)淀积形成第一层硬质掩膜;
5)淀积形成第一层光刻胶;
6)掩膜曝光后刻蚀硬质掩膜、第一种导电薄膜,露出第二沟道区上第一层绝缘薄膜;
7)第一层硬质掩膜和第一层光刻胶剥离;
8)淀积第二种导电薄膜;
9)淀积形成第二层光刻胶;
10)掩膜曝光刻蚀形成第一栅叠层区和第二栅叠层区,并形成叉指栅;
11)淀积形成第三层光刻胶;
12)掩膜曝光光刻出对漏区和第二源进行离子注入所需的图形;
13)离子注入形成第二种掺杂类型的漏区和第二源区;
14)第三层光刻胶剥离;
15)淀积形成第四层光刻胶;
16)掩膜曝光光刻出对第一源区离子注入所需的图形;
17)离子注入形成第一种掺杂类型的第一源区;
18)第四层光刻胶剥离;
19)淀积形成第二层绝缘薄膜;在第二层绝缘薄膜上,先掩膜曝光刻蚀出两个源区、漏区和叉指栅上的通孔,再淀积电极导电材料层以填充通孔,形成电极导电层;
20)掩膜曝光刻蚀形成各个电极,并且实现源电极的互连;
其中,半导体衬底可以是单晶硅、多晶硅或绝缘材料上的硅以及其他半导体材料;第一层绝缘薄膜的绝缘薄膜材料为氧化铪、氧化钽、氧化氟等高K栅材料;第一层硬质掩膜为氮化硅;第一种导电薄膜的导电材料可以是掺杂的多晶硅、氮化钛或氮化钽或金属等材料;第 二种导电薄膜的导电材料可以是钨、铝、铂、铬等金属,材料选取要求需满足其功函数大于第一层导电薄膜的功函数,以实现阈值电压调整;电极的导电材料和电极互连层可以是掺杂的多晶硅、金属铝或金属钨等。
本发明的有益效果是:本发明提出的隧穿场效应器件的工作电流在亚阈区时是隧穿电流,在线性区时为MOS场效应管的电流,所以其驱动电流得到很大的提高,同时又保持了隧穿场效应晶体管亚阈可以小于60mV/dec的优点。同时,晶体管制造工艺与传统工艺兼容;由于采用叉指结构实现,第一源区起到了衬底引出的作用,节约了面积。
附图说明
下面结合附图与具体实施方式对本发明作进一步的说明:
图1(a)、(b)分别是现有的平面隧穿场效应晶体管和金属-氧化物-半导体场效应晶体管的剖面图;
图2(a)、(b)分别是本发明的晶体管第一种制备方法的一个具体实施例的沿着沟道长度方向的剖视图和俯视图;
图3至图20是制造图2所示的晶体管的工艺剖面示意图和部分俯视图;
图21(a)、(b)分别是本发明的晶体管第二种制备方法的一个具体实施例的沿着沟道长度方向的剖视图和俯视图;
图22至图35是制造图21所示的晶体管的工艺剖面示意图和部分俯视图;
图36(a)、(b)分别是本发明的晶体管第二种制备方法的一个具体实施例的沿着沟道长度方向的剖视图和俯视图;
图37至图50是制造图36所示的晶体管的工艺剖面示意图和部分俯视图;
图51是本发明的晶体管的技术效果展示。
具体实施方式
图2是本发明所公开的隧穿场效应晶体管的第一种制造方法的一个实施例,其中图2(a)为器件沿沟道长度方向的剖面图,图2(b)为器件的俯视图。该器件共有三个电极:漏电极D、栅电极G和源电极S,为三端器件。器件包括由第一栅叠层区、第二栅叠层区、第一源区201、第二源区203、漏区202和衬底区210。其中,第一栅叠层区包括第一绝缘层204和第一导电层206,第二栅叠层区包括第二绝缘层205和第二导电层207。第一绝缘层204和第二绝缘层 205采用的绝缘薄膜材料为热氧化生长得到的或淀积得到的二氧化硅,也可以为高K栅材料。栅导电层206和207为重掺杂的多晶硅,且在沟道区外通过栅电层材料互连在一起而形成叉指栅;并且在叉指栅上引出电极作为器件的栅电极G,其中电极材料是金属铝或其它金属材料。在第一源区和第二源区上引出电极,再通过电极互连层实现互连,作为器件的源电极,其中电极材料是金属铝或其它金属材料。在漏上引出电极作为器件的漏电极D,其中电极材料是金属铝或其它金属材料。第一源区201的掺杂类型与漏区202和第二源区203的掺杂类型相反,通常与衬底210掺杂类型相同。第一源区201的掺杂浓度要重掺杂,第二源区203和漏区202的掺杂浓度非重掺杂。第一沟道区208连接第一源区201和漏区202,第二沟道区209连接第二源区203和漏区202。选择与漏区掺杂类型相反的杂质对第二沟道区掺杂,调整沟道的阈值电压,以确保器件的隧穿电流产生在多子注入电流之前。
图3~20描述的是采用第一种制造方法的一个实施例的制造工序。
首先,在硅衬底上淀积第一层光刻胶301,通过掩膜、曝光、光刻形成第二沟道区对应的窗口302,形成如图3所示的剖面结构;
接下来,离子注入、退火形成掺杂区域,作为第二沟道区209,以实现阈值调整,工艺工序及结果如图4所示,其中401为含硼的离子束;
接下来,去除第一层光刻胶,如图5剖视图所示;
接下来,在硅衬底上热氧化生长二氧化硅薄膜601,如图6剖视图所示;
接下来,淀积掺杂的多晶硅薄膜701,如图7剖视图所示;
接下来,淀积第二层光刻胶801,如图8剖视图所示;
接下来,掩膜、曝光、刻蚀形成第一栅叠层(204,206)和第二栅叠层(205,207),并形成了叉指结构的栅,然后剥离第二层光刻胶,工艺结果如图9所示,其中图9(a)为剖视图,图9(b)为俯视图;
接下来,淀积第三层光刻胶1001,如图10剖视图所示;
接下来,掩膜、曝光光刻形成漏区和第二源区离子注入所需的图形,如图11所示;
接下来,离子注入形成漏区202和第二源区203,其中离子束1201为含磷或砷的离子束,如图12所示;
接下来,剥第三层光刻胶,如图13所示
接下来,淀积一层光刻胶1401,如图14所示;
接下来,掩膜、曝光光刻形成第一源区注入所需的图形,如图15所示;接下来,离子注入形成第一源区201,,其中掺杂浓度为重掺,其中离子束1601为含硼的离子,如图16所示;
接下来,剥除第四层光刻胶,结果如图17所示;
接下来,淀积二氧化硅层1801,如图18所示;接下来,刻蚀二氧化硅层1801,在各个源区、漏区和栅区上刻蚀形成通孔,再淀积电极材料金属铝,以填充通孔并形成电极互连层1901,其中的电极材料还可以是钨、铜等金属,如图19所示;
最后,刻蚀电极互连层1901,实现两个源区的互连,形成源电极S、漏电极D和栅电极G。互连情况和形成的最终的器件结构如图20所示,其中图20(a)剖视图和图20(b)为俯视图。
图21是本发明所公开的隧穿场效应晶体管的第二种制造方法的一个实施例,其中图21(a)为器件沿沟道长度方向的剖面图,图21(b)为器件的俯视图。该器件共有三个电极:漏电极D、栅电极G和源电极S,为三端器件。器件包括由第一栅叠层区、第二栅叠层区、第一源区201、第二源区203、漏区202和衬底区210。其中,第一栅叠层区包括第一绝缘层204和第一导电层206,第二栅叠层区包括第二绝缘层205和第二导电层207。第一绝缘层204采用的绝缘薄膜材料为氧化铪、氧化钽、氧化氟等高K栅材料,第二绝缘层205采用的绝缘薄膜材料为热氧化生长得到的或淀积得到的二氧化硅,也可以为氧化铪、氧化钽、氧化氟等高K栅材料。栅导电层206和207为重掺杂的多晶硅,也可以为其它导电材料,且在沟道区外通过栅电层材料互连在一起而形成叉指栅;并且在叉指栅上引出电极作为器件的栅电极G,其中电极材料是金属铝。在第一源区和第二源区上引出电极,再通过电极互连层实现互连,作为器件的源电极,其中电极材料是金属铝,也可以是其它金属材料。在漏上引出电极作为器件的漏电极D,其中电极材料是金属铝(也可以是其它金属材料)。第一源区201的掺杂类型与漏区202和第二源区203的掺杂类型相反,通常与衬底210掺杂类型相同。第一源区201的掺杂浓度要重掺杂,第二源区203和漏区202的掺杂浓度非重掺杂。第一沟道区208连接第一源区201和漏区202,第二沟道区209连接第二源区203和漏区202。淀积生长的第一绝缘层的厚度和氧化或淀积生长的第二层绝缘层的厚度,要求满足第一绝缘层的等效氧化层厚度(EOT)小于第二层绝缘层的等效氧化层厚度(EOT),实现沟道的阈值电压调整,以确保器件的隧穿电流产生在多子注入电流之前。
图22~35描述的是图21所示的采用第二种制造方法的一个实施例的制造工序。
首先,在硅衬底上淀积一层高介电常数绝缘薄膜2201,再淀积掺杂的多晶硅薄膜2202, 接着淀积一层氮化硅的硬质掩膜2203,然后再淀积形成第一层光刻胶2204,如图22剖视图所示;
接下来,掩膜曝光后刻蚀氮化硅硬质掩膜2203、多晶硅薄膜2202和高介电常数绝缘薄膜2201,直到硅衬底,露出第二沟道区,如图23所示;
接下来,第一层光刻胶2204剥离,接着氧化或淀积形成二氧化硅绝缘薄膜2401,且形成的薄膜厚度需使得其等效氧化层厚度(EOT)大于高介电常数绝缘薄膜的等效氧化层厚度(EOT),从而实现阈值电压调整,如图24所示;
接下来,先剥离氮化硅硬质掩膜2203和其上面的二氧化硅薄膜2401,再淀积掺杂的多晶硅薄膜2501,接着淀积形成第二层光刻胶2502,如图25所示;
接下来,掩膜曝光刻蚀形成第一栅叠层区(204,206)和第二栅叠层区(205,207),并形成叉指结构的栅213,然后剥离第二层光刻胶2502,工艺结果如图26所示,其中图26(a)为剖视图,图26(b)为俯视图;
接下来,淀积形成第三层光刻胶2701,如图27所示;接下来,掩膜曝光光刻出对漏区和第二源进行离子注入所需的图形,如图28所示;
接下来,离子注入形成第二种掺杂类型的漏区202和第二源区203,其中离子束2901为含磷或砷的离子束,如图29所示;
接下来,剥离第三层光刻胶2701,再淀积形成第四层光刻胶3001,如图30所示;
接下来,掩膜曝光光刻出对第一源区离子注入所需的图形,如图31所示;
接下来,离子注入形成第一种掺杂类型的第一源区,其中离子束3201为含硼的离子,如图32所示;
接下来,剥离第四层光刻胶3001,再淀积二氧化硅层3301,如图33所示;
接下来,在二氧化硅层3301中,在各个源区、漏区和栅区上刻蚀形成通孔,再淀积电极材料金属铝,以填充通孔并形成电极互连层3401,其中的电极材料还可以是钨、铜等金属,如图34所示;
最后,刻蚀电极互连层3401,实现两个源区的互连,形成源电极S、漏电极D和栅电极G。互连情况和形成的最终的器件结构如图35所示,其中图35(a)剖视图和图35(b)为俯视图。
图36是本发明所公开的隧穿场效应晶体管的第三种制造方法的一个实施例,其中图36(a)为器件沿沟道长度方向的剖面图,图36(b)为器件的俯视图。该器件共有三个电极:漏电极D、 栅电极G和源电极S,为三端器件。器件包括由第一栅叠层区、第二栅叠层区、第一源区201、第二源区203、漏区202和衬底区210。其中,第一栅叠层区包括第一绝缘层204、第一导电层206a和导电层206b;第二栅叠层区包括第二绝缘层205和第二导电层207。第一绝缘层204和第二绝缘层205采用的绝缘薄膜材料为热氧化生长得到的或淀积得到的二氧化硅,也可是氧化铪、氧化钽、氧化氟等高K栅材料。作为栅导电层的206a、206b和作为栅导电层的207在沟道区外通过栅导电层材料互连在一起而形成叉指栅;并且在叉指栅上引出电极作为器件的栅电极G,其中电极材料是金属铝。在第一源区和第二源区上引出电极,再通过电极互连层实现互连,作为器件的源电极,其中电极材料是金属铝。在漏上引出电极作为器件的漏电极D,其中电极材料是金属铝(也可以是其他金属)。第一源区201的掺杂类型与漏区202和第二源区203的掺杂类型相反,通常与衬底210掺杂类型相同。第一源区201的掺杂浓度要重掺杂,第二源区203和漏区202的掺杂浓度非重掺杂。第一沟道区208连接第一源区201和漏区202,第二沟道区209连接第二源区203和漏区202。淀积生长的第一导电层和第二层导电层使用的材料不同,可以是掺杂的多晶硅,也可以是TiN、Al、TaN、Cu、Ni、Pt等金属;选择材料时需满足第一导电层的功函数小于第二导电层的功函数,实现沟道的阈值电压调整,以确保器件的隧穿电流产生在多子注入电流之前。
图37~50描述的是图2所示的采用第三种制造方法的一个实施例的制造工序。
首先,在硅衬底上氧化或淀积一层二氧化硅缘薄膜3701,再淀积一层金属薄膜3702,如TiN、Al、TaN等,接着淀积一层氮化硅的硬质掩膜3703,然后再淀积形成第一层光刻胶3704,如图37的剖视图所示;
接下来,掩膜曝光后刻蚀氮化硅硬质掩膜3703、导电薄膜3702,直到二氧化薄膜,露出第二沟道区上二氧化硅薄膜3701,如图38所示;
接下来,剥离第一层光刻胶3704和氮化硅硬质掩膜3703,如图39所示;
接下来,淀积一层掺杂的多晶硅薄膜4001,也可以是Cu、Ni、Pt等金属,然后再淀积第二层光刻胶4002,如图40所示;
接下来,掩膜曝光刻蚀形成第一栅叠层区(204,206a,206b)和第二栅叠层区(205,207),并形成叉指结构的栅213,然后剥离第二层光刻胶4002,工艺结果如图41所示,其中图41(a)为剖视图,图41(b)为俯视图;
接下来,淀积形成第三层光刻胶4201,如图42所示;
接下来,掩膜曝光光刻出对漏区和第二源进行离子注入所需的图形,如图43所示;
接下来,离子注入形成第二种掺杂类型的漏区202和第二源区203,其中离子束4401为含磷或砷的离子束,如图44所示;
接下来,剥离第三层光刻胶4201,再淀积形成第四层光刻胶4501,如图45所示;
接下来,掩膜曝光光刻出对第一源区离子注入所需的图形,如图46所示;
接下来,离子注入形成第一种掺杂类型的第一源区,其中离子束4701为含硼的离子,如图47所示;
接下来,剥离第四层光刻胶4501,再淀积二氧化硅层4801,如图48所示;
接下来,在二氧化硅层4801中,在各个源区、漏区和栅区上刻蚀形成通孔,再淀积电极材料金属铝,以填充通孔并形成电极互连层4901,其中的电极材料还可以是钨、铜等金属,如图49所示;
最后,刻蚀电极互连层4901,实现两个源区的互连,形成源电极S、漏电极D和栅电极G。互连情况和形成的最终的器件结构如图50所示,其中图50(a)剖视图和图50(b)为俯视图。
图51是本发明的晶体管的技术效果展示。

Claims (10)

1.一种隧穿场效应晶体管,其特征在于,包括:
1)具有第一种掺杂类型的半导体衬底(210);
2)在半导体衬底上形成的与第一栅叠层区对应的第一沟道区(208)和与第二栅叠层区对应的第二沟道区(209);
3)在第一沟道区(208)上形成的覆盖整个沟道区的第一栅叠层区,所述第一栅叠层区至少包含第一绝缘层(204)和一个导电层(206);
4)在第二沟道区(209)上形成的覆盖整个沟道区的第二栅叠层区,所述第二栅叠层区至少包含第二绝缘层(205)和第二导电层(207);
5)在半导体衬底上,在第一沟道区(208)的非漏区的一侧形成的具有第一种掺杂类型且为重掺杂的第一源区(201);
6)在半导体衬底上,在第一沟道区(208)和第二沟道区(209)之间形成的具有第二种掺杂类型的漏区(202);
7)在第二沟道区(209)的非漏区的一侧形成的具有第二种掺杂类型的第二源区(203);
8)第一栅叠层区中的导电层(206)和第二栅叠层区中的第二导电层(207)在沟道区外相连接,构成叉指栅;
9)覆盖在第一源区(201)、第二源区(203)、漏区(202)、第一栅叠层区和第二栅叠层区上的第三绝缘层;
10)在第三绝缘层中形成第一源区(201)和第二源区(203)上的电极,漏区(202)上的漏电极D和叉指栅上的栅电极G;
11)用电极互连层互连的第一源区(201)和第二源区(203)的电极形成最终的源电极S。
2.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述半导体衬底是单晶硅、多晶硅、绝缘材料上的硅、或其他半导体材料。
3.如权利要求1所述的隧穿场效应晶体管,其特征在于,第一绝缘层(204)和第二绝缘层(205)的绝缘材料是氧化硅、氧化铪、氧化钽、氧化镧、氧化氟。
4.如权利要求1所述的隧穿场效应晶体管,其特征在于,第一导电层(206)和第二导电层(207)的导电材料是掺杂的多晶硅、氮化钛、氮化钽、铝、铜、镍或铂。
5.如权利要求1所述的隧穿场效应晶体管,其特征在于,第三绝缘层的绝缘材料是氧化硅或氮化硅。
6.如权利要求1所述的隧穿场效应晶体管,其特征在于,电极的导电材料是铝、铜或钨。
7.如权利要求1所述的隧穿场效应晶体管,其特征在于,3)中所述第一栅叠层区还包括第二个导电层(206b)。
8.一种权利要求1所述隧穿场效应晶体管的制备方法,其特征在于,包括:
1)提供一个具有第一种掺杂类型的半导体衬底;
2)淀积形成第一层光刻胶;
3)掩膜曝光光刻出第二沟道区(209)(或包含第二沟道区(209)的阱区)的图形;
4)离子注入形成第一种掺杂类型的杂质的第二沟道区(209)(或包含第二沟道区(209)的阱区),实现阈值电压调整;
5)第一层光刻胶剥离;
6)氧化或淀积形成第一层绝缘薄膜;
7)淀积第一种导电薄膜;
8)淀积形成第二层光刻胶;
9)掩膜曝光刻蚀形成第一栅叠层区和第二栅叠层区,并形成叉指栅;;
10)淀积形成第三层光刻胶;
11)掩膜曝光光刻出对漏区(202)和第二源区(203)进行离子注入所需的图形;
12)离子注入形成第二种掺杂类型的漏区(202)和第二源区(203);
13)第三层光刻胶剥离;
14)淀积形成第四层光刻胶;
15)掩膜曝光光刻出对第一源区(201)离子注入所需的图形;
16)离子注入形成第一种掺杂类型的第一源区(201);
17)第四层光刻胶剥离;
18)淀积形成第二层绝缘薄膜;在第二层绝缘薄膜上,先掩膜曝光刻蚀出两个源区、漏区(202)和叉指栅上的通孔,再淀积电极的导电材料以填充通孔,并形成电极互连层;
19)掩膜曝光刻蚀形成各个电极,并实现源电极的互连。
9.一种权利要求1所述隧穿场效应晶体管的制备方法,其特征在于,包括:
1)提供一个具有第一种掺杂类型的半导体衬底;
2)淀积形成第一层绝缘薄膜;
3)淀积第一种导电薄膜;
4)淀积形成第一层硬质掩膜;
5)淀积形成第一层光刻胶;
6)掩膜曝光后刻蚀硬质掩膜、第一种导电薄膜和第一层绝缘薄膜,直到硅衬底,露出第二沟道区(209);
7)剥离第一层光刻胶;
8)氧化或淀积形成第二层绝缘薄膜,且形成的薄膜厚度需使得其等效氧化层厚度大于第一层绝缘薄膜的等效氧化层厚度,从而实现阈值电压调整;
9)剥离第一层硬质掩膜;
10)淀积第一种导电薄膜;
11)淀积形成第二层光刻胶;
12)掩膜曝光刻蚀形成第一栅叠层区和第二栅叠层区,并形成叉指栅;;
13)淀积形成第三层光刻胶;
14)掩膜曝光光刻出对漏区(202)和第二源进行离子注入所需的图形;
15)离子注入形成第二种掺杂类型的漏区(202)和第二源区(203);
16)第三层光刻胶剥离;
17)淀积形成第四层光刻胶;
18)掩膜曝光光刻出对第一源区(201)离子注入所需的图形;
19)离子注入形成第一种掺杂类型的第一源区(201);
20)第四层光刻胶剥离;
21)淀积形成第三层绝缘薄膜;
22)在第三层绝缘薄膜上,先掩膜曝光刻蚀出两个源区、漏区(202)和叉指栅上的通孔,再淀积电极的导电材料以填充通孔,并形成电极互连层;
23)掩膜曝光刻蚀形成各个电极,并实现源电极的互连。
10.一种权利要求1所述隧穿场效应晶体管的制备方法,其特征在于,包括:
1)提供一个具有第一种掺杂类型的半导体衬底;
2)氧化或淀积形成第一层绝缘薄膜;
3)淀积第一种导电薄膜;
4)淀积形成第一层硬质掩膜;
5)淀积形成第一层光刻胶;
6)掩膜曝光后刻蚀硬质掩膜、第一种导电薄膜,露出第二沟道区(209)上第一层绝缘薄膜;
7)第一层硬质掩膜和第一层光刻胶剥离;
8)淀积第二种导电薄膜;
9)淀积形成第二层光刻胶;
10)掩膜曝光刻蚀形成第一栅叠层区和第二栅叠层区,并形成叉指栅;
11)淀积形成第三层光刻胶;
12)掩膜曝光光刻出对漏区(202)和第二源进行离子注入所需的图形;
13)离子注入形成第二种掺杂类型的漏区(202)和第二源区(203);
14)第三层光刻胶剥离;
15)淀积形成第四层光刻胶;
16)掩膜曝光光刻出对第一源区(201)离子注入所需的图形;
17)离子注入形成第一种掺杂类型的第一源区(201);
18)第四层光刻胶剥离;
19)淀积形成第二层绝缘薄膜;在第二层绝缘薄膜上,先掩膜曝光刻蚀出两个源区、漏区(202)和叉指栅上的通孔,再淀积电极导电材料层以填充通孔,形成电极导电层;
20)掩膜曝光刻蚀形成各个电极,并且实现源电极的互连。
CN201110144333A 2011-05-31 2011-05-31 一种隧穿场效应晶体管及其制备方法 Active CN102201450B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110144333A CN102201450B (zh) 2011-05-31 2011-05-31 一种隧穿场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110144333A CN102201450B (zh) 2011-05-31 2011-05-31 一种隧穿场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN102201450A true CN102201450A (zh) 2011-09-28
CN102201450B CN102201450B (zh) 2012-10-10

Family

ID=44661987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110144333A Active CN102201450B (zh) 2011-05-31 2011-05-31 一种隧穿场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN102201450B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013166927A1 (zh) * 2012-05-08 2013-11-14 北京大学 一种自适应复合机制隧穿场效应晶体管及其制备方法
WO2013170517A1 (zh) * 2012-05-18 2013-11-21 北京大学 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法
CN105280502A (zh) * 2014-07-21 2016-01-27 三星电子株式会社 热电子过激励隧道场效应晶体管及其制造和操作方法
CN105448916A (zh) * 2014-08-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN106104789A (zh) * 2014-03-11 2016-11-09 独立行政法人产业技术综合研究所 采用隧道场效应晶体管的集成电路及其制造方法
CN107026166A (zh) * 2016-01-29 2017-08-08 台湾积体电路制造股份有限公司 半导体装置及方法
US20200006544A1 (en) * 2018-06-29 2020-01-02 Infineon Technologies Ag Semiconductor device including silicon carbide body and transistor cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068895A1 (en) * 2004-09-30 2008-03-20 Infineon Technologies Ag Integrated Circuit Having a Drive Circuit
US20090034355A1 (en) * 2007-07-30 2009-02-05 Qimonda Ag Integrated circuit including memory cells with tunnel fet as selection transistor
CN101777557A (zh) * 2009-12-30 2010-07-14 复旦大学 半导体电路结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068895A1 (en) * 2004-09-30 2008-03-20 Infineon Technologies Ag Integrated Circuit Having a Drive Circuit
US20090034355A1 (en) * 2007-07-30 2009-02-05 Qimonda Ag Integrated circuit including memory cells with tunnel fet as selection transistor
CN101777557A (zh) * 2009-12-30 2010-07-14 复旦大学 半导体电路结构及其制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013166927A1 (zh) * 2012-05-08 2013-11-14 北京大学 一种自适应复合机制隧穿场效应晶体管及其制备方法
US9171944B2 (en) 2012-05-08 2015-10-27 Peking University Self-adaptive composite tunneling field effect transistor and method for fabricating the same
WO2013170517A1 (zh) * 2012-05-18 2013-11-21 北京大学 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法
US8921174B2 (en) 2012-05-18 2014-12-30 Peking University Method for fabricating complementary tunneling field effect transistor based on standard CMOS IC process
CN106104789A (zh) * 2014-03-11 2016-11-09 独立行政法人产业技术综合研究所 采用隧道场效应晶体管的集成电路及其制造方法
CN106104789B (zh) * 2014-03-11 2018-12-18 独立行政法人产业技术综合研究所 采用隧道场效应晶体管的集成电路及其制造方法
CN105280502A (zh) * 2014-07-21 2016-01-27 三星电子株式会社 热电子过激励隧道场效应晶体管及其制造和操作方法
CN105280502B (zh) * 2014-07-21 2020-07-17 三星电子株式会社 热电子过激励隧道场效应晶体管及其制造和操作方法
CN105448916A (zh) * 2014-08-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN105448916B (zh) * 2014-08-29 2018-10-16 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN107026166A (zh) * 2016-01-29 2017-08-08 台湾积体电路制造股份有限公司 半导体装置及方法
US10937785B2 (en) 2016-01-29 2021-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
CN107026166B (zh) * 2016-01-29 2021-03-23 台湾积体电路制造股份有限公司 半导体装置及方法
US11417649B2 (en) 2016-01-29 2022-08-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US20200006544A1 (en) * 2018-06-29 2020-01-02 Infineon Technologies Ag Semiconductor device including silicon carbide body and transistor cells

Also Published As

Publication number Publication date
CN102201450B (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
CN102201450B (zh) 一种隧穿场效应晶体管及其制备方法
US7345341B2 (en) High voltage semiconductor devices and methods for fabricating the same
CN104124174B (zh) 半导体结构及其形成方法
CN102034865B (zh) 半导体器件及其制造方法
CN103311281B (zh) 半导体器件及其制造方法
CN102117828B (zh) 半导体器件及其制造方法
CN105304715B (zh) FinFET及其制造方法
CN102668093A (zh) 用于鳍式fet和三栅极器件的环绕式接触
US11004971B2 (en) LDMOS transistor with gate structure having alternating regions of wider and narrower spacing to a body region
CN106409830A (zh) 具有金属栅极的半导体元件及其制作方法
CN110391293A (zh) Ldmosfet器件及其制造方法
JP2012169433A (ja) 半導体装置
CN102623495B (zh) 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法
CN101772839B (zh) 具有金属栅极和高k电介质的电路结构
CN101692426A (zh) 一种垂直双扩散mos晶体管的制备方法
CN102315265B (zh) 半导体器件及其制造方法
CN104733457B (zh) 半导体元件及其制造方法
TW202220058A (zh) 半導體裝置
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
CN101777557A (zh) 半导体电路结构及其制造方法
CN109728080A (zh) 隧道场效应晶体管及其制作方法
CN102412302B (zh) 一种抑制双极效应的隧穿场效应晶体管及其制备方法
CN103311294B (zh) 鳍式场效应晶体管及其制造方法
CN102569385B (zh) 具有屏蔽栅的vdmos结构及其制备方法
TW201535734A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20130531

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130531

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130531

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University