CN102175919A - 金属硅化物薄膜电阻模型的提取方法 - Google Patents

金属硅化物薄膜电阻模型的提取方法 Download PDF

Info

Publication number
CN102175919A
CN102175919A CN2011100324473A CN201110032447A CN102175919A CN 102175919 A CN102175919 A CN 102175919A CN 2011100324473 A CN2011100324473 A CN 2011100324473A CN 201110032447 A CN201110032447 A CN 201110032447A CN 102175919 A CN102175919 A CN 102175919A
Authority
CN
China
Prior art keywords
resistance
metal
silicide film
metal silicide
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100324473A
Other languages
English (en)
Other versions
CN102175919B (zh
Inventor
张昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110032447.3A priority Critical patent/CN102175919B/zh
Publication of CN102175919A publication Critical patent/CN102175919A/zh
Application granted granted Critical
Publication of CN102175919B publication Critical patent/CN102175919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种金属硅化物薄膜电阻模型的提取方法,该方法包括测量金属硅化物薄膜的第一电阻,以及两引脚之间的寄生电阻,通过将所述第一电阻减去所述寄生电阻得到金属硅化物薄膜的实际电阻,由于去除了寄生电阻,因而提高了金属硅化物薄膜的电阻模型精度。

Description

金属硅化物薄膜电阻模型的提取方法
技术领域
本发明涉及集成电路技术领域,尤其涉及一种金属硅化物薄膜电阻模型的提取方法。
背景技术
在半导体集成电路的制备过程中,为了降低多晶硅栅与金属互连线的接触电阻,通常需要在多晶硅栅上制备金属硅化物。所谓金属硅化物是指由金属和硅经过物理-化学反应形成的一种化合态,其导电特性介于金属和硅之间。
并且,随着集成电路制备技术的发展,目前形成的金属硅化物通常为自对准金属硅化物(Salicide,Self-Aligned Silicide),自对准金属硅化物的形成方法如下:
在栅氧化层完成以后,继续在其上面生长多晶硅(poly-silicon),并完成多晶硅栅刻蚀及源漏注入,之后以溅射的方式在多晶硅上淀积一层金属层(一般为Ti、Co或Ni),然后进行第一次快速升温退火处理,使多晶硅和淀积在其表面的金属层发生反应,形成金属硅化物,最后再用一种选择性强的湿法刻蚀清除不需要的金属淀积层,留下栅极及其它需要做硅化物之处的金属硅化物。
由于金属层只与硅反应,而不与其它绝缘层(例如氮化硅或氧化层)反应,因此是一种自对准的过程,因而上述方法形成的金属硅化物称为自对准金属硅化物。
对于金属硅化物薄膜电阻模型的提取,现有的方法是与非金属化的多晶硅薄膜电阻模型的提取方法一致,关于现有的金属硅化物电阻的提取方法请参考图1,图1为现有的金属硅化物电阻测量结构示意图,如图1所示,现有的金属硅化物电阻的提取方法为:
将半导体器件的金属硅化物层100的两端分别通过第一金属线101、第二金属线102连接到第一引脚(pad)103及第二引脚104,然后利用探针105测量所述第一引脚103与第二引脚104之间的电阻值,并将测量得到的电阻值作为金属硅化物层100的电阻。
然而,上述电阻提取方法对金属硅化物薄膜来说是不准确的,这是因为上述电阻模型提取方法存在如下寄生电阻:(1)探针电阻,(2)引脚电阻,(3)探针与引脚的接触电阻,(4)金属线电阻。由于非金属化的多晶硅薄膜的电阻值通常为几百欧姆,因此上述寄生电阻对其影响可以忽略不计;而金属硅化物薄膜的电阻值通常为几欧姆,因此,上述寄生电阻对其影响不能忽略,尤其对于小尺寸(小方块数)器件来说,其上的金属硅化物薄膜的方块数很小,金属硅化物薄膜的电阻值也非常小,因而上述寄生电阻对其影响是非常大的,其中,所述方块数是指金属硅化物薄膜的宽度与其长度之比的值。
因此,有必要对现有的金属硅化物薄膜电阻模型的提取方法进行改进。
发明内容
本发明的目的在于提供一种金属硅化物薄膜电阻模型的提取方法,以提高金属硅化物薄膜电阻的测量精度。
为解决上述问题,本发明提出一种金属硅化物薄膜电阻模型的提取方法,其中,所述金属硅化物薄膜制备在半导体集成电路的多晶硅栅上,所述半导体集成电路包括多层金属互连线,该方法包括如下步骤:
将所述金属硅化物薄膜的相对两端分别用第一金属线连接至两引脚上,测量所述两引脚之间的第一电阻,其中,所述第一金属线为所述多层金属互连线中的一层金属互连线;
将所述两引脚短路,测量所述两引脚之间的寄生电阻;
将所述第一电阻减去所述寄生电阻,得到所述金属硅化物薄膜的实际电阻。
可选的,所述第一电阻及所述寄生电阻通过探针测量得到。
可选的,所述寄生电阻包括探针电阻、引脚电阻、探针与引脚的接触电阻以及第一金属线电阻。
可选的,所述测量所述两引脚之间的寄生电阻包括如下步骤:
(1)判断所述半导体器件是大方块数器件还是小方块数器件,若是大方块数器件,则进行步骤(2);若是小方块数器件,则进行步骤(3);
(2)将所述两引脚用第二金属线短接,用探针测量所述两引脚之间的寄生电阻,其中,所述第二金属线的电阻比所述金属硅化物薄膜电阻小2~3个数量级;
(3)将一第二金属线的相对两端分别用所述第一金属线连接至所述两引脚上,测量所述两引脚之间的寄生电阻,其中,所述第二金属线的电阻比所述金属硅化物薄膜电阻小2~3个数量级。
可选的,所述第二金属线由多根第三金属线并联而成,其中,每一根所述第三金属线由所述半导体集成电路前三层金属互连线并联而成,或由所有层的多层金属互连线并联而成。
可选的,所述第二金属线由三根第三金属线并联而成。
与现有技术相比,本发明提供的金属硅化物薄膜电阻模型的提取方法包括测量金属硅化物薄膜的第一电阻,以及两引脚之间的寄生电阻,通过将所述第一电阻减去所述寄生电阻得到金属硅化物薄膜的实际电阻,由于去除了寄生电阻,因而提高了金属硅化物薄膜的电阻模型精度。
附图说明
图1为现有的金属硅化物电阻测量结构示意图;
图2为本发明实施例提供的金属硅化物薄膜电阻模型的提取方法的步骤流程图;图3为大方块数器件的寄生电阻测量结构示意图;
图4为小方块数器件的寄生电阻测量结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的晶金属硅化物薄膜电阻模型的提取方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种金属硅化物薄膜电阻模型的提取方法,该方法包括测量金属硅化物薄膜的第一电阻,以及两引脚之间的寄生电阻,通过将所述第一电阻减去所述寄生电阻得到金属硅化物薄膜的实际电阻,由于去除了寄生电阻,因而提高了金属硅化物薄膜的电阻模型精度。
请参考图2,图2为本发明实施例提供的金属硅化物薄膜电阻模型的提取方法的步骤流程图,如图2所示,本发明实施例提供的金属硅化物薄膜电阻模型的提取方法,其中,所述金属硅化物薄膜制备在半导体集成电路的多晶硅栅上,所述半导体集成电路包括多层金属互连线,该方法包括如下步骤:
S101、将所述金属硅化物薄膜的相对两端分别用第一金属线连接至两引脚上,测量所述两引脚之间的第一电阻,其中,所述第一金属线为所述多层金属互连线中的一层金属互连线;
S102、将所述两引脚短路,测量所述两引脚之间的寄生电阻;
S103、将所述第一电阻减去所述寄生电阻,得到所述金属硅化物薄膜的实际电阻。
进一步地,所述第一电阻及所述寄生电阻通过探针测量得到。
进一步地,所述寄生电阻包括探针电阻、引脚电阻、探针与引脚的接触电阻以及第一金属线电阻。
请继续参考图3至图4,其中,图3为大方块数器件的寄生电阻测量结构示意图,图4为小方块数器件的寄生电阻测量结构示意图,结合图3至图4,所述测量所述两引脚之间的寄生电阻包括如下步骤:
(1)判断所述半导体器件是大方块数器件还是小方块数器件,若是大方块数器件,则进行步骤(2);若是小方块数器件,则进行步骤(3);
(2)将所述两引脚203及204用第二金属线206短接,用探针205测量所述两引脚203及204之间的寄生电阻,其中,所述第二金属线206的电阻比所述金属硅化物薄膜电阻小2~3个数量级,从而所述第二金属线206的电阻可忽略不计;具体地,所述第二金属线206由3根第三金属线207并联而成,其中,所述第三金属线207由所述半导体集成电路前三层金属互连线M1,M2及M3并联而成,如图3所示;这是因为对于大方块数器件而言,金属硅化物薄膜的电阻相对较大,第一金属线的电阻相对较小,第一金属线的电阻相对于金属硅化物薄膜的电阻而言可忽略,从而寄生电阻主要由探针电阻、引脚电阻、以及探针与引脚的接触电阻组成;
(3)将一第二金属线306的相对两端分别用所述第一金属线301及302连接至所述两引脚303及304上,测量所述两引脚303及304之间的寄生电阻,其中,所述第二金属线306的电阻比所述金属硅化物薄膜电阻小2~3个数量级,从而所述第二金属线306的电阻可忽略不计;具体地,所述第二金属线306由3根第三金属线并联而成,即所述第二金属线306的长度与所述第三金属线的长度相等,其宽度为所述3根第三金属线的宽度之和,其中,所述第三金属线由所述半导体集成电路前三层金属互连线并联而成,如图4所示;这是因为对于小方块数器件而言,金属硅化物薄膜的电阻相对较小,第一金属线的电阻相对较大,第一金属线的电阻相对于金属硅化物薄膜的电阻而言不可忽略,从而寄生电阻主要由探针电阻、引脚电阻、探针与引脚的接触电阻以及金属线电阻组成。
关于所述第二金属线的电阻可忽略不计的原理,具体说明如下:
一般地,根据集成电路设计规则,假设在某一设计规则下,所述前三层金属互连线的尺寸为:L=110um,W=21um,金属互连线的方块电阻为80mOhm/sqr,则三层金属互连线的每层金属互连线的电阻Ri=(80×110)/21=419mOhm,前三层金属互连线的并联总电阻为R=0.419/3=0.139Ohm,即第三金属线的电阻为0.139Ohm,由于第二金属线为3根第三金属线并联,因此,第二金属线的电阻为0.139/3=0.05Ohm,相对于金属硅化物薄膜而言,第二金属线的电阻可忽略不计。
在本发明的一个具体实施例中,所述第三金属线为所述半导体集成电路前三层金属互连线并联而成,然而应该认识到,根据实际情况,所述第三金属线还可以由所述半导体集成电路多层金属互连线中所有层的金属互连线并联而成。
在本发明的一个具体实施例中,所述第二金属线由三根第三金属线并联而成,然而应该认识到,根据实际情况,所述第二金属线还可以由其它数量的第三金属线并联而成,例如4根等。
综上所述,本发明提供了一种金属硅化物薄膜电阻模型的提取方法,该方法包括测量金属硅化物薄膜的第一电阻,以及两引脚之间的寄生电阻,通过将所述第一电阻减去所述寄生电阻得到金属硅化物薄膜的实际电阻,由于去除了寄生电阻,因而提高了金属硅化物薄膜的电阻模型精度。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种金属硅化物薄膜电阻模型的提取方法,其中,所述金属硅化物薄膜制备在半导体集成电路的多晶硅栅上,所述半导体集成电路包括多层金属互连线,其特征在于,该方法包括如下步骤:
将所述金属硅化物薄膜的相对两端分别用第一金属线连接至两引脚上,测量所述两引脚之间的第一电阻,其中,所述第一金属线为所述多层金属互连线中的一层金属互连线;
将所述两引脚短路,测量所述两引脚之间的寄生电阻;
将所述第一电阻减去所述寄生电阻,得到所述金属硅化物薄膜的实际电阻。
2.如权利要求1所述的金属硅化物薄膜电阻模型的提取方法,其特征在于,所述第一电阻及所述寄生电阻通过探针测量得到。
3.如权利要求2所述的金属硅化物薄膜电阻模型的提取方法,其特征在于,所述寄生电阻包括探针电阻、引脚电阻、探针与引脚的接触电阻以及第一金属线电阻。
4.如权利要求3所述的金属硅化物薄膜电阻模型的提取方法,其特征在于,所述测量两引脚之间的寄生电阻包括如下步骤:
(1)判断所述半导体器件是大方块数器件还是小方块数器件,若是大方块数器件,则进行步骤(2);若是小方块数器件,则进行步骤(3);
(2)将所述两引脚用第二金属线短接,用探针测量所述两引脚之间的寄生电阻,其中,所述第二金属线的电阻比所述金属硅化物薄膜电阻小2~3个数量级;
(3)将一第二金属线的相对两端分别用所述第一金属线连接至所述两引脚上,测量所述两引脚之间的寄生电阻,其中,所述第二金属线的电阻比所述金属硅化物薄膜电阻小2~3个数量级。
5.如权利要求4所述的金属硅化物薄膜电阻模型的提取方法,其特征在于,所述第二金属线由多根第三金属线并联而成,其中,每一根所述第三金属线由所述半导体集成电路前三层金属互连线并联而成,或由所有层的多层金属互连线并联而成。
6.如权利要求5所述的金属硅化物薄膜电阻模型的提取方法,其特征在于,所述第二金属线由三根第三金属线并联而成。
CN201110032447.3A 2011-01-28 2011-01-28 金属硅化物薄膜电阻模型的提取方法 Active CN102175919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110032447.3A CN102175919B (zh) 2011-01-28 2011-01-28 金属硅化物薄膜电阻模型的提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110032447.3A CN102175919B (zh) 2011-01-28 2011-01-28 金属硅化物薄膜电阻模型的提取方法

Publications (2)

Publication Number Publication Date
CN102175919A true CN102175919A (zh) 2011-09-07
CN102175919B CN102175919B (zh) 2015-11-04

Family

ID=44519124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110032447.3A Active CN102175919B (zh) 2011-01-28 2011-01-28 金属硅化物薄膜电阻模型的提取方法

Country Status (1)

Country Link
CN (1) CN102175919B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658938A (zh) * 2013-11-21 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种用于测量硅化物电阻的测试结构
CN107180130A (zh) * 2015-01-13 2017-09-19 成都锐开云科技有限公司 一种寄生参数提取方法
WO2020038268A1 (zh) * 2018-08-22 2020-02-27 无锡华润上华科技有限公司 功率器件及其电阻的仿真方法与功率器件的仿真工具

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003167A (ja) * 1999-06-22 2001-01-09 Matsushita Electric Ind Co Ltd 金属蒸着フィルムの抵抗値測定方法
CN1309421A (zh) * 1999-12-10 2001-08-22 夏普株式会社 薄片电阻测定器及电子零件制造方法
EP1607751A1 (en) * 2003-03-26 2005-12-21 JSR Corporation Connector for measurement of electric resistance, connector device for measurement of electric resistance and production process thereof, and measuring apparatus and measuring method of electric resistance for circuit board
CN1790656A (zh) * 2004-12-17 2006-06-21 上海华虹Nec电子有限公司 一种功率mos器件的测试方法及实现该方法的产品
CN101312139A (zh) * 2007-05-22 2008-11-26 中芯国际集成电路制造(上海)有限公司 多晶硅膜阻值的测试方法
CN101727507A (zh) * 2008-11-04 2010-06-09 上海华虹Nec电子有限公司 射频压焊块的仿真方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003167A (ja) * 1999-06-22 2001-01-09 Matsushita Electric Ind Co Ltd 金属蒸着フィルムの抵抗値測定方法
CN1309421A (zh) * 1999-12-10 2001-08-22 夏普株式会社 薄片电阻测定器及电子零件制造方法
EP1607751A1 (en) * 2003-03-26 2005-12-21 JSR Corporation Connector for measurement of electric resistance, connector device for measurement of electric resistance and production process thereof, and measuring apparatus and measuring method of electric resistance for circuit board
CN1790656A (zh) * 2004-12-17 2006-06-21 上海华虹Nec电子有限公司 一种功率mos器件的测试方法及实现该方法的产品
CN101312139A (zh) * 2007-05-22 2008-11-26 中芯国际集成电路制造(上海)有限公司 多晶硅膜阻值的测试方法
CN101727507A (zh) * 2008-11-04 2010-06-09 上海华虹Nec电子有限公司 射频压焊块的仿真方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658938A (zh) * 2013-11-21 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种用于测量硅化物电阻的测试结构
CN104658938B (zh) * 2013-11-21 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种用于测量硅化物电阻的测试结构
CN107180130A (zh) * 2015-01-13 2017-09-19 成都锐开云科技有限公司 一种寄生参数提取方法
WO2020038268A1 (zh) * 2018-08-22 2020-02-27 无锡华润上华科技有限公司 功率器件及其电阻的仿真方法与功率器件的仿真工具
KR20210038685A (ko) * 2018-08-22 2021-04-07 씨에스엠씨 테크놀로지스 에프에이비2 코., 엘티디. 전력 장치 및 이의 저항 시뮬레이션 방법, 및 전력 장치 시뮬레이션 도구
US11188700B2 (en) 2018-08-22 2021-11-30 Csmc Technologies Fab2 Co., Ltd. Power device and resistance simulation method therefor, and power device simulation tool
KR102506118B1 (ko) 2018-08-22 2023-03-03 씨에스엠씨 테크놀로지스 에프에이비2 코., 엘티디. 전력 장치 및 이의 저항 시뮬레이션 방법, 및 전력 장치 시뮬레이션 도구

Also Published As

Publication number Publication date
CN102175919B (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
US20090002012A1 (en) Accurate Capacitance Measurement for Ultra Large Scale Integrated Circuits
CN101673728B (zh) 双极型晶体管器件中接触孔或通孔电阻的测量模型和方法
CN102446900A (zh) 多层金属互连金属线的电迁移可靠性测试结构及制备方法
CN102175919A (zh) 金属硅化物薄膜电阻模型的提取方法
CN102157411B (zh) Mosfet器件电学特性变化测量方法
CN107391849A (zh) 电阻模型及其修正方法
CN105336728A (zh) 测试结构、测试结构的制作方法及测试方法
Stavitski et al. Cross-bridge Kelvin resistor structures for reliable measurement of low contact resistances and contact interface characterization
CN104658940B (zh) 一种鳍式场效晶体管电学特性的测量结构
CN101441670A (zh) 肖特基二极管等效电路模型及其参数提取方法
WO2012126237A1 (zh) 一种soi场效应晶体管spice模型系列的建模方法
WO2017012442A1 (zh) 直流线缆损耗率计算方法和装置
CN104051427A (zh) 一种接触孔电阻测试结构及方法
CN102881578A (zh) 多晶硅栅极刻蚀方法
CN102709230B (zh) 一种形成半导体通孔的方法
CN103822948B (zh) 半导体器件的测试方法
US20130054219A1 (en) Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof
Yen et al. A physical de-embedding method for silicon-based device applications
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
CN102645586B (zh) 玻璃基板、过孔电阻测量方法和金属线电阻的测量方法
CN103035619A (zh) 一种电迁移可靠性测试结构
CN104716065B (zh) 金属氧化物半导体场效应晶体管电容‑电压特性修正方法
CN103972119B (zh) 一种测试装置和使用该测试装置测量对准偏差的方法
CN104347548A (zh) 一种半导体器件及其制造方法
CN101969036A (zh) 提高监测晶片利用率的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140505

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140505

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant