CN102881578A - 多晶硅栅极刻蚀方法 - Google Patents

多晶硅栅极刻蚀方法 Download PDF

Info

Publication number
CN102881578A
CN102881578A CN2012103887408A CN201210388740A CN102881578A CN 102881578 A CN102881578 A CN 102881578A CN 2012103887408 A CN2012103887408 A CN 2012103887408A CN 201210388740 A CN201210388740 A CN 201210388740A CN 102881578 A CN102881578 A CN 102881578A
Authority
CN
China
Prior art keywords
polycrystalline silicon
silicon part
thickness
undoped
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103887408A
Other languages
English (en)
Other versions
CN102881578B (zh
Inventor
唐在峰
方超
吕煜坤
张旭昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210388740.8A priority Critical patent/CN102881578B/zh
Priority to US13/730,532 priority patent/US8900887B2/en
Publication of CN102881578A publication Critical patent/CN102881578A/zh
Application granted granted Critical
Publication of CN102881578B publication Critical patent/CN102881578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种多晶硅栅极刻蚀方法，该方法首先利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，然后分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。从而解决了根据断面的TEM图片手动测量掺杂多晶硅部分的厚度而带来的误差，提高了厚度测量的准确性；并解决了由于不同批次硅片在生长上、掺杂工艺上存在差异而导致实际所需的刻蚀时间可能不同的问题；使得每一片硅片的多晶硅栅极的掺杂多晶硅部分和未掺杂多晶硅部分在刻蚀后的形貌基本一致。

Description

多晶硅栅极刻蚀方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种多晶硅栅极刻蚀方法。
背景技术
在65纳米及以下的工艺技术中，要求器件中的多晶硅栅极进行一定量的离子掺杂，形成未掺杂多晶硅部分及位于未掺杂多晶硅部分上的掺杂多晶硅部分的组合多晶硅栅极，以降低电阻，从而降低多晶硅寄生耗尽区，提高器件的整体性能。但是，由于受掺杂离子的影响，在相同的刻蚀与清洗的条件下，掺杂多晶硅部分的刻蚀速率比未掺杂多晶硅部分的刻蚀速率快，因而掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后的形貌会有所差异，关于掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后的形貌请参考图1，如图1所示，半导体衬底101上制备有栅氧化层102，未掺杂多晶硅部分103与掺杂多晶硅部分104位于所述栅氧化层102上，从图1可知，掺杂多晶硅部分104在刻蚀后的宽度小于未掺杂多晶硅部分103在刻蚀后的宽度，如图1中红色线圈所示。这样的形貌差异导致最终形成的栅极轮廓较差，且栅极的尺寸偏差较大，影响半导体器件的整体性能。
为了解决上述掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后存在形貌差异的问题，目前采用的多晶硅栅极刻蚀方法包括如下步骤：
通过断面分析（例如透射电子显微镜、TEM等）的手段，根据断面的分析照片，手动量测得到掺杂多晶硅的厚度；
分两步设定不同的参数来进行掺杂多晶硅部分与未掺杂多晶硅部分的刻蚀；
结合切片测量得到的掺杂多晶硅部分与未掺杂多晶部分的厚度，在程式中定义不同的刻蚀时间，其中该刻蚀时间在后续的刻蚀过程中是固定不变的。
然而，上述目前的多晶硅栅极刻蚀方法存在以下问题：
1）根据断面的分析照片，手动测量掺杂多晶硅部分的厚度，必然存在一定的误差；
2）取样有限（一般只取1～2个样品），但是不同批次的硅片在生长上、掺杂工艺上都会存在一定的差异；
3）现行刻蚀程式中的时间是固定不变的，不会根据前面条件的不同，而时时修正每片硅片的工艺时间。
因而，目前的多晶硅栅极刻蚀方法在调整掺杂多晶硅部分与未掺杂多晶硅部分刻蚀后的貌差异的通用性较差。
因此，有必要对现有的多晶硅栅极刻蚀方法进行改进，以有效地提高掺杂多晶硅与未掺杂多晶硅刻蚀后的貌的均匀性。
发明内容
本发明的目的在于提供一种多晶硅栅极刻蚀方法，以提高多晶硅栅极的刻蚀效果。
为解决上述问题，本发明提出一种多晶硅栅极刻蚀方法，其中，所述多晶硅栅极包括未掺杂多晶硅部分及位于所述未掺杂多晶硅部分上的掺杂多晶硅部分，该方法利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。
可选的，所述利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度具体地为：首先利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量；然后利用上述测量得到的多晶硅栅极的总厚度减去所述掺杂多晶硅部分的厚度，得到所述未掺杂多晶硅部分的厚度。
可选的，所述利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量是在利用光学线宽测量仪对多晶硅栅极的线宽进行测量的步骤中进行的。
可选的，该方法具体包括如下步骤：
利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量；
利用上述测量得到的多晶硅栅极的总厚度减去所述掺杂多晶硅部分的厚度，得到所述未掺杂多晶硅部分的厚度；
分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀；
将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实时修正每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间。
可选的，所述将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实时修正每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间具体包括以下步骤：
在所述掺杂多晶硅部分的刻蚀工艺过程中，通过所述掺杂多晶硅部分的厚度及刻蚀率计算出所需的刻蚀时间，再通过先进制程控制系统的实时反馈，精确控制每一片硅片的掺杂多晶硅部分的刻蚀时间；
在所述未掺杂多晶硅部分的刻蚀工艺过程中，通过所述未掺杂多晶硅部分的厚度及刻蚀率计算出所需的刻蚀时间，再通过先进制程控制系统的实时反馈，精确控制每一片硅片的未掺杂多晶硅部分的刻蚀时间。
可选的，所述掺杂多晶硅部分的刻蚀时间的计算公式为：
Tdoped(S)=H1/ERdoped
其中，Tdoped(S)为掺杂多晶硅部分的刻蚀时间，H1为掺杂多晶硅部分的厚度，ERdoped为掺杂多晶硅部分的刻蚀率。
可选的，所述未掺杂多晶硅部分的刻蚀时间的计算公式为：
Tundoped(S)=(H2-H1)/ERundoped
其中，Tundoped(S)为未掺杂多晶硅部分的刻蚀时间，H2为多晶硅栅极的总厚度，H1为掺杂多晶硅部分的厚度，ERundoped为未掺杂多晶硅部分的刻蚀率。
本发明由于采用以上的技术方案，使之与现有技术相比，具有以下的优点和积极效果：
1）通过利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，解决了根据断面的TEM图片手动测量掺杂多晶硅部分的厚度而带来的误差，提高了厚度测量的准确性；
2）通过将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实现实时修正每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间，解决了由于不同批次硅片在生长上、掺杂工艺上存在差异而导致实际所需的刻蚀时间可能不同的问题；使得每一片硅片的多晶硅栅极的掺杂多晶硅部分和未掺杂多晶硅部分在刻蚀后的形貌基本一致。
附图说明
图1为现有的掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后的形貌；
图2为本发明实施例提供的多晶硅栅极的刻蚀方法的流程图；
图3为采用本发明的多晶硅栅极的刻蚀方法得到的掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后的形貌。
具体实施方式
以下结合附图和具体实施例对本发明提出的多晶硅栅极刻蚀方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种多晶硅栅极刻蚀方法，该方法首先利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，然后分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。从而解决了根据断面的TEM图片手动测量掺杂多晶硅部分的厚度而带来的误差，提高了厚度测量的准确性；并解决了由于不同批次硅片在生长上、掺杂工艺上存在差异而导致实际所需的刻蚀时间可能不同的问题；使得每一片硅片的多晶硅栅极的掺杂多晶硅部分和未掺杂多晶硅部分在刻蚀后的形貌基本一致。
本发明实施例提供的多晶硅栅极刻蚀方法，其中，所述多晶硅栅极包括未掺杂多晶硅部分及位于所述未掺杂多晶硅部分上的掺杂多晶硅部分，该方法利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。
进一步地，所述利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度具体地为：首先利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量；然后利用上述测量得到的多晶硅栅极的总厚度减去所述掺杂多晶硅部分的厚度，得到所述未掺杂多晶硅部分的厚度。
进一步地，所述利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量是在利用光学线宽测量仪对多晶硅栅极的线宽进行测量的步骤中进行的。其中，对多晶硅栅极的线宽进行测量及对多晶硅栅极的总厚度进行测量是现有技术中也包括的，只是本发明在对多晶硅栅极的线宽进行测量及对多晶硅栅极的总厚度进行测量的同时增加了对掺杂多晶硅部分的厚度进行测量。
进一步地，该方法的流程图请参考图2，如图2所示，本发明实施例提供的多晶硅栅极的刻蚀方法具体包括如下步骤：
S1：利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量；
S2：利用上述测量得到的多晶硅栅极的总厚度减去所述掺杂多晶硅部分的厚度，得到所述未掺杂多晶硅部分的厚度；
S3：分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀；
S4：将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实时修正每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间。
进一步地，所述将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实时修正每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间具体包括以下步骤：
在所述掺杂多晶硅部分的刻蚀工艺过程中，通过所述掺杂多晶硅部分的厚度及刻蚀率计算出所需的刻蚀时间，再通过先进制程控制系统的实时反馈，精确控制每一片硅片的掺杂多晶硅部分的刻蚀时间；
在所述未掺杂多晶硅部分的刻蚀工艺过程中，通过所述未掺杂多晶硅部分的厚度及刻蚀率计算出所需的刻蚀时间，再通过先进制程控制系统的实时反馈，精确控制每一片硅片的未掺杂多晶硅部分的刻蚀时间。
进一步地，所述掺杂多晶硅部分的刻蚀时间的计算公式为：
Tdoped(S)=H1/ERdoped
其中，Tdoped(S)为掺杂多晶硅部分的刻蚀时间，H1为掺杂多晶硅部分的厚度，ERdoped为掺杂多晶硅部分的刻蚀率。
进一步地，所述未掺杂多晶硅部分的刻蚀时间的计算公式为：
Tundoped(S)=(H2-H1)/ERundoped
其中，Tundoped(S)为未掺杂多晶硅部分的刻蚀时间，H2为多晶硅栅极的总厚度，H1为掺杂多晶硅部分的厚度，ERundoped为未掺杂多晶硅部分的刻蚀率。
采用本发明提供的多晶硅栅极刻蚀方法得到的掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后的形貌请参考图3，如图3所示，半导体衬底201上制备有栅氧化层202，未掺杂多晶硅部分203与掺杂多晶硅部分204位于所述栅氧化层202上，从图3可知，掺杂多晶硅部分204在刻蚀后的宽度与未掺杂多晶硅部分203在刻蚀后的宽度基本一致，从而具有较好的栅极轮廓。
综上所述，本发明提供了一种多晶硅栅极刻蚀方法，该方法首先利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，然后分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。从而解决了根据断面的TEM图片手动测量掺杂多晶硅部分的厚度而带来的误差，提高了厚度测量的准确性；并解决了由于不同批次硅片在生长上、掺杂工艺上存在差异而导致实际所需的刻蚀时间可能不同的问题；使得每一片硅片的多晶硅栅极的掺杂多晶硅部分和未掺杂多晶硅部分在刻蚀后的形貌基本一致。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种多晶硅栅极刻蚀方法，其中，所述多晶硅栅极包括未掺杂多晶硅部分及位于所述未掺杂多晶硅部分上的掺杂多晶硅部分，其特征在于，该方法利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。
2.如权利要求1所述的多晶硅栅极刻蚀方法，其特征在于，所述利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度具体地为：首先利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量；然后利用上述测量得到的多晶硅栅极的总厚度减去所述掺杂多晶硅部分的厚度，得到所述未掺杂多晶硅部分的厚度。
3.如权利要求2所述的多晶硅栅极刻蚀方法，其特征在于，所述利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量是在利用光学线宽测量仪对多晶硅栅极的线宽进行测量的步骤中进行的。
4.如权利要求1所述的多晶硅栅极刻蚀方法，其特征在于，该方法具体包括如下步骤：
利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量；
利用上述测量得到的多晶硅栅极的总厚度减去所述掺杂多晶硅部分的厚度，得到所述未掺杂多晶硅部分的厚度；
分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀；
将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实时修正每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间。
5.如权利要求4所述的多晶硅栅极刻蚀方法，其特征在于，所述将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实时修正每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间具体包括以下步骤：
在所述掺杂多晶硅部分的刻蚀工艺过程中，通过所述掺杂多晶硅部分的厚度及刻蚀率计算出所需的刻蚀时间，再通过先进制程控制系统的实时反馈，精确控制每一片硅片的掺杂多晶硅部分的刻蚀时间；
在所述未掺杂多晶硅部分的刻蚀工艺过程中，通过所述未掺杂多晶硅部分的厚度及刻蚀率计算出所需的刻蚀时间，再通过先进制程控制系统的实时反馈，精确控制每一片硅片的未掺杂多晶硅部分的刻蚀时间。
6.如权利要求5所述的多晶硅栅极刻蚀方法，其特征在于，所述掺杂多晶硅部分的刻蚀时间的计算公式为：
Tdoped(S)=H1/ERdoped
其中，Tdoped(S)为掺杂多晶硅部分的刻蚀时间，H1为掺杂多晶硅部分的厚度，ERdoped为掺杂多晶硅部分的刻蚀率。
7.如权利要求5所述的多晶硅栅极刻蚀方法，其特征在于，所述未掺杂多晶硅部分的刻蚀时间的计算公式为：
Tundoped(S)=(H2-H1)/ERundoped
其中，Tundoped(S)为未掺杂多晶硅部分的刻蚀时间，H2为多晶硅栅极的总厚度，H1为掺杂多晶硅部分的厚度，ERundoped为未掺杂多晶硅部分的刻蚀率。
CN201210388740.8A 2012-10-12 2012-10-12 多晶硅栅极刻蚀方法 Active CN102881578B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210388740.8A CN102881578B (zh) 2012-10-12 2012-10-12 多晶硅栅极刻蚀方法
US13/730,532 US8900887B2 (en) 2012-10-12 2012-12-28 Method for etching polysilicon gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210388740.8A CN102881578B (zh) 2012-10-12 2012-10-12 多晶硅栅极刻蚀方法

Publications (2)

Publication Number Publication Date
CN102881578A true CN102881578A (zh) 2013-01-16
CN102881578B CN102881578B (zh) 2016-05-04

Family

ID=47482863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210388740.8A Active CN102881578B (zh) 2012-10-12 2012-10-12 多晶硅栅极刻蚀方法

Country Status (2)

Country Link
US (1) US8900887B2 (zh)
CN (1) CN102881578B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337467A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 接触孔之底金属层去除量的量测方法
CN103346075A (zh) * 2013-06-08 2013-10-09 上海华力微电子有限公司 改进离子掺杂多晶硅栅极刻蚀工艺的方法
CN103943486A (zh) * 2014-04-28 2014-07-23 上海集成电路研发中心有限公司 多晶硅膜层形貌的形成方法
CN104465352A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 消除多晶硅刻蚀工艺中多晶硅残余的方法
CN105206582A (zh) * 2015-10-22 2015-12-30 上海华虹宏力半导体制造有限公司 控制字线研磨工艺的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887135B1 (en) 2017-04-28 2018-02-06 Globalfoundries Inc. Methods for providing variable feature widths in a self-aligned spacer-mask patterning process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160652A1 (en) * 2006-12-27 2008-07-03 Shi-Jie Bai Two-step method for etching a fuse window on a semiconductor substrate
CN101834114A (zh) * 2009-03-11 2010-09-15 台湾积体电路制造股份有限公司 栅极轮廓的进阶工艺控制方法与制造集成电路元件的系统
US7838308B2 (en) * 2008-05-12 2010-11-23 Advanced Micro Devices, Inc. Method of controlling embedded material/gate proximity
JP2011082442A (ja) * 2009-10-09 2011-04-21 Hitachi High-Technologies Corp プラズマエッチング処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0685881A1 (en) * 1994-05-31 1995-12-06 AT&T Corp. Linewidth control apparatus and method
DE10208164B4 (de) * 2002-02-26 2006-01-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors
US8229588B2 (en) * 2009-03-03 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for tuning advanced process control parameters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160652A1 (en) * 2006-12-27 2008-07-03 Shi-Jie Bai Two-step method for etching a fuse window on a semiconductor substrate
US7838308B2 (en) * 2008-05-12 2010-11-23 Advanced Micro Devices, Inc. Method of controlling embedded material/gate proximity
CN101834114A (zh) * 2009-03-11 2010-09-15 台湾积体电路制造股份有限公司 栅极轮廓的进阶工艺控制方法与制造集成电路元件的系统
JP2011082442A (ja) * 2009-10-09 2011-04-21 Hitachi High-Technologies Corp プラズマエッチング処理装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346075A (zh) * 2013-06-08 2013-10-09 上海华力微电子有限公司 改进离子掺杂多晶硅栅极刻蚀工艺的方法
CN103337467A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 接触孔之底金属层去除量的量测方法
CN103337467B (zh) * 2013-06-27 2016-03-02 上海华力微电子有限公司 接触孔之底金属层去除量的量测方法
CN103943486A (zh) * 2014-04-28 2014-07-23 上海集成电路研发中心有限公司 多晶硅膜层形貌的形成方法
CN104465352A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 消除多晶硅刻蚀工艺中多晶硅残余的方法
CN104465352B (zh) * 2014-11-28 2018-09-04 上海华力微电子有限公司 消除多晶硅刻蚀工艺中多晶硅残余的方法
CN105206582A (zh) * 2015-10-22 2015-12-30 上海华虹宏力半导体制造有限公司 控制字线研磨工艺的方法

Also Published As

Publication number Publication date
US20140106475A1 (en) 2014-04-17
US8900887B2 (en) 2014-12-02
CN102881578B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN102881578A (zh) 多晶硅栅极刻蚀方法
US8667440B2 (en) TCAD emulation calibration method of SOI field effect transistor
EP1245044B1 (en) Method for determining optimal process targets in microelectronic fabrication
CN105223781B (zh) 一种步进式光刻机对位监控方法
CN102968538B (zh) Mos晶体管psp失配模型的建模方法
EP1273034A2 (en) Automated process monitoring and analysis system for semiconductor processing
US9059037B2 (en) Methods for overlay improvement through feed forward correction
CN101819926B (zh) 控制离子注入工艺的方法和系统
CN102445858B (zh) 一种光刻机之间的工艺匹配方法
CN104900510A (zh) 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法
CN105336728A (zh) 测试结构、测试结构的制作方法及测试方法
CN103871954A (zh) 一种优化浅槽隔离刻蚀线宽的方法
US20020102752A1 (en) Method for measuring effective gate channel length during C-V method
CN110763972B (zh) Mosfet的阈值电压的测量方法
CN105304514A (zh) 一种半导体深孔刻蚀后的工艺监控方法
US9279674B2 (en) Method of testing blocking ability of photoresist blocking layer for ion implantation
WO2002047150A2 (en) Method for adjusting rapid thermal processing (rtp) recipe setpoints based on wafer electrical test (wet) parameters
CN103346075A (zh) 改进离子掺杂多晶硅栅极刻蚀工艺的方法
CN103681250B (zh) 两次刻蚀成型图形的关键尺寸的控制方法
CN104103628A (zh) 晶体管重叠电容的测试结构及其测试方法
CN101996909B (zh) 半导体器件灰化制程的检测方法和电特性的检测方法
CN102968003B (zh) 光刻胶的去除方法
CN110765712B (zh) Mosfet陷阱辅助隧穿模型及其提取方法
CN102983096A (zh) 优化浅槽隔离刻蚀工艺的方法
CN102867743B (zh) 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant