CN102169871A - 抗静电的电路结构及制造方法 - Google Patents
抗静电的电路结构及制造方法 Download PDFInfo
- Publication number
- CN102169871A CN102169871A CN2010101227052A CN201010122705A CN102169871A CN 102169871 A CN102169871 A CN 102169871A CN 2010101227052 A CN2010101227052 A CN 2010101227052A CN 201010122705 A CN201010122705 A CN 201010122705A CN 102169871 A CN102169871 A CN 102169871A
- Authority
- CN
- China
- Prior art keywords
- circuit
- support plate
- material layer
- circuit structure
- static material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
一种抗静电的电路结构及制造方法,包括载板、第一线路、第二线路以及抗静电材料层。第一线路位于载板上,而第二线路也位于载板上并同时接地。位于载板上的抗静电材料层,则分别与第一线路与第二线路电连接。
Description
技术领域
本发明涉及一种抗静电的电路结构。特别来说,本发明涉及一种使用抗静电材料层取代齐纳二极体的抗静电电路结构,而具有生产、制造与电路结构上的优势。
背景技术
许多集成电路都会包括静电放电(ESD)防护装置,以防止静电所造成的损坏。由于静电放电防护装置变得越来越重要,其重要性已经不亚于集成电路技术在集成度的密度与复杂度的进展。然而,传统静电放电防护装置不能在具有多种型式的集成电路装置的晶片中进行良好的运作。例如,当高电压装置与低电压装置整合在一相同的半导体晶片或晶片中时,静电放电防护电路就需要不同的设计,以保护这两种不同型式的装置。然而,使用额外的静电放电植入装置或不使用以硅化物为基础结构所制造的静电放电防护电路,其在操作时会有漏电的考量。
传统的电路板设计,会在表面上设计齐纳二极体,以作为抵抗静电造成的电路板功能失效。目前已知有使用二极体为基础的静电放电防护电路,藉由形成在晶体管区中的双载子晶体管,得以提供从输入/输出接垫经由掺杂井至接地电压源的放电路径,因此可以解决前述的问题。
例如,台湾公开申请案TW 200614487提供一种静电放电防护装置,藉由在齐纳二极体区中形成齐纳二极体,以提供从输入/输出接垫经过掺杂井至接地电压源的放电路径,使受静电放电保护的装置能受到保护以免除静电放电的损坏。
应用此静电放电防护装置,由于是通过在晶体管区中形成双载子晶体管以及在齐纳二极体区中形成齐纳二极体,来提供从输入/输出接垫经由掺杂井至接地电压源的放电路径,所以实质上可以解决现有装置在操作时会有漏电的问题。但是,由于需要复杂的工艺来制造此双载子晶体管,制造成本难以降低反而成为另一个棘手的问题。
因此,仍然需要一种新颖的静电放电防护装置,来解决现有装置在制造时高成本的问题,以达到降低制造成本、简化结构的目的。
发明内容
本发明于是提出一种新颖的静电放电防护装置,其具有简单的结构,所以容易生产制造,于是可以彻底解决现有电路制造成本难以降低的问题。
本发明提出的抗静电电路结构,包括载板、位于载板上的第一线路、位于载板上并同时接地的第二线路、以及位于载板上的抗静电材料层,其分别与第一线路与第二线路电连接。
本发明又提出一种抗静电电路结构的制造方法。首先,提供一载板,载板上覆盖有一层铜箔。其次,选择性移除铜箔,以形成第一线路与第二线路,并使得第二线路接地。还有,选择性移除铜箔,并使得一抗静电材料层安置于暴露出的载板上,并分别与第一线路与第二线路电连接。
通过本发明提出的的抗静电电路结构以及抗静电电路结构的制造方法,减低了电路制造成本。
附图说明
图1-4例示本发明抗静电电路结构制造方法的示意图。
图5例示本发明一实施例抗静电电路结构的示意图。
图6例示本发明另一实施例抗静电电路结构的示意图。
其中,附图标记说明如下:
100 抗静电的电路结构 101 载板
102 第一层 103 第二层
104 第三层 110 铜箔
121 第一线路 122 第二线路
123 开口 130 抗静电材料层
140 电子元件 150 通孔
170 导电通孔
具体实施方式
本发明首先提供一种抗静电电路结构的制造方法。图1-6图例示本发明抗静电电路结构制造方法的示意图。首先,如图1所示,提供一载板101,载板101上覆盖有一层铜箔110。载板101可以为一电路板。其次,如图2所示,选择性移除载板101上的铜箔110,于是分别形成第一线路121与第二线路122。第二线路122与第一线路121不同处在于,第二线路122接地。
可以使用现有的方法来选择性移除载板101上的铜箔110。例如,使用传统图案化铜箔的工艺,在蚀刻掉部分的铜箔110后,即可以藉此界定出第一线路121与第二线路122的图案,或是同时界定出抗静电材料层130放置的位置。在选择性移除载板101上部分的铜箔110后,铜箔110下方的载板101就会暴露出来。
然后,如图3所示,当铜箔110下方的载板101暴露出来的时候,就可以将一抗静电材料层130放在预先暴露出的载板101的位置上,并使得抗静电材料层130分别与第一线路121以及第二线路122形成电连接,例如以开钢板印刷的方式将抗静电材料层130放在载板101预先暴露出的位置上。于是当静电电流(图未示)进入载板101时,静电电流就可以从第一线路121,通过抗静电材料层130后,再经由已经接地的第二线路122离开载板101,使得载板101免除静电放电的威胁与破坏。视情况需要,还可以图案化抗静电材料层130,以达成特定的功能或形状。
抗静电材料层130可以包括一种电压切换材料(voltage switchablematerial,VSD),例如由Shocking Technologies所提供的电压切换材料(VSD)。电压切换材料可以是一种纳米组成的高分子材料。在一般性的操作下,电压切换材料的性质接近介电材料,也就是说,电压切换材料近乎绝缘。然而,在达到某一个电压阈值时,电压切换材料则转为导体,允许电流通过。抗静电材料层130可以在0.5伏特至40伏特的电压区间操作。电压切换材料的相关资料,可以参见美国专利公开申请案US 2007/0114640,在此一并作为参考资料。
视情况需要,还可以在载板101上另外形成其他的电子元件140,如图4所示,例如主动元件及/或被动元件,然而,电子元件140并不包括齐纳二极体(Zener Diode)。电子元件140可以与第一线路121电连接,而发挥载板101预定的功能。主动元件与被动元件的选择与组合,视各种不同的需求而有不同,此为本领域技术人员所具有的通常知识,故不多加以描述。于是当静电电流(图未示)进入载板101时,静电电流就可以从第一线路121,通过抗静电材料层130后,再经由已经接地的第二线路122离开载板101,使得电子元件140免除静电放电的威胁与破坏。
在本发明一实施例中,可以在载板101上另外形成通孔150,使得第二线路122通过通孔150,如图5所示。通孔150可以在图案化铜箔的工艺前形成,或是在抗静电材料层130后形成。如此一来,可以减少第二线路122占用载板101的面积,以增加载板101的元件集成度。
在经过前述抗静电电路结构的制造方法后,即可得到一种抗静电的电路结构。图6例示本发明抗静电电路结构的示意图。本发明抗静电的电路结构100包括载板101、第一线路121、第二线路122、以及抗静电材料层130。第一线路121位于载板101上,而第二线路122也位于载板101上并同时接地。位于载板101上的抗静电材料层130,则分别与第一线路121与第二线路122电连接。本发明抗静电的电路结构100中的载板101、第一线路121、第二线路122、以及抗静电材料层130可以参阅前述的说明,在此不多加以描述。
载板101上的第一线路121与第二线路122可以经由载板101上的铜箔(图未示),经过传统图案化铜箔的工艺,在蚀刻掉部分的铜箔后,藉此界定出第一线路121与第二线路122的图案。在图案化铜箔的工艺中,还可以同时在铜箔中形成一开口123,使得抗静电材料层130设于开口123内。
或是,载板101可以是一种具有多层结构的电路板,例如是一种具有增层结构的电路板,例如包括第一层102、第二层103、第三层104…等等。多层结构的电路板可以具有增加载板101的元件集成度、减少载板101的体积与执行更多样功能…等等多种优点。若载板101是一种具有多层结构的电路板,还可以额外包括电连接各层的导电通孔170。例如,导电盲孔170电连接第二层103与第三层104。
视情况需要,在载板101上还可以另外包括其他电子元件140,如图6所示,例如各种主动元件及/或被动元件。然而,此等电子元件140并不会包括齐纳二极体(Zener Diode)。电子元件140可以与第一线路121电连接,而发挥载板101预定的功能。电子元件140可以位于与抗静电材料层130相同层或不同层。如果电子元件140位于与抗静电材料层130不同层,即可以使用导电盲孔170来进行电连接。
主动元件与被动元件的选择与组合,视各种不同的需求而有不同,此为本领域技术人员的通常知识,故不多以描述。于是当静电电流(图未示)进入载板101时,静电电流就可以从第一线路121,通过抗静电材料层130后,再经由已经接地的第二线路122离开载板101,使得电子元件140免除静电放电的威胁与破坏。
在本发明一实施例中,载板101还可以包括有通孔150,使得第二线路122通过通孔150。如此一来,可以减少第二线路122占用载板101的面积,以增加载板101的元件集成度。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (13)
1.一种抗静电的电路结构,其特征在于,包括:
载板;
第一线路,位于该载板上;
第二线路,位于该载板上并接地;以及
抗静电材料层,位于该载板上,并分别与该第一线路与第二线路电连接。
2.如权利要求1所述的抗静电的电路结构,其特征在于该载板覆盖有铜箔。
3.如权利要求2所述的抗静电的电路结构,其特征在于该铜箔包括有开口,且该抗静电材料层设于该开口内。
4.如权利要求1所述的抗静电的电路结构,其特征在于该抗静电材料层为图案化抗静电材料层。
5.如权利要求1所述的抗静电的电路结构,其特征在于还包括一静电电流从该第一线路,通过该抗静电材料层后,经由该第二线路离开该载板。
6.如权利要求1所述的抗静电的电路结构,其特征在于还包括电子元件,位于该载板上并与该第一线路电连接。
7.如权利要求1所述的抗静电的电路结构,其特征在于还包括一通孔,且该第二线路通过该通孔。
8.一种抗静电电路结构的制造方法,其特征在于包括:
提供载板,该载板上覆盖有铜箔;
选择性移除该铜箔,以形成第一线路与第二线路,并使得该第二线路接地;以及
选择性移除该铜箔,并使得抗静电材料层安置于暴露出的该载板上,而分别与该第一线路与第二线路电连接。
9.如权利要求8所述的抗静电电路结构的制造方法,其特征在于还包括:图案化该抗静电材料层。
10.如权利要求8所述的抗静电电路结构的制造方法,其特征在于一静电电流从该第一线路,通过该抗静电材料层后,经由该第二线路离开该载板。
11.如权利要求8所述的抗静电电路结构的制造方法,其特征在于还包括:于该载板上形成电子元件,并与该第一线路电连接。
12.如权利要求8所述的抗静电电路结构的制造方法,其特征在于还包括:形成通孔,使得该第二线路通过该通孔。
13.如权利要求8所述的抗静电电路结构的制造方法,其特征在于在没有齐纳二极体的情况下,该抗静电材料层分别与该第一线路与第二线路电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010122705 CN102169871B (zh) | 2010-02-26 | 2010-02-26 | 抗静电的电路结构及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010122705 CN102169871B (zh) | 2010-02-26 | 2010-02-26 | 抗静电的电路结构及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102169871A true CN102169871A (zh) | 2011-08-31 |
CN102169871B CN102169871B (zh) | 2013-03-27 |
Family
ID=44490963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010122705 Active CN102169871B (zh) | 2010-02-26 | 2010-02-26 | 抗静电的电路结构及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102169871B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106597593A (zh) * | 2015-10-19 | 2017-04-26 | 住华科技股份有限公司 | 静电屏蔽偏光板及其应用装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2739804Y (zh) * | 2004-03-04 | 2005-11-09 | 星衍股份有限公司 | 发光二极管防止静电装置 |
CN101496167A (zh) * | 2005-11-22 | 2009-07-29 | 肖克科技有限公司 | 用于过电压保护的包括电压可变换材料的半导体器件 |
-
2010
- 2010-02-26 CN CN 201010122705 patent/CN102169871B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2739804Y (zh) * | 2004-03-04 | 2005-11-09 | 星衍股份有限公司 | 发光二极管防止静电装置 |
CN101496167A (zh) * | 2005-11-22 | 2009-07-29 | 肖克科技有限公司 | 用于过电压保护的包括电压可变换材料的半导体器件 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106597593A (zh) * | 2015-10-19 | 2017-04-26 | 住华科技股份有限公司 | 静电屏蔽偏光板及其应用装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102169871B (zh) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105281313B (zh) | 瞬态电压保护电路和器件 | |
US7593203B2 (en) | Selective deposition of embedded transient protection for printed circuit boards | |
CN102290419B (zh) | 一种基于齐纳二极管的瞬态电压抑制器 | |
CN102860141A (zh) | 用于表面安装式和嵌入式部件的放电保护 | |
US20110075306A1 (en) | Local integration of non-linear sheet i integrated circuit packages for esd/eos protection | |
US20060250731A1 (en) | System and method for electrostatic discharge protection in an electronic circuit | |
KR20110069883A (ko) | 적층형 ic들을 위한 정전기적 방전(esd)실딩 | |
US7042028B1 (en) | Electrostatic discharge device | |
EP3341966A1 (en) | Integrated circuit (ic) package comprising electrostatic discharge (esd) protection | |
US20120200963A1 (en) | System and method for protecting a computing device using vsd material, and method for designing same | |
CN102573286B (zh) | 多层电路板以及静电放电保护结构 | |
JP2007317814A (ja) | スタンダードセルを用いた半導体集積回路とその設計方法 | |
CN102169871B (zh) | 抗静电的电路结构及制造方法 | |
US9892966B1 (en) | Metal only post-mask ECO for integrated circuit | |
CN110827688A (zh) | 显示面板、显示面板母版和显示装置 | |
JP2008147376A (ja) | 半導体装置 | |
JP7434118B2 (ja) | 半導体装置 | |
CN102869188A (zh) | 一种具有全方位抗静电功能的印刷电路板及其制造方法 | |
JP2017055033A (ja) | 半導体装置、半導体チップ及び半導体装置の製造方法 | |
JP2010219501A (ja) | 回路基板及びこの回路基板を有する電子装置 | |
CN109087906B (zh) | 电连接装置 | |
KR20170141039A (ko) | 기판 및 그 제조방법 | |
TWI411087B (zh) | 抗靜電之電路結構及製造方法 | |
CN108631286B (zh) | 电子装置及其过压保护结构 | |
KR100502097B1 (ko) | 액정 표시 장치용 정전기 보호 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |