CN102169855A - 互连结构及其设计方法 - Google Patents

互连结构及其设计方法 Download PDF

Info

Publication number
CN102169855A
CN102169855A CN2011100332253A CN201110033225A CN102169855A CN 102169855 A CN102169855 A CN 102169855A CN 2011100332253 A CN2011100332253 A CN 2011100332253A CN 201110033225 A CN201110033225 A CN 201110033225A CN 102169855 A CN102169855 A CN 102169855A
Authority
CN
China
Prior art keywords
bonding line
key zygonema
signal
envelope
zygonema
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100332253A
Other languages
English (en)
Inventor
及川隆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102169855A publication Critical patent/CN102169855A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供互连结构及其设计方法。互连结构包括：半导体芯片；其上安装半导体芯片的安装基板；以及用于连接半导体芯片和安装基板的一组键合线。一组键合线包括：第一信号键合线，其被包含在第一包络中并且用于传播信号；第一电源键合线，其被包含在第一包络中并且被施加有第一电源电压；以及第二电源键合线，其被包含在第二包络中并且被施加有第二电源电压。第一包络和第二包络中的一个被布置在第一包络和第二包络中的另一个与安装基板之间。第二电源键合线被布置在第二电源键合线和第一信号键合线之间的电磁耦合小于第二电源键合线和第一电源键合线之间的电磁耦合的位置中。

Description

互连结构及其设计方法
技术领域
本发明涉及互连结构和互连结构的设计方法，并且更加具体地，涉及半导体器件中包括键合线的互连结构和互连结构的设计方法。
背景技术
近年来，高速半导体器件已经引起了诸如电源噪声、信号反射、信号间干扰(串扰)以及EMI(电磁干扰)的问题。传统上，独立地讨论、分析和设计电源系统和信号系统，例如电源噪声和EMI、由于也会引起EMI的信号反射和偏移(skew)引起的信号质量恶化，由于信号间干扰和/或EMI导致的信号波形的劣化等等。
然而，在这些年来，随着信号密度和信号传输率增加，信号和电源之间的直接相互作用已经被指出，这发生在半导体器件封装或印刷电路板内部的信号传输期间。在非专利文献1和非专利文献2中描述了此问题。
在这里，由于传播信号等等导致的信号传输期间从电源线到信号线的直接共模噪声转换(transition)，或相反地从信号线到电源线的直接噪声传输正引起新问题。这些直接的信号-电源相互作用通过在信号和电源传输系统之间产生正反馈回路而引起EMI，其导致Gbps级的高速器件操作不稳定。
通常，建议提供接地屏蔽以防止包括噪声的信号间干扰。然而，在信号线的一部分是键合线的情况下，很难在半导体器件中在所有键合线中的每一根周围提供接地屏蔽。不仅难以制造这样的半导体器件，并且半导体器件的尺寸变大，因此制造成本增加。因此，优选的是，在不需要特殊的高成本的制造工艺的情况下实现电气性能。
图1A和图1B比较被安装在两个不同类型的插入板(interposer)上的完全相同的LSI的输出信号谱。图1A是示出插入板具有键合线的情况的图。图1B是示出插入板属于倒装芯片类型的情况的图。在倒装芯片型插入板中，电源线和信号线被提供在不同的层中并且通过接地面来彼此屏蔽。
这两个LSI在6.4Gbps的信号速率下进行操作。通过对观察到的共模信号波形执行傅立叶变换获得这些输出信号谱。在这些图形中，水平轴示出频率并且垂直轴示出噪声的强度。实线表示在没有电源噪声的情况下只有信号被输入到插入板的情况，并且虚线表示在电源噪声的情况下信号被输入到插入板的情况。
从图1A和图1B看到下述事实。即，在倒装芯片型插入板的情况下，因为信号和电源被很好地屏蔽，所以共模噪声谱非常一致，与电源噪声存在还是不存在无关。另一方面，在包含键合线的插入板的情况下，电源噪声的存在和不存在之间的共模噪声的差异是非常大的，特别在兆赫兹区域中。在本示例中，在兆赫兹区域中该差异大的原因在于，电源噪声的主频率分量处于兆赫兹区域中。倒装芯片型插入板比具有键合线的插入板更加昂贵。
如以上示例所示出的，当半导体器件在其中具有键合线时，插入板中从电源系统到信号系统的直接噪声转换(transition)大，因此需要减少噪声转换或干扰的一些措施。即，对于下一代低成本和高速器件，要求减少电源和信号之间的耦合和干扰以及减少电源噪声本身的新方案。另外，如各种公开所揭示的，对于Gbps量级高速器件的稳定操作来说，还需要减少由阻抗不连续性引起的信号反射和信号间干扰(串扰)。因为插入板上的布局资源有限，特别是对于低成本插入板，所以理想的是，以最优的平衡满足所有的要求。
图2A至图2C示出在专利文献1(USP 6,538,336)中描述的将LSI芯片连接到插入板基板的键合线的布置的示例。图2A是示出键合线的布置的透视图。图2B是示出键合线的布置的侧视图。图2C是沿着图2B中的线A-A’的键合线的截面图。
从图2A和图2B中看到，在该示例中，LSI芯片被安装在插入板基板上。在LSI芯片的表面和插入板基板的表面中的每一个中键合焊盘被布置为两行。键合线从LSI芯片上的键合焊盘连接到插入板基板上的键合焊盘。
图2C中所示的“S”、“G”以及“P”的符号意指键合线分别用于信号、接地以及电源。如在图2C中看到的，接地键合线或者电源键合线被布置为与信号键合线相邻。在这里，预先确定的电压可以被施加给接地键合线和电源键合线，其中该预先确定的电压可以被替换为与信号键合线的频率相比具有非常低的频率的信号。根据这一点，用于接地、电源以及极低频率信号的键合线被简称为固定电压键合线。
从图2B中可以看到，与被布置在LSI芯片上的两行中的靠近安装基板一侧上的第二行的键合焊盘中的一个相连接的键合线被提供为低于与作为另一行的第一行的键合焊盘中的一个相连接的键合线。换言之，与第一行键合焊盘连接的键合线被包含在第一包络(envelope)中，并且与第二行键合焊盘相连接的键合线被包含在位于第一包络下面的第二包络中。
以该方式，在图2A至图2C的示例中，高速信号键合线和固定电压键合线被交替地布置在两行中。在该情况下，通过固定电压键合线来屏蔽高速信号键合线。结果，限制高速信号之间的串扰。
为了如上所述地布置键合线，基本来说，需要将高速信号键合焊盘和电源键合焊盘或者接地键合焊盘交替地布置在LSI芯片或者插入板基板上的行中。
图3是示出专利文献1中所示的连接插入板基板和LSI芯片的键合线的布置的另一示例的平面图。在图3的示例中，LSI芯片上的键合焊盘被布置在其中一个相对于另一个移位的两行中。
通过使用被布置在两行中的键合焊盘并且以相同的方式处理高速信号、和电源、接地和/或极低频率信号，能够减少高速信号键合线之间的串扰。根据此技术，虽然用于I/O电路的键合焊盘的数目趋向于增加，但是取决于高速信号键合焊盘和固定电压键合焊盘的比率获得足够好的串扰限制效果。
引用列表
[专利文献1]：USP 6,538,336
[非专利文献1]：Myoung Joon Choi，Vishram 3.Pandit，and WoongHwan Ryu的“Controllable Parameters Identification for High SpeedChannel through Signal-Power Integrity Combined Analysis″(Proceedings of 58th Electronic Components and Technology Conference，658(2003))
[非专利文献2]：Ryuichi Oikawa的“A Low-cost Wire-bondingPackage Design with Package Built-in Three-dimensional DistributedMatching Circuit for over 5Gbps SerDes Applications″(Proceedings of59th Electronic Components and Technology Conference，1098(2009))
发明内容
在专利文献1中，没有以好的平衡满足下一代的低成本和高速器件的所有要求。上面的要求是：
(a)电源和信号之间的耦合和干扰的限制(共模噪声的传播的限制)；
(b)电源噪声的限制；
(c)信号之间的干扰和串扰的限制；以及
(d)由于阻抗不连续性导致的信号反射的限制。
由此显然的是，在专利文献1中满足要求(c)。从尽管在专利文献中没有特别地描述的图3的布置可以理解的是，因为电源键合线和接地键合线彼此相邻，因此由于互感使得有效阻抗减少。结果，出现了对电源噪声的限制效果。然而，在专利文献1的图2A至图2C的情况下，不能够获得相同的效果。
接下来，至于要求(d)，在专利文献1中，显然地，用作用于高速信号的返回路径的接地键合线或者电源键合线被布置在信号键合线的附近。然而，插入板上的键合焊盘没有与用于高速信号的焊盘布置在同一行上。因此，不能够将键合线的高阻抗减少到足够低。因此，在这点，在阻抗的连续性方面是相当不利的。
最后，传统上还没有考虑要求(a)。如果电源和接地被平等地处理则不满足要求(a)，与专利文献1中一样。专利文献1没有示出解决方案。
因此，本发明提供了应用有互连结构的半导体器件，其中限制共模噪声的传播；和用于互连结构的设计方法。
在本发明的方面中，互连结构包括：半导体芯片；安装基板，其上安装半导体芯片；以及一组键合线，所述一组键合线被提供为连接半导体芯片和安装基板。所述一组键合线包括：第一信号键合线，所述第一信号键合线被包含在第一包络中并且用于传播信号；第一电源键合线，所述第一电源键合线被包含在第一包络中并且被施加有第一电源电压；以及第二电源键合线，所述第二电源键合线被包含在第二包络中并且被施加有第二电源电压。第一包络和第二包络中的一个被布置在第一包络和第二包络中的另一个和安装基板之间。第二电源键合线被布置在其中第二电源键合线和第一信号键合线之间的电磁耦合小于第二电源键合线和第一电源键合线之间的电磁耦合的位置中。
在本发明的另一方面中，半导体器件包括互连结构，该互连结构包括半导体芯片；安装基板，其上安装半导体芯片；以及一组键合线，所述一组键合线用于连接半导体芯片和安装基板。所述一组键合线包括：第一信号键合线，所述第一信号键合线被包含在第一包络中并且被提供为传播信号；第一电源键合线，所述第一电源键合线被包含在第一包络中并且被施加有第一电源电压；以及第二电源键合线，所述第二电源键合线被包含在第二包络中并且被施加有第二电源电压。第一包络和第二包络中的一个被布置在第一包络和第二包络中的另一个和安装基板之间。第二电源键合线被布置在其中第二电源键合线和第一信号键合线之间的电磁耦合小于第二电源键合线和第一电源键合线之间的电磁耦合的位置中。
在本发明的又一方面中，提供一种互连结构的设计方法，所述互连结构包括：半导体芯片；安装基板，其上安装半导体芯片；以及一组键合线，所述一组键合线用于连接半导体芯片和安装基板。所述一组键合线包括：第一信号键合线，所述第一信号键合线被包含在第一包络中并且用于传播信号；第一电源键合线，所述第一电源键合线被包含在第一包络中并且被施加有第一电源电压；以及第二电源键合线，所述第二电源键合线被包含在第二包络中并且被施加有第二电源电压。通过下述来实现设计方法：设置第一信号键合线、第一电源键合线以及第二电源键合线中的每一个的长度的初始值；通过基于设置值使用电磁场分析来生成电路模型；通过基于电路模型执行电路模拟来计算共模噪声；当计算的共模噪声不等于或者小于阈值时更改用于第二电源键合线的长度的设置值；以及重复生成、计算以及更改直到共模噪声等于或者小于阈值。通过将第一电源键合线的长度的一半的值设置为第二电源键合线的长度的初始值来实现设置。
在本发明的互连结构中，信号键合线、接地键合线以及电源键合线被如下地布置。即，接地键合线和电源键合线中的一个与信号键合线包含在同一第一包络中，并且另一个被包含在另外的第二包络中。因此，信号键合线和被包含在第二包络中的键合线之间的电磁耦合被设置为小于被包含在第一包络中的两条键合线之间的电磁耦合。
附图说明
结合附图，根据某些实施例的以下描述，本发明的以上和其它目的、优点和特征将更加明显，其中：
图1A是示出插入板具有键合线的传统情况的图；
图1B是示出插入板属于倒装芯片型的传统情况的图；
图2A是示出键合线的传统布置的透视图；
图2B是示出键合线的传统布置的侧视图；
图2C是沿着图2B中的线A-A’的键合线的截面图；
图3是示出专利文献1中所示的连接插入板基板和LSI芯片的键合线的布置的另一传统示例的平面图；
图4A和图4B是示意性地示出使用根据本发明的第一实施例的互连结构的半导体器件的整体构造的平面图和横截面图；
图5A是示出根据本发明的第一实施例的互连结构的透视图；
图5B是互连结构的平面图；
图5C是互连结构的前视图；
图5D是沿着图5B中的线A-A’的互连结构的截面图；
图5E是图5A中所示的互连结构的侧视图；
图6A是示出信号键合线和接地键合线之间的耦合场与接地键合线和电源键合线之间的耦合场的干扰被最小化的情况的截面图；
图6B是示出信号键合线和接地键合线之间的耦合场与接地键合线和电源键合线之间的耦合场的干扰被最大化的情况的截面图；
图6C是示出信号键合线和接地键合线之间的耦合场与接地键合线和电源键合线之间的耦合场的干扰变成中间的情况的截面图；
图6D是示出信号键合线和接地键合线之间的耦合场与接地键合线和电源键合线之间的耦合场的干扰变成中间的另一情况的截面图；
图7A是设计根据本发明的第一实施例的互连结构的方法的流程图；
图7B是示出在设计根据本发明的第一实施例的互连结构的方法中使用的电路模型的结构的框图；
图8A是示出根据本发明的第二实施例的互连结构的透视图；
图8B是示出图8A中的互连结构的顶视图；
图8C是示出图8A中的互连结构的前视图；
图8D是示出沿着图8B中的线A-A’的互连结构的截面图；
图8E是示出图8A中的互连结构的侧视图；
图9A示出传统的互连结构中的互感，即，信号键合线和电源键合线之间的耦合；
图9B示出传统的互连结构中的共模输出的谱；
图9C示出根据本发明的第二实施例的互连结构中的互感；
图9D示出根据本发明的第二实施例的互连结构中的共模输出的谱；
图10A是示出根据本发明的第三实施例的互连结构的透视图；
图10B是示出图10A中的互连结构的顶视图；
图10C是示出图10A中的互连结构的前视图；
图10D是沿着图10B中的线A-A’的互连结构的截面图；
图10E是示出图10A中的互连结构的侧视图；
图11A是示出根据本发明的第四实施例的互连结构的透视图；
图11B是示出图11A中的互连结构的顶视图；
图11C是示出图11A中的互连结构的前视图；
图11D是沿着图11B的线A-A’的互连结构的截面图；
图11E是示出图11A的互连结构的侧视图；以及
图12是示出根据本发明的第五实施例的互连结构的平面图。
具体实施方式
在下文中，将会在下面参考附图描述根据本发明的互连结构和设计互连结构的方法。
[第一实施例]
图4A和图4B是示意性地示出采用根据本发明的第一实施例的互连结构的半导体器件的整体构造的平面图和横截面图。
图4A的半导体器件被提供有LSI芯片10、安装基板20以及键合线30。LSI芯片10被提供有键合焊盘11。安装基板20被提供有键合焊盘21和引线22。
LSI芯片10被安装在安装基板20上。键合线30的两端与LSI芯片10的键合焊盘11和安装基板的键合焊盘21连接。安装基板20的键合焊盘21与引线22连接。引线22与可选电路(未示出)连接。
部分键合线31被包含在同一包络中。这些键合线被称为第一组键合线31并且包络被称为第一包络。另一部分键合线32被包含在另外的同一包络中。这些键合线被称为第二组键合线32并且包络被称为第二包络。应注意的是，第二包络位于第一包络和安装基板20的表面之间。换言之，第二包络位于第一包络内部。
图5A至图5E示出根据本发明的第一实施例的互连结构。图5A是示出根据本发明的第一实施例的互连结构的透视图。图5B是互连结构的平面图。图5C是互连结构的前视图。图5D是沿着图5B中的线A-A’的互连结构的截面图。图5E是图5A中所示的互连结构的侧视图。
本实施例中的互连结构被提供有LSI芯片10、安装基板20和多条键合线。尽管在图5A至图5E中示出根据本发明的第一实施例的互连结构的第一至第七键合线32a、31b、32c、31d、31e、32f、以及31g，但是其它的键合线被省略。
LSI芯片10被提供有多个键合焊盘11。安装基板20被提供有多个键合焊盘21。应注意的是，在本实施例中，插入板基板被用作安装基板20但是基板不限于此。
第一至第七键合线32a、31b、32c、31d、31e、32f、以及31g通过第一至第七键合焊盘11a至11g与LSI芯片10连接，并且通过第一至第七键合焊盘21a至21g与安装基板20连接。
能够在图5E中看到包含第一至第七键合线32a、31b、32c、31d、31e、32f、以及31g的第一和第二包络。即，第二键合线31b、第四键合线31d、第五键合线31e、以及第七键合线31g被包含在第一包络中。而且，第一键合线32a、第三键合线32c、以及第六键合线32f被包含在第二包络中。
换言之，第二、第四、第五、以及第七键合线31b、31d、31e、以及31g被相互大致并行地布置。这可以被表达为第二、第四、第五、以及第七键合线31b、31d、31e、以及31g的轮廓(profile)是相同的。以相同的方式，第一、第三、以及第六键合线32a、32c、以及32f被相互大致并行地布置。因此，第一、第三、以及第六键合线32a、32c、以及32f的轮廓是相同的，但是不同于第二、第四、第五、以及第七键合线的轮廓。
能够在图5B中看到的是，以上两种类型的轮廓相互不同。特别地，第一和第三键合线32a和32c被布置为下降到第二键合线31b下面。以相同的方式，第六键合线32f被布置为下降到第七键合线31g下面。
此外，能够在图5B中看到的是，由于轮廓之间的不同导致在安装基板20上的键合焊盘21a至21g的布置中出现差异。即，与第一、第三、以及第六键合线32a、32c、以及32f连接的第一、第三以及第六键合焊盘21a、21c、以及21f被布置在比其它键合焊盘21b、21d、21e、以及21g更靠近LSI芯片10的位置中。
第二和第七键合焊盘22b和22g被连接到接地(未示出)。第一、第三、以及第六键合焊盘22a、22c、以及22f与电源电压(未示出)相连接。
在本实施例中，第四和第五键合线31d和31e成对地用作LSI芯片10和安装基板20之间的用于差分信号的信号键合线。第二和第七键合线31b和31g用作接地键合线。第一、第三、以及第六键合线32a、32c以及32f用作电源键合线。
要注意的是，与本发明不直接相关的是，信号键合线31d和31e传输差分信号。因此，在本发明的互连结构中，没有始终要求两个信号键合线彼此相邻，并且信号键合线附近的接地键合线的数目可以是一个。
在本实施例的互连结构中，信号键合线31d和31e以及接地键合线31b和31g被布置为从LSI芯片10平行地延伸到安装基板20。通过此，减少键合线的最初太高的阻抗。结果，键合线的阻抗变得接近安装基板20的传输线阻抗和其上安装本发明的半导体器件1的系统板的传输线阻抗。此外，信号键合线31d至31e之间的偏移大致变为0。
另外，在图5A至图5E的结构中，从电源电路通过电源键合线32a、32c以及32f和信号键合线31d和31e到信号电路的噪声干扰被最小化。将会参考图6A至图6D描述此原理。
图6A至图6D示出一组键合线与键合线之间的耦合场之间的关系。图6A是示出信号键合线和接地键合线之间的耦合场与接地键合线和电源键合线之间的耦合场之间的干扰被最小化的情况的截面图。图6B是示出信号键合线和接地键合线之间的耦合场与接地键合线和电源键合线之间的耦合场之间的干扰被最大化的情况的截面图。图6C是示出使信号键合线和接地键合线之间的耦合场与接地键合线和电源键合线之间的耦合场之间的干扰为中间的情况的截面图。图6D是示出使信号键合线和接地键合线之间的耦合场与接地键合线和电源键合线之间的耦合场之间的干扰为中间的另一情况的截面图。
图6A至图6D的键合线组被提供有第一至第六键合线33a至33f。在这里，第一和第六键合线33a和33f是电源键合线。第二和第五键合线33b和33e是接地键合线。第三和第四键合线33c和33d是信号键合线。
在图6A至图6D中，第一至第四耦合场34a至34d出现在相邻的键合线之间。第一耦合场34a出现在第一和第二键合线33a和33b之间。第二耦合场34b出现在第二和第三键合线33b和33c之间。第三耦合场34c出现在第四和第五键合线33d和33e之间。第四耦合场34d出现在第五和第六键合线33e和33f之间。应注意的是，因为第三和第四键合线33c和33d彼此相邻，因此第五耦合场应必然出现在它们之间。然后，因为为了描述信号键合线和电源键合线之间的干扰，不需要描述信号键合线之间的干扰，因此信号键合线之间的干扰的描述被省略。
在图6A至图6D中，出现第二和第三耦合场34b和34c的原因在于接地键合线33b和33e用作用于相邻的信号键合线33c和33d的返回路径。以相同的方式，出现第一和第四耦合场34a和34d的原因在于电源键合线33a和接地键合线33b用作用于彼此的返回路径，并且接地键合线33e和电源键合线33f用作用于彼此的返回路径。
应注意的是，这些耦合场34a至34d可以被认为是磁力线或者电力线的包络线。
在图6B中，接地键合线和电源键合线之间的耦合场34a与信号键合线和接地键合线之间的耦合场34b相互平行。在这样的情况下，两个耦合场34a和34b处于场被在同一方向上导向的状态或者在相反的方向导向的状态。即，两个耦合场34a和34b处于两个场加强或者削弱的状态中。此外，信号键合线和接地键合线之间的耦合场34c与接地键合线和电源键合线之间的耦合场34d相互平行。因此，在图6B的结构中，从电源电路到信号电路的共模噪声的传播是最大的。
根据此观点，当接地键合线和电源键合线之间的耦合场34a和34d与信号键合线和接地键合线之间的耦合场34b和34c分别相互正交时，从电源电路到信号电路的共模噪声的传播变成最小，如图6中所示。这时，场向量的标积(内积)取接近于0的值，并且因此，能量传播变为最小。
而且，与图6C和图6D相同，当接地键合线和电源键合线之间的耦合场34a和34d，与信号键合线和接地键合线之间的耦合场34b和34c分别以90°和180°之间的范围内的角度交叉时，从电源电路到信号电路的共模噪声以中间强度传播。
因此，如图6A中，结构是理想的，其中从信号键合线和接地键合线形成的平面和从电源键合线和接地键合线形成的平面相互正交。如从图5D理解的，在本实施例中，基于此原理，以3维方式设置键合线的位置关系。
应注意的是，在许多情况下从两条键合线形成的平面实际上是曲面。在此情况下，很难定义两个平面之间的正交性。为此，基准点被设置在电源键合线上，并且在基准点和信号键合线上离基准点最近的点之间假定第一直线(linear line)。以相同的方式，在基准点和接地键合线上离基准点最近的点之间假定第二直线。期待的是，第一和第二直线在基准点处相互正交。此外，期待的是，在电源键合线上、在多个点处存在这样的基准点。
本发明的原理是，使得键合线之间的第一和第二耦合场的方向接近于直角。在这里，第一耦合场是传播信号的第一键合线和用作用于此信号的返回路径的第二键合线之间的耦合场。而且，第二耦合场是在被施加有电源电压的第三键合线和用作用于电源电压的返回路径的第二键合线之间的耦合场。
应注意的是，电源键合线能够用作用于信号键合线的返回路径。而且，电源键合线和接地键合线能够相互用作返回路径。因此，即使电源键合线和接地键合线彼此交换，在本发明中也获得相同的效果。详细地描述，当接地布线被设置为信号返回路径时，到信号键合线的噪声源是电压源，即，以与接地不同的方式改变电势的电源线。相反地，当电源键合线被设置为信号返回路径时，作为以与电源不同的方式改变电势的电压源的接地是到信号的噪声源。
而且，在本发明中，唯一需要的条件是两个耦合场之间的角度关系。因此，与键合线的多个轮廓相对应的包络的关系，即键合线的各段的关系没有产生直接的影响。例如，即使电源键合线被布置在接地键合线上方，也根本不存在妨碍。应注意的是，在这样的情况下，在安装基板上，电源键合焊盘被布置在LSI芯片的远侧，并且信号或者接地键合焊盘被布置在LSI芯片近侧。
接下来，将会描述键合线之间的长度的比率。如图5E中所示，被包含在与信号键合线同一包络中，即与信号键合线具有相同的轮廓的接地键合线31b和31g的长度被假设为L1。以相同的方式，被包含在与信号键合线不同的包络中，即具有不同的轮廓的电源键合线32a、32c、以及32f的长度被假设为L2。在本发明中，这些电线长度L1和L2中存在最佳比率。
根据各种示例的模拟结果，尽管比率取决于半导体芯片上和安装基板上键合焊盘中的每一个的高度差，但是最佳比率是L1∶L2＝1∶0.6。
如下地在理论上描述此最佳比率。为了减少从电源电路到信号电路的噪声传播，电源噪声本身变小或者信号电路和电源电路之间的干扰变小。
在包含信号键合线和接地键合线的第一平面和包含接地键合线和电源键合线的第二平面相互正交的情况下，如果电源键合线的长度变长，换言之，如果电源键合线和接地键合线平行延伸的距离变长，那么因为保持耦合场的正交性关系的范围变宽，因此信号电路和电源电路之间的干扰变小。然而，因为如果电源键合线变得较长则电源阻抗增加较多，因此电源噪声同时增加。
相反地，如果电源键合线的长度变短，那么电源噪声变小但是信号电路和电源电路之间的干扰变大。尽管取决于其上安装半导体器件的基板的设计，和LSI芯片上的去耦合电容，但是这些电线的最佳长度比率粗略地理论上是1∶2，即，较短的键合线的长度是较长的键合线的长度的一半。在根据本发明的第一实施例的结构中获得在上述模拟中获得的1∶0.6的比率并且能够被充分地证实(consent)。
在近年来经常执行的所谓的硅封装板共同设计的早期阶段，要被用于封装设计的板和硅的数据是未知的或者精度不好。在这样的情况下，为了设计键合线轮廓，采用50％的初始值作为长度比率并且能够有效地设计封装。而且，长度比率的50％的初始值对未知的要素的任何变化获得最大的稳定性。
在这里，将会参考图7A和图7B描述设计根据本发明的第一实施例的互连结构的方法。图7A是设计根据本发明的第一实施例的互连结构的方法的流程图。图7B是示出在设计根据本发明的第一实施例的互连结构中使用的电路模型的结构的框图。
将会描述图7B中的电路模型的组件。图7B中的电路模型被提供有LSI(芯片)模型部分100、封装模型部分200、板模型部分300、DC(电源)模型部分400、终端部分500以及观察点600。
LSI芯片模型部分100被提供有输入/输出电路模型(I/O驱动器模型)部分110、管芯上电流源模型部分120以及管芯上电力传递网络模型部分130。
封装模型部分200包含信号键合线、接地键合线、电源键合线等等的模型。
板模型部分300被提供有电源电路模型部分310和信号(电路)模型部分320。
将会描述图7B的电路模型中的组件的连接关系。输入/输出电路模型部分110与封装模型部分200连接。管芯上电流源模型部分120通过管芯上电力传递网络模型部分130与封装模型部分200连接。封装模型部分200与电源电路模型部分310和信号电路模型部分320连接。电源电路模型310与DC电源模型部分400连接。信号电路模型部分320与终端部分500连接。
应注意的是，观察点600被设置到信号电路模型部分320和终端模型部分500之间的连接点。
将会描述图7A中的流程图。图7A中的流程图被提供有步骤S1至S9。
步骤S1：
在步骤S1开始设计本发明的互连结构的方法。在步骤S1之后，控制流程前进到步骤S2。
步骤S2：
在步骤S2，电源键合线的长度的初始值被设置为接地键合线的长度的一半。在步骤S2之后，控制流程前进到步骤S3。
步骤S3：
在步骤S3，通过使用电磁场分析生成安装基板模型200。在步骤S3之后，控制流程前进到步骤S6。
步骤S6：
应注意的是，期待的是，在步骤S6之前，分别在步骤S4和步骤S5事先提供LSI芯片模型100和板的电路模型300。在步骤S6之前的任何时间可以执行步骤S4和S5并且可以使用现有的数据。
在步骤S6，通过电路模拟在观察点600测量共模噪声。在步骤S3至S5获得的各模型被用于此电路模拟。在步骤S6之后，控制流程前进到步骤S7。
步骤S7：
在步骤S6获得的共模噪声是否等于或小于在步骤S7确认的阈值。如果共模噪声等于或者小于阈值，那么控制流程前进到步骤S9，并且否则，控制流程前进到步骤S8。
步骤S8：
在步骤S8，伸长或者缩短电源键合线的长度。这时，因为应改变电源键合线的长度以减少共模噪声，因此应事先确定是否伸长或者缩短长度。
步骤S9：
在步骤S9结束设计本发明的互连结构的方法。
[第二实施例]
图8A至图8E示出根据本发明的第二实施例的互连结构。图8A是示出根据本发明的第二实施例的互连结构的透视图。图8B是示出图8A中的互连结构的顶视图。图8C是示出图8A中的互连结构的前视图。图8D是示出沿着图8B中的线A-A’的互连结构的截面图。图8E是示出图8A中的互连结构的侧视图。
本发明的本实施例与第一实施例的不同之处在于安装基板上的电源键合焊盘21a、21c、以及21f的位置被改变。结果，如从图8A、图8B、图8C以及图8D看到的，电源键合线32a、32c以及32f的方向也被改变。然而，如从图8E看到的，电源键合线32a、32c、以及32f的轮廓与本发明的第一实施例中的相同。换言之，包含电源键合线32a、32c、以及32f的包络也与本发明的第一实施例中的相同。因为其它的组件，连接关系、操作等等与本发明的第一实施例相同，其描述被省略。
在本发明的第一实施例中，从信号键合线和接地键合线形成的平面和从接地键合线和电源键合线形成的平面之间的角度大约为90°。然而，在本实施例中，角度位于大约60°至大约120°的范围内。根据试验，确认如果在信号键合线、接地键合线、电源键合线中的最短的一条的全长度的一半的区域中上面的角度等于或者大于60°并且等于或者小于120°，那么共模噪声被减少到一半，获得足够的效果。然而，在任何情况下，电源键合线和接地键合线当中要被用作用于信号键合线的返回路径的键合线需要具有与信号键合线相同的轮廓。
应注意的是，范围应为60°至120°的基准平面经常实际上是曲面。因此，期待的是，对于单键合线上的基准点能够获得在此范围中的角度，如本发明的第一实施例中那样。此外，期待的是，与是信号键合线、接地键合线、以及电源键合线的三条键合线当中的最短的最短键合线的全长度的一半相对应的区域中的任何都满足这样的基准点的条件。
这里，使用本实施例的互连结构的示例，进行与传统技术的比较。在传统互连结构中，假设图8A至图8E中的电源键合线32a、32c、以及32f被伸长使得电源键合线32a、32c、以及32f具有与用于信号和接地键合线31b、31d、31e、以及31g的轮廓相同的轮廓。
图9A至图9D示出传统互连结构和根据本发明的第二实施例的互连结构的比较结果。图9A示出传统互连结构中的互感，即，信号键合线和电源键合线之间的耦合。图9B示出传统互连结构中的共模输出的谱。图9C示出根据本发明的第二实施例的互连结构的互感。图9D示出根据本发明的第二实施例的互连结构中的共模输出的谱。
如从图9A至图9D看到的，信号键合线和电源键合线之间的互感被减少到传统示例中的电感的一半或者更少，实际上大致为传统示例的1/3。而且，结果，能够确认的是，从电源传输到信号线的低频率共模噪声分量减少。
[第三实施例]
图10A至图10E示出根据本发明的第三实施例的互连结构。图10A是示出根据本发明的第三实施例的互连结构的透视图。图10B是示出图10A中的互连结构的顶视图。图10C是示出图10A中的互连结构的前视图。图10D是沿着图10B中的线A-A’的互连结构的截面图。图10E是示出图10A中的互连结构的侧视图。
本发明的本实施例与第一实施例的不同之处在于移除了用作电源键合线的第一键合线32a并且改变了LSI芯片10的键合焊盘11的位置。结果，如从图10E看到的，包含电源键合线32c和32f的第二包络完全地与包含接地键合线31b和31g以及信号键合线31d和31e的第一包络分离，并且被布置在其中。换言之，电源键合线32c和32f的轮廓大致平行于接地键合线31b和31g的轮廓，以及信号键合线31d和31e的轮廓。此外，如从图10B看到的，接地键合线31b和31g，以及信号键合线31d和31e相互大致平行地布置。而且，电源键合线32c和32f经过接地键合线31b和31g大致正下方。因为其它的组件，连接关系、操作等等与本发明的第一实施例相同，因此其描述被省略。
这样，根据本实施例，LSI芯片10上的键合焊盘11的面积增加但是与本发明的第一和第二实施例相比能够更加如实地实现本发明的互连结构。
[第四实施例]
图11A至图11E示出根据本发明的第四实施例的互连结构。图11A是示出根据本发明的第四实施例的互连结构的透视图。图11B是示出图11A中的互连结构的顶视图。图11C是示出图11A中的互连结构的前视图。图11D是沿着图11B的线A-A’的互连结构的截面图。图11E是示出图11A的互连结构的侧视图。
作为其上安装LSI芯片10的安装基板20，在本发明的第一至第三实施例中使用插入板基板。然而，但是在本实施例中，使用引线框架。本实施例的安装基板20被提供有其上安装LSI芯片的管芯焊盘24，和与键合线连接的引脚23b、23d、23e、23g。在图11A至图11E中所示的示例中，使用其中暴露管芯焊盘24的QFP(四侧引脚扁平封装)型的引线框架。
在本实施例中，管芯焊盘24作为离安装基板20上的LSI芯片10较近一侧的键合焊盘被用于安装LSI芯片10。而且，作为离LSI芯片10远侧上的键合焊盘，使用引脚23b、23d、23e、以及23g。因此，在本实施例中，可以与本发明的第一至第三实施例相反地交换接地键合线的作用和电源键合线的作用。即，在本实施例中，与安装基板20上的LSI芯片10近侧上的键合焊盘连接的第一、第三、以及第六键合线32a、32c以及32f用作接地键合线。而且，与安装基板20上的LSI芯片10远侧上的键合焊盘连接的第二和第七键合线31b和31g用作电源键合线。在本发明中已经描述了接地键合线或者电源键合线的作用，即，能够交换施加的电压的事实。因为其它的组件，连接关系、操作等等与本发明的第一实施例中的相同，其描述被省略。
这样，本发明的互连结构能够被应用于除了在本发明的第一至第三实施例中使用的插入板基板之外的作为安装基板的引线框架。
[第五实施例]
图12是示出根据本发明的第五实施例的互连结构的平面图。本实施例与其中第八至第十键合线31h至31j和三个引脚23h至23j被添加到本发明的第四实施例的实施例相同。
键合线31h、31i、以及31j被按顺序布置在用作信号键合线的第四键合线31e和用作接地键合线的第六键合线31f之间。以相同的方式，引脚23h至23j被按顺序被布置在第五和第六引脚23e和23f之间。键合线31h、31i、以及31j具有第一轮廓，并且被包含在第一包络中，与用作电源键合线或者信号键合线的第二、第四、第五以及第七键合线31b、31d、31e、以及31g一样。
分别地，第八至第十键合线31h、31i、以及31j的一端与LSI芯片10的键合焊盘连接，并且另一端与引脚23h至23j连接。
因为其它的组件，连接关系、操作等等与本发明的第一实施例中的相同，因此其描述被省略。
第八键合线31h用作电源键合线。而且，第九和第十键合线31i和31j用作要被传输的差分信号的一对信号键合线。即，在本实施例中，通过使用两对信号键合线传输两个差分信号。通常，可能的是，在两对信号键合线之间产生干扰，即，串扰。
将会参考图12中所示的结构示例描述限制信号间干扰即串扰的本发明的互连结构的优点。用作电源键合线的第二、第七、以及第八键合线31b、31g、以及31h具有与用作信号键合线的第四、第五、第九、以及第十键合线31d、31e、31i、31j相同的轮廓，并且被相互大致平行地布置。因此，通过被放置在它们之间的第八键合线31h在全长上屏蔽用于第一差分信号的传输的第一对信号键合线31d和31e、和用于第二差分信号的传输的第二对信号键合线31i和31j。因此，在第一对信号键合线31d和31e与第二对信号键合线31i和31j之间有效地限制了串扰。
如上所述，已经描述根据本发明的实施例的互连结构。在任意情况下，用作用于信号的返回路径的键合线和信号键合线被布置为具有强互阻抗。而且，用作用于电源的返回路径的键合线和电源键合线也被布置为具有强互阻抗。其原因在于，为了限制信号和电源之间的干扰，重要的是，在信号和其返回路径之间以及电源和其返回路径之间具有强耦合。本发明的互连结构在电源键合线和其返回路径键合线，即接地键合线之间具有强耦合。因此，本发明不仅对于减少串扰是有效的，对于减少电源阻抗也是有效的。
如上所述，本发明的互连结构实现下述问题：
(a)电源和信号之间的耦合和干扰的限制(共模噪声的限制)；
(b)电源噪声的限制；
(c)信号间干扰和串扰的限制；以及
(d)由于阻抗不连续性导致的信号反射的限制。
应注意的是，在没有矛盾的范围内能够自由地组合实施例。
尽管结合其数个实施例已经描述本发明，但是对本领域的技术人员来说显然的是，这些实施例仅被提供用于示出本发明，并且不应依赖于此在限制的意思上解释权利要求。

Claims (9)

1.一种互连结构，包括：半导体芯片；安装基板，其上安装所述半导体芯片；以及一组键合线，所述一组键合线用于连接所述半导体芯片和所述安装基板，
其中所述一组键合线包括：
第一信号键合线，所述第一信号键合线被包含在第一包络中并且用于传播信号；
第一电源键合线，所述第一电源键合线被包含在所述第一包络中并且被施加有第一电源电压；以及
第二电源键合线，所述第二电源键合线被包含在所述第二包络中并且被施加有第二电源电压，
其中所述第一包络和所述第二包络中的一个被布置在所述第一包络和所述第二包络中的另一个与所述安装基板之间，并且
所述第二电源键合线被布置在所述第二电源键合线和所述第一信号键合线之间的电磁耦合小于所述第二电源键合线和所述第一电源键合线之间的电磁耦合的位置中。
2.根据权利要求1所述的互连结构，其中所述第一和第二电源键合线与所述第一信号键合线中的具有最短全长的一条是最短键合线，
其中可选点被设置在所述最短键合线的与全长的一半相对应的区域中，
其中第一直线经过可选点和在剩下的两条键合线中的一条上离可选点最近的点，
其中第二直线经过可选点和在剩下的两条键合线中的另一条上离可选点最近的点，并且
其中所述第一和第二直线之间的角度处于60°至120°的范围内。
3.根据权利要求1所述的互连结构，其中第一直线经过所述第一电源键合线上的预定点和所述第一信号键合线上离所述预定点最近的点，
第二直线经过所述第一电源键合线上的预定点和所述第二电源键合线上离所述预定点最近的点，并且
所述第一和第二直线相互正交。
4.根据权利要求1至3中的任何一项所述的互连结构，其中所述一组键合线包括：
第二信号键合线，所述第二信号键合线被包含在所述第一包络中，并且被布置为与所述第一信号键合线相邻以与所述第一信号键合线一起传输差分信号。
5.根据权利要求1至3中的任何一项所述的互连结构，其中所述第一电源键合线被接地。
6.根据权利要求1至3中的任何一项所述的互连结构，其中所述第二电源键合线被接地。
7.一种具有互连结构的半导体器件，所述互连结构包括：半导体芯片；安装基板，其上安装所述半导体芯片；以及一组键合线，所述一组键合线用于连接所述半导体芯片和所述安装基板，
其中所述一组键合线包括：
第一信号键合线，所述第一信号键合线被包含在第一包络中并且用于传播信号；
第一电源键合线，所述第一电源键合线被包含在所述第一包络中并且被施加有第一电源电压；以及
第二电源键合线，所述第二电源键合线被包含在第二包络中并且被施加有第二电源电压，
其中所述第一包络和所述第二包络中的一个被布置在所述第一包络和所述第二包络中的另一个与所述安装基板之间，并且
所述第二电源键合线被布置在所述第二电源键合线和所述第一信号键合线之间的电磁耦合小于所述第二电源键合线和所述第一电源键合线之间的电磁耦合的位置中。
8.一种互连结构的设计方法，所述互连结构包括：半导体芯片；安装基板，其上安装所述半导体芯片；以及一组键合线，所述一组键合线用于连接所述半导体芯片和所述安装基板，
其中所述一组键合线包括：
第一信号键合线，所述第一信号键合线被包含在第一包络中并且用于传播信号；
第一电源键合线，所述第一电源键合线被包含在所述第一包络中并且被施加有第一电源电压；以及
第二电源键合线，所述第二电源键合线被包含在第二包络中并且被施加有第二电源电压，
所述设计方法包括：
设置所述第一信号键合线、所述第一电源键合线以及所述第二电源键合线中的每一个的长度的初始值；
基于设置值，通过使用电磁场分析来生成电路模型；
基于所述电路模型，通过执行电路模拟来计算共模噪声；
当计算的共模噪声不等于或者小于阈值时，改变所述第二电源键合线的长度的设置值；以及
重复所述生成、所述计算和所述改变，直到共模噪声等于或者小于阈值，
其中所述设置包括：
将所述第一电源键合线的长度的一半的值设置为所述第二电源键合线的长度的初始值。
9.根据权利要求8所述的设计方法，其中所述生成包括：
生成所述半导体芯片的模型；以及
生成所述安装基板的模型。
CN2011100332253A 2010-01-28 2011-01-28 互连结构及其设计方法 Pending CN102169855A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-016576 2010-01-28
JP2010016576A JP2011155184A (ja) 2010-01-28 2010-01-28 配線構造

Publications (1)

Publication Number Publication Date
CN102169855A true CN102169855A (zh) 2011-08-31

Family

ID=44308348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100332253A Pending CN102169855A (zh) 2010-01-28 2011-01-28 互连结构及其设计方法

Country Status (3)

Country Link
US (1) US8373263B2 (zh)
JP (1) JP2011155184A (zh)
CN (1) CN102169855A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104580939A (zh) * 2013-10-22 2015-04-29 佳能株式会社 图像捕捉装置、固态图像传感器以及照相机
WO2021227643A1 (zh) * 2020-05-14 2021-11-18 青岛海信宽带多媒体技术有限公司 一种光模块
CN115410935A (zh) * 2022-08-30 2022-11-29 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013125828A (ja) * 2011-12-14 2013-06-24 Renesas Electronics Corp 半導体装置
CN106980158A (zh) * 2016-01-19 2017-07-25 青岛海信宽带多媒体技术有限公司 一种光模块
TWI703693B (zh) * 2019-06-19 2020-09-01 瑞昱半導體股份有限公司 電子封裝結構及其晶片
WO2022168514A1 (ja) * 2021-02-05 2022-08-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538336B1 (en) 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
JP5255929B2 (ja) * 2008-07-04 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104580939A (zh) * 2013-10-22 2015-04-29 佳能株式会社 图像捕捉装置、固态图像传感器以及照相机
CN104580939B (zh) * 2013-10-22 2018-05-25 佳能株式会社 图像捕捉装置、固态图像传感器以及照相机
WO2021227643A1 (zh) * 2020-05-14 2021-11-18 青岛海信宽带多媒体技术有限公司 一种光模块
CN115410935A (zh) * 2022-08-30 2022-11-29 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统
CN115410935B (zh) * 2022-08-30 2023-09-26 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统

Also Published As

Publication number Publication date
JP2011155184A (ja) 2011-08-11
US20110180940A1 (en) 2011-07-28
US8373263B2 (en) 2013-02-12

Similar Documents

Publication Publication Date Title
CN102169855A (zh) 互连结构及其设计方法
CN102142420B (zh) 互连结构
JP6088893B2 (ja) 半導体装置及び配線基板
CN104051425B (zh) 用于减少通道串扰的耦合通孔
US20180374788A1 (en) Semiconductor device
JP2017528713A (ja) プリント回路基板内で被試験装置の直下に存在する埋込みシリアルデータ試験ループバックを実装する構造および実行方法
US6235997B1 (en) LSI package with equal length transmission Lines
CN206961822U (zh) 芯片的封装结构及印刷电路板
CN105826300A (zh) 半导体器件
US7405473B1 (en) Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing
TW201403784A (zh) 微連結高頻寬晶片對晶片之匯流排
JP5499696B2 (ja) 半導体装置及び実装構造
Kam et al. 40-Gb/s package design using wire-bonded plastic ball grid array
US8446735B2 (en) Semiconductor package
US9337521B2 (en) Crosstalk reduction in signal lines by crosstalk introduction
JP2013021269A (ja) 部品内蔵配線基板
US9245828B2 (en) High speed signal conditioning package
US8769469B1 (en) System and method of crossover determination in differential pair and bondwire pairs to minimize crosstalk
CN101604680B (zh) 引线框架、引线框架型封装及引脚列
Rossi et al. BGA Package for DDR3 Interface–4 vs 6 Layers Design Strategy and Electrical Performance Comparison
Zhang et al. Effect of via-transitions on signal integrity using power transmission lines
TWI810953B (zh) 半導體封裝裝置及其半導體配線板
CN103123918A (zh) 一种射频半导体器件
US20100006333A1 (en) Wiring substrate and method of manufacturing the same
JP2005322814A (ja) 配線の電気特性チューニング方法と半導体装置用基板およびこれを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110831