CN102169454A - 多处理器调试串口电路切换方法、装置及系统 - Google Patents
多处理器调试串口电路切换方法、装置及系统 Download PDFInfo
- Publication number
- CN102169454A CN102169454A CN2011101179937A CN201110117993A CN102169454A CN 102169454 A CN102169454 A CN 102169454A CN 2011101179937 A CN2011101179937 A CN 2011101179937A CN 201110117993 A CN201110117993 A CN 201110117993A CN 102169454 A CN102169454 A CN 102169454A
- Authority
- CN
- China
- Prior art keywords
- state machine
- switch
- cpu
- serial port
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明提供了一种多处理器调试串口电路切换方法、装置及系统,该系统包括:多个CPU,与各CPU均相连的串口电路切换装置,以及与所述串口电路切换装置相连的调试接口,其中:所述串口电路切换装置,用于维护一状态机,控制所述状态机现态指示的CPU与所述调试接口之间的传输通道导通;以及在接收到所述状态机现态指示的CPU发送来的切换控制信号后,控制所述状态机进行状态迁移,更新现态。该系统实现方法简单,所需控制管脚少,有效的节约了紧张的CPU的I/O资源,从而降低了设计的能耗,符合低碳设计的要求。
Description
技术领域
本发明涉及计算机领域,尤其涉及多处理器调试方法和系统。
背景技术
随着硬件电路的复杂度提升,板内的处理器数量逐渐增多,CPU一般都需要一个供调试用的Console口,因PCB板的空间和尺寸的限制,不可能每一个CPU都留出一个调试口,调试口太多会影响PCB的EMC特性,也不方便设备出厂调试。
针对多处理器系统调试,目前的做法一般是,针对需要加载系统的每个CPU,在板内将其对应的UART接口留出,通过转接板转换成能和电脑通讯的RS232口,这种做法需为CPU预留出UART接口,将占用板内较大的空间,且需要专门的转接板。另外,还有一种做法,即直接将各CPU的UART口引到面板上,而这种做法不但会占用板内空间,还会使得产品整体体积增力口。
上述传统解决方案实现起来较复杂,占用PCB空间较大,占用CPU资源较多,总体能耗较大,不利于节能环保。
发明内容
本发明要解决的技术问题是,提供一种多处理器调试串口电路切换方法、装置及系统,实现方法简单,所需控制管脚少,有效的节约了紧张的CPU的I/O资源,从而降低了设计的能耗,符合低碳设计的要求。
为了解决上述技术问题,本发明提出一种多处理器调试串口电路切换系统,包括多个CPU,与各CPU均相连的串口电路切换装置,以及与所述串口电路切换装置相连的调试接口,其中:
所述串口电路切换装置,用于维护一状态机,控制所述状态机现态指示的CPU与所述调试接口之间的传输通道导通;以及在接收到所述状态机现态指示的CPU发送来的切换控制信号后,控制所述状态机进行状态迁移,更新现态。
进一步地,上述系统还可具有以下特点:
所述串口电路切换装置,还用于接收一切换控制允许信号;
所述串口电路切换装置在所述切换控制允许信号表示允许切换,且接收到了所述状态机现态指示的CPU发送来的切换控制信号后,才控制所述状态机进行状态迁移。
进一步地,上述系统还可具有以下特点:
所述串口电路切换装置,在所述切换控制允许信号表示允许切换时,才接收所述切换控制信号。
进一步地,上述系统还可具有以下特点:
所述串口电路切换装置,在接收到所述切换控制信号后,才判断所述切换控制允许信号是否表示允许切换。
进一步地,上述系统还可具有以下特点:
所述串口电路切换装置,通过检测所述状态机现态指示的CPU的切换控制信号管脚电平是否发生跳变,以判断所述状态机现态指示的CPU是否发出切换控制信号。
为了解决上述技术问题,本发明还提出一种多处理器调试串口电路切换装置,包括接收模块、状态机处理模块,以及切换控制模块,其中:
所述接收模块,用于接收切换控制信号,并将其发送至所述状态机处理模块;
所述状态机处理模块,用于维护一状态机,在接收到所述状态机现态指示的CPU的切换控制信号后,控制所述状态机进行状态迁移,更新现态;
所述切换控制模块,用于控制所述状态机处理模块中所述状态机现态指示的CPU与调试接口之间的传输通道导通。
进一步地,上述装置还可具有以下特点:
所述状态机处理模块,还用于接收一切换控制允许信号;
所述状态机处理模块,在所述切换控制允许信号表示允许切换,且接收到了所述状态机现态指示的CPU发送来的切换控制信号后,才控制所述状态机进行状态迁移。
进一步地,上述装置还可具有以下特点:
所述状态机处理模块,在所述切换控制允许信号表示允许切换时,才接收所述切换控制信号。
进一步地,上述装置还可具有以下特点:
所述状态机处理模块,在接收到所述切换控制信号后,才判断所述切换控制允许信号是否表示允许切换。
进一步地,上述装置还可具有以下特点:
所述接收模块,还用于接收一切换控制允许信号;以及在所述切换控制允许信号表示允许切换时,才接收切换控制信号。
进一步地,上述装置还可具有以下特点:
所述接收模块包括:
缓存模块,用于分别检测并缓存各CPU的切换控制信号管脚电平;
比较模块,用于分别比较所述缓冲模块中存储各CPU的切换控制信号管脚电平是否发生跳变,如果发生跳变,则认为所述发生电平跳变的CPU发送出切换控制信号。
进一步地,上述装置还可具有以下特点:
所述状态机处理模块包括一计数器,所述计数器用于通过更新计数值以实现状态机的状态迁移;
所述切换控制模块包括判决器和控制开关,所述判决器用于根据所述计数器的计数值对应的状态机现态,控制所述控制开关,导通所述状态机现态指示的CPU与调试接口之间的传输通道。
为了解决上述技术问题,本发明还提出一种多处理器调试串口电路切换方法,包括:
串口电路切换装置维护一状态机,控制所述状态机现态指示的CPU与所述调试接口之间的传输通道导通;以及在接收到所述状态机现态指示的CPU发送来的切换控制信号后,控制所述状态机进行状态迁移,更新现态。
进一步地,上述方法还可具有以下特点:
所述串口电路切换装置还接收一切换控制允许信号;以及在所述切换控制允许信号表示允许切换,且接收到了所述状态机现态指示的CPU发送来的切换控制信号后,才控制所述状态机进行状态迁移。
进一步地,上述方法还可具有以下特点:
所述串口电路切换装置在所述切换控制允许信号表示允许切换时,才接收所述切换控制信号。
进一步地,上述方法还可具有以下特点:
所述串口电路切换装置在接收到所述切换控制信号后,才判断所述切换控制允许信号是否表示允许切换。
进一步地,上述方法还可具有以下特点:
所述串口电路切换装置通过检测所述状态机现态指示的CPU的切换控制信号管脚电平是否发生跳变,以判断所述状态机现态指示的CPU是否发出切换控制信号。
本发明提供的一种多处理器调试串口电路切换方法、装置及系统,实现方法简单,所需控制管脚少,有效的节约了紧张的CPU的I/O资源,从而降低了设计的能耗,符合低碳设计的要求。
附图说明
图1是本发明实施例一种多处理器调试串口电路切换系统方框图;
图2是本发明实施例一种多处理器调试串口电路切换系统的实现示意图;
图3是本发明实施例一种多处理器调试串口电路切换装置方框图;
图4是本发明实施例一种多处理器调试串口电路切换装置的逻辑示意图;
图5是本发明实施例一种多处理器调试串口电路切换方法流程图;
图6是本发明应用实例一种多处理器调试串口电路切换方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
参见图1,该图示出了本发明实施例一种多处理器调试串口电路切换系统,包括多个CPU,与各CPU均相连的串口电路切换装置,以及与所述串口电路切换装置相连的调试接口,其中:
所述串口电路切换装置,用于维护一状态机,控制所述状态机现态指示的CPU与所述调试接口之间的传输通道导通;以及在接收到所述状态机现态指示的CPU发送来的切换控制信号后,控制所述状态机进行状态迁移,更新现态。
其中,所述状态机可以根据需要进行设置,例如可以设置CPU0的下一状态为CPU1,也可以设置CPU0的下一状态为CPU2,本发明对此不做限制。当CPU0发出切换控制信号后,所述串口电路切换装置将控制状态机执行状态迁移,实现切换。
本发明实施例巧妙地设计出串口电路切换装置,有效地针对多CPU,而调试接口有限的问题,引入状态机控制理念,提供多对一的输出控制方案,实现可根据需要将多CPU中的任意一个切换至调试接口,从而能够有效节约紧张的CPU的I/O资源,降低总体能耗。
考虑到绝大多数CPU的通用I/O口上电默认为输入状态,在做输出用时需要软件配置,为防止软件配置过程中该I/O出现不定状态,导致UART口错误切换,本发明实施例巧妙地增加切换控制允许信号。即,所述串口电路切换装置,还用于接收一切换控制允许信号;以及在所述切换控制允许信号表示允许切换,且接收到了所述状态机现态指示的CPU发送来的切换控制信号后,才控制所述状态机进行状态迁移。在具体实现时,所述切换控制允许信号可以作为所述串口电路切换装置的使能信号,所述串口电路切换装置在所述切换控制允许信号表示允许切换时,才接收所述切换控制信号。所述切换控制允许信号也可以仅作为所述串口电路切换装置在接收到所述切换控制信号后,是否控制所述状态机进行状态迁移的一个判断条件,即,所述串口电路切换装置在接收到所述切换控制信号后,才判断所述切换控制允许信号是否表示允许切换。所述切换控制允许信号可以是由主CPU提供,系统上电后,主CPU进行配置,在完成配置之前,主CPU将所述切换控制允许信号设置为表示不允许切换状态,在完成配置之后,将所述切换控制允许信号设置为表示允许切换状态,从而有效地避免在配置未完成时,系统尚未稳定状态下可能造成误切换的问题,确保了切换的正确性。当然,所述切换控制允许信号的来源也可以是由外部接入的,本发明在此不做限制。
在具体实现时,所述CPU可以通过改变其切换控制信号管脚电平,以向所述串口电路切换装置发送切换控制信号。相应地,所述串口电路切换装置,通过检测所述状态机现态指示的CPU的切换控制信号管脚电平是否发生跳变,以判断所述状态机现态指示的CPU是否发出切换控制信号。
在具体实现时,所述串口电路切换装置可以由可编程逻辑器件实现,充分利用可编程逻辑器件的灵活性、高集成性以及管脚和资源丰富等特点有效节约紧张的CPU的I/O资源。
在具体实现时,各CPU通过UART口与所述串口电路切换装置相连,所述串口电路切换装置可以提供一UART数据传输通道,并通过RS232接口芯片与所述调试接口连接。其中,所述串口电路切换装置根据所述状态机控制所述状态机现态指示的CPU占用所述UART数据传输通道,从而实现所述状态机现态指示的CPU与所述调试接口之间的传输通道导通。
图2示出了本发明实施例多处理器调试串口电路切换系统的一种具体实现示意图。如图2所示,多个CPU的UART口通过可编程逻辑器件和RS232接口芯片与所述调试接口连接,主CPU(CPU1)提供所述切换控制允许信号至所述可编程逻辑器件,可编程逻辑器件维护一状态机,在切换控制允许信号表示允许切换状态时,控制所述状态机现态指示的CPU占据UART数据传输通道,从而使得该CPU可以使用调试接口;以及在接收到所述状态机现态指示的CPU发送来的切换控制信号后,控制所述状态机进行状态迁移,更新现态,从而切换另一CPU使用调试接口。
下面将进一步说明本发明实施例上述串口电路切换装置的设计,参见图3,包括接收模块、状态机处理模块,以及切换控制模块,其中:
所述接收模块,用于接收切换控制信号,并将其发送至所述状态机处理模块;
所述状态机处理模块,用于维护一状态机,在接收到所述状态机现态指示的CPU的切换控制信号后,控制所述状态机进行状态迁移,更新现态;
所述切换控制模块,用于控制所述状态机处理模块中所述状态机现态指示的CPU与调试接口之间的传输通道导通。
较佳地,为了提高切换的正确性,防止误切换,所述状态机处理模块,还可以接收一切换控制允许信号,在所述切换控制允许信号表示允许切换,且接收到了所述状态机现态指示的CPU发送来的切换控制信号后,才控制所述状态机进行状态迁移。在具体实现时,所述切换控制允许信号可以作为所述状态机处理模块的使能信号,所述状态机处理模块在所述切换控制允许信号表示允许切换时,才接收所述切换控制信号。所述切换控制允许信号也可以仅作为所述状态机处理模块在接收到所述切换控制信号后,是否控制所述状态机进行状态迁移的一个判断条件,即,所述状态机处理模块在接收到所述切换控制信号后,才判断所述切换控制允许信号是否表示允许切换。
其中,所述接收模块可以包括:缓存模块,用于分别检测并缓存各CPU的切换控制信号管脚电平。比较模块,用于分别比较所述缓冲模块中存储各CPU的切换控制信号管脚电平是否发生跳变,如果发生跳变,则认为所述发生电平跳变的CPU发送出切换控制信号。
较佳地,所述接收模块也可以以所述切换控制允许信号作为使能信号,在所述切换控制允许信号表示允许切换时,才接收切换控制信号。
其中,所述状态机处理模块可以包括一计数器:所述计数器用于通过更新计数值以实现状态机的状态迁移。
其中,所述切换控制模块可以包括判决器和控制开关:所述判决器用于根据状态机现态,控制所述控制开关,导通所述状态机现态指示的CPU与调试接口之间的传输通道。所述状态机处理模块以计数器实现时,所述状态机现态即所述计数器的计数值对应的状态机现态。
图4示出了上述串口电路切换装置具体实现过程的逻辑示意图。如图4所示,切换控制允许信号(可由主CPU产生)作为缓存器、比较器、计数器和判决器的使能信号,缓存器在切换控制允许信号表示允许切换时,检测并缓存各CPU的切换控制信号管脚电平,比较器在切换控制允许信号表示允许切换时,分别将各CPU缓存处理后的和未进行缓存处理的切换控制信号管脚电平进行比较,以判断各CPU的切换控制信号管脚电平是否发生跳变,计数器在切换控制允许信号表示允许切换时,根据CPU的切换控制信号管脚电平是否发生跳变的比较结果,维护一状态机,判决器在切换控制允许信号表示允许切换时,根据所述计数器的计数值对应的状态机现态,控制控制开关,以导通所述状态机现态指示的CPU与调试接口之间的传输通道。
基于本发明实施例上述多处理器调试串口电路切换系统,本发明实施例还提供了一种多处理器调试串口电路切换方法,如图5所示,包括步骤:
步骤S501:串口电路切换装置维护一状态机,在接收到所述状态机现态指示的CPU发送来的切换控制信号后,控制所述状态机进行状态迁移,更新现态;
步骤S502:所述串口电路切换装置控制所述状态机现态指示的CPU与所述调试接口之间的传输通道导通。
较佳地,步骤S502还可以包括,所述串口电路切换装置还接收一切换控制允许信号;以及在接收到所述状态机现态指示的CPU发送来的切换控制信号后,判断所述切换控制允许信号,如允许切换,才控制所述状态机进行状态迁移。
其中,步骤S501中,所述串口电路切换装置可以是通过检测所述状态机现态指示的CPU的切换控制信号管脚电平是否发生跳变,以判断所述状态机现态指示的CPU是否发出切换控制信号。
应用实例
下面以一具体应用实例做进一步说明。本应用实例中,系统中包括CPU1、CPU2、CPU3;其中,CPU1为主CPU,提供切换允许信号。状态机设计如下:
状态机状态 | 00 | 01 | 10 | 11 |
UART口 | CPU1(主) | CPU2 | CPU3 | CPU1(主) |
状态机默认状态为00(对应CPU1),00的次态为01(对应CPU2),01的次态为10(对应CPU3),10的次态为11(对应CPU1)。
根据上述状态机,实现切换控制的过程如图6所示,包括步骤:
步骤S601:系统上电,将CPU1的切换允许信号管脚、CPU1至CPU3的切换控制信号管脚电平均拉低,状态机的默认状态为00,UART数据通道默认由CPU1占据,即Console口默认为CPU1的调试口;
步骤S602:系统当前CPU(CPU1)将切换允许信号管脚电平拉高,将其切换控制信号管脚电平拉高;
所述系统当前CPU即状态机现态对应的CPU;
步骤S603:串口电路切换装置检测到状态机现态(00)对应的CPU(CPU1)的切换控制信号管脚电平跳变,且主CPU(CPU1)的切换允许信号管脚电平为高电平,控制状态机向次态(01)做状态迁移,更新现态(更新为01),然后控制所述状态机更新后的现态(01)指示的CPU(CPU2)占据UART数据通道,即Console口切换为CPU1的调试口。
之后,当前CPU可以根据需要继续执行步骤S602~S603,实现切换控制,将需要的CPU与调试接口的传输通道导通,本发明在此不再赘述。
其中,在执行步骤S603时,可以使用计数器实现状态机的状态迁移,即,建立所述计数器的计数值与状态机状态的对应关系,通过更新所述计数器的计数值,实现状态机状态迁移。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,本领域技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (17)
1.多处理器调试串口电路切换系统,其特征在于,包括多个CPU,与各CPU均相连的串口电路切换装置,以及与所述串口电路切换装置相连的调试接口,其中:
所述串口电路切换装置,用于维护一状态机,控制所述状态机现态指示的CPU与所述调试接口之间的传输通道导通;以及在接收到所述状态机现态指示的CPU发送来的切换控制信号后,控制所述状态机进行状态迁移,更新现态。
2.如权利要求1所述的系统,其特征在于:
所述串口电路切换装置,还用于接收一切换控制允许信号;
所述串口电路切换装置在所述切换控制允许信号表示允许切换,且接收到了所述状态机现态指示的CPU发送来的切换控制信号后,才控制所述状态机进行状态迁移。
3.如权利要求2所述的系统,其特征在于:
所述串口电路切换装置,在所述切换控制允许信号表示允许切换时,才接收所述切换控制信号。
4.如权利要求2所述的系统,其特征在于:
所述串口电路切换装置,在接收到所述切换控制信号后,才判断所述切换控制允许信号是否表示允许切换。
5.如权利要求1-4中任何一项所述的系统,其特征在于:
所述串口电路切换装置,通过检测所述状态机现态指示的CPU的切换控制信号管脚电平是否发生跳变,以判断所述状态机现态指示的CPU是否发出切换控制信号。
6.多处理器调试串口电路切换装置,其特征在于,包括接收模块、状态机处理模块,以及切换控制模块,其中:
所述接收模块,用于接收切换控制信号,并将其发送至所述状态机处理模块;
所述状态机处理模块,用于维护一状态机,在接收到所述状态机现态指示的CPU的切换控制信号后,控制所述状态机进行状态迁移,更新现态;
所述切换控制模块,用于控制所述状态机处理模块中所述状态机现态指示的CPU与调试接口之间的传输通道导通。
7.如权利要求6所述的装置,其特征在于:
所述状态机处理模块,还用于接收一切换控制允许信号;
所述状态机处理模块,在所述切换控制允许信号表示允许切换,且接收到了所述状态机现态指示的CPU发送来的切换控制信号后,才控制所述状态机进行状态迁移。
8.如权利要求7所述的装置,其特征在于:
所述状态机处理模块,在所述切换控制允许信号表示允许切换时,才接收所述切换控制信号。
9.如权利要求7所述的装置,其特征在于:
所述状态机处理模块,在接收到所述切换控制信号后,才判断所述切换控制允许信号是否表示允许切换。
10.如权利要求7所述的装置,其特征在于:
所述接收模块,还用于接收一切换控制允许信号;以及在所述切换控制允许信号表示允许切换时,才接收切换控制信号。
11.如权利要求6-10中任何一项所述的装置,其特征在于,所述接收模块包括:
缓存模块,用于分别检测并缓存各CPU的切换控制信号管脚电平;
比较模块,用于分别比较所述缓冲模块中存储各CPU的切换控制信号管脚电平是否发生跳变,如果发生跳变,则认为所述发生电平跳变的CPU发送出切换控制信号。
12.如权利要求6-10中任何一项所述的装置,其特征在于:
所述状态机处理模块包括一计数器,所述计数器用于通过更新计数值以实现状态机的状态迁移;
所述切换控制模块包括判决器和控制开关,所述判决器用于根据所述计数器的计数值对应的状态机现态,控制所述控制开关,导通所述状态机现态指示的CPU与调试接口之间的传输通道。
13.多处理器调试串口电路切换方法,其特征在于,包括:
串口电路切换装置维护一状态机,控制所述状态机现态指示的CPU与所述调试接口之间的传输通道导通;以及在接收到所述状态机现态指示的CPU发送来的切换控制信号后,控制所述状态机进行状态迁移,更新现态。
14.如权利要求13所述的方法,其特征在于:
所述串口电路切换装置还接收一切换控制允许信号;以及在所述切换控制允许信号表示允许切换,且接收到了所述状态机现态指示的CPU发送来的切换控制信号后,才控制所述状态机进行状态迁移。
15.如权利要求14所述的方法,其特征在于:
所述串口电路切换装置在所述切换控制允许信号表示允许切换时,才接收所述切换控制信号。
16.如权利要求14所述的方法,其特征在于:
所述串口电路切换装置在接收到所述切换控制信号后,才判断所述切换控制允许信号是否表示允许切换。
17.如权利要求13-16中任何一项所述的方法,其特征在于:
所述串口电路切换装置通过检测所述状态机现态指示的CPU的切换控制信号管脚电平是否发生跳变,以判断所述状态机现态指示的CPU是否发出切换控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110117993.7A CN102169454B (zh) | 2011-05-09 | 2011-05-09 | 多处理器调试串口电路切换方法、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110117993.7A CN102169454B (zh) | 2011-05-09 | 2011-05-09 | 多处理器调试串口电路切换方法、装置及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102169454A true CN102169454A (zh) | 2011-08-31 |
CN102169454B CN102169454B (zh) | 2014-09-17 |
Family
ID=44490619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110117993.7A Active CN102169454B (zh) | 2011-05-09 | 2011-05-09 | 多处理器调试串口电路切换方法、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102169454B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103268275A (zh) * | 2013-05-03 | 2013-08-28 | 杭州电子科技大学 | 手持式串口模拟器 |
CN106445859A (zh) * | 2016-07-26 | 2017-02-22 | 安徽皖通邮电股份有限公司 | 一种单板上多个处理器调试口复用切换方法和装置 |
CN106549881A (zh) * | 2015-09-17 | 2017-03-29 | 中兴通讯股份有限公司 | 一种单板上多个处理器串口复用的切换方法、装置及系统 |
CN106776186A (zh) * | 2016-12-29 | 2017-05-31 | 湖南国科微电子股份有限公司 | 一种多cpu架构下的cpu运行状态调试方法和系统 |
CN109558369A (zh) * | 2018-11-29 | 2019-04-02 | 杭州迪普科技股份有限公司 | 多cpu单串口的控制方法、装置、设备及系统 |
CN110059044A (zh) * | 2019-03-13 | 2019-07-26 | 深圳和而泰家居在线网络科技有限公司 | 串口切换方法及系统 |
CN111737069A (zh) * | 2020-06-19 | 2020-10-02 | 浪潮(北京)电子信息产业有限公司 | 一种调试电路、开发板、调试方法以及设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1804826A (zh) * | 2005-01-11 | 2006-07-19 | Ut斯达康通讯有限公司 | 分布式多处理器系统及其上对等关联状态机间通讯的方法 |
CN101089835A (zh) * | 2007-05-30 | 2007-12-19 | 华为技术有限公司 | 单串口多cpu的控制方法、系统及设备 |
CN101226498A (zh) * | 2008-02-02 | 2008-07-23 | 华为技术有限公司 | 获取处理器工作状态的方法、多处理器系统与处理器 |
-
2011
- 2011-05-09 CN CN201110117993.7A patent/CN102169454B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1804826A (zh) * | 2005-01-11 | 2006-07-19 | Ut斯达康通讯有限公司 | 分布式多处理器系统及其上对等关联状态机间通讯的方法 |
CN101089835A (zh) * | 2007-05-30 | 2007-12-19 | 华为技术有限公司 | 单串口多cpu的控制方法、系统及设备 |
CN101226498A (zh) * | 2008-02-02 | 2008-07-23 | 华为技术有限公司 | 获取处理器工作状态的方法、多处理器系统与处理器 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103268275A (zh) * | 2013-05-03 | 2013-08-28 | 杭州电子科技大学 | 手持式串口模拟器 |
CN106549881A (zh) * | 2015-09-17 | 2017-03-29 | 中兴通讯股份有限公司 | 一种单板上多个处理器串口复用的切换方法、装置及系统 |
CN106445859A (zh) * | 2016-07-26 | 2017-02-22 | 安徽皖通邮电股份有限公司 | 一种单板上多个处理器调试口复用切换方法和装置 |
CN106776186A (zh) * | 2016-12-29 | 2017-05-31 | 湖南国科微电子股份有限公司 | 一种多cpu架构下的cpu运行状态调试方法和系统 |
CN106776186B (zh) * | 2016-12-29 | 2020-04-07 | 湖南国科微电子股份有限公司 | 一种多cpu架构下的cpu运行状态调试方法和系统 |
CN109558369A (zh) * | 2018-11-29 | 2019-04-02 | 杭州迪普科技股份有限公司 | 多cpu单串口的控制方法、装置、设备及系统 |
CN110059044A (zh) * | 2019-03-13 | 2019-07-26 | 深圳和而泰家居在线网络科技有限公司 | 串口切换方法及系统 |
CN110059044B (zh) * | 2019-03-13 | 2023-08-25 | 深圳数联天下智能科技有限公司 | 串口切换方法及系统 |
CN111737069A (zh) * | 2020-06-19 | 2020-10-02 | 浪潮(北京)电子信息产业有限公司 | 一种调试电路、开发板、调试方法以及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN102169454B (zh) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102169454B (zh) | 多处理器调试串口电路切换方法、装置及系统 | |
CN101689106B (zh) | 多处理器控制装置、多处理器控制方法以及多处理器控制电路 | |
US8521929B2 (en) | Virtual serial port management system and method | |
CN105279133A (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
JP6176633B2 (ja) | レガシーハードウェアおよびソフトウェアに対する強化された再ホスティング性能 | |
CN102360311B (zh) | 计算机系统 | |
CN104216745A (zh) | 一种半主动悬架ecu控制器软件在线升级系统与方法 | |
CN105556493A (zh) | 用于跨设备组合存储器资源的技术 | |
CN101286095A (zh) | 一种智能型计算机外部设备接口切换控制器 | |
CN110399034B (zh) | 一种SoC系统的功耗优化方法及终端 | |
JPWO2009075070A1 (ja) | 共有キャッシュ制御装置、共有キャッシュ制御方法及び集積回路 | |
EP3846036A1 (en) | Matrix storage method, matrix access method, apparatus and electronic device | |
CN111008162A (zh) | 一种单PCIE插槽支持多PCIE Port的实现方法及系统 | |
CN101661304A (zh) | 一种计算机及其输入设备共用方法 | |
CN116644011B (zh) | 一种i2c设备的快速识别方法、装置、设备及存储介质 | |
CN106528320A (zh) | 计算机系统 | |
CN103064477B (zh) | 一种服务器主板设计方法 | |
CN105739666A (zh) | 用于降低功耗的转换方法及其运算装置 | |
JP2017507411A (ja) | 動的言語でのインラインキャッシュのためのハードウェアアクセラレーション | |
CN105468549A (zh) | 芯片装置及其电子系统 | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
US9652429B2 (en) | Horizontally expandable computing system | |
CN103634237A (zh) | 微型电信计算架构机架管理控制器 | |
CN213338516U (zh) | 一种以i-MX 8MM为核心的嵌入式计算机主板 | |
CN102880585A (zh) | 用于具有多个处理器核心的处理器系统的同步器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |