CN102166888B - 驱动器电路、驱动器设备和图像形成设备 - Google Patents

Abstract

本发明涉及驱动器电路、驱动器设备和图像形成设备。一种驱动器电路用于驱动连接在电源端子（VDD）和公共端子（IN）之间的多组开关元件。每个开关元件包括连接到电源端子（VDD）的阳极、阴极和栅极。阳极连接到电源且阴极连接到公共端子。栅极控制阳极和阴极之间的电导通。驱动器电路包括连接在电源端子和公共端子之间的开关电路以及驱动电流（Iout）流入的驱动电路（41，42，43）。开关电路与开关元件并联，且开关电路响应于供应的控制信号（DRV-ON）在电源端子（VDD）和公共端子（IN）之间电连接或断开。传输线（70）具有特定特征阻抗，连接在公共端子（IN）和驱动器电路之间。

Description

驱动器电路、驱动器设备和图像形成设备

技术领域

本发明涉及用于循环地选择性地驱动排列成行的多个元件的驱动器电路，该多个元件例如是作为用于电子照相打印机的光源或用于显示设备的显示元件的发光晶闸管，本发明还涉及采用该驱动器电路的驱动设备以及采用该驱动设备的图像形成设备。 

背景技术

诸如电子照相打印机的一些现有图像形成设备采用其中排列多个发光元件的曝光单元。发光元件例如是三端开关元件或具有阳极、阴极和栅极的发光晶闸管。单个驱动器电路选择性地驱动发光晶闸管的栅极，由此导致电流从阳极通过预定发光晶闸管流到阴极，以发射光。 

使用发光晶闸管的一种已知打印头是在日本专利申请公报No. 2001-287393中公开的自扫描发光打印头。该打印头具有经由线缆连接到打印机控制器的打印头。所连接的打印头具有发光晶闸管阵列且打印机控制器具有用于驱动所连接的打印头的驱动器电路。 

所连接的打印头包括发光阵列和自扫描电路。发光阵列包括多个发光晶闸管，该多个发光晶闸管具有连接到电源的阳极以及连接到接地端子的阴极。自扫描电路向相应发光晶闸管的栅极提供触发信号。驱动器电路由CMOS晶体管形成的CMOS反相器和连接到CMOS反相器的输出的限流电阻器组成。限流电阻器通过线缆连接到公共端子。 

上述自扫描打印头如下操作：通过到连接到发光晶闸管的阳极的公共端子的限流电阻器向发光晶闸管供应正电压。自扫描电路向相应发光晶闸管的栅极提供触发信号以发射光，由此导致发光晶闸管发射光。 

现有的自扫描打印头具有以下缺点。当驱动器电路通过线缆向所连接的打印头提供驱动电流时，驱动电流可以具有由于线缆中多次反射而扭曲的波形。这种类型的失真发生在驱动电流的上升沿和下降沿，导致驱动电流的有效脉冲宽度中的变化，且由此导致曝光能量中的变化。曝光能量中的变化导致不均匀打印密度。 

减轻信号反射的一种方式是选择具有与限流电阻器的电阻匹配的特征阻抗的线缆。然而，市面上的线缆具有它们的预定特征阻抗且不能选择为满足各种电路设计。另一方面，限流电阻器的电阻根据CMOS反相器的电源电压和发光晶闸管的阳极-阴极电压以及驱动电流选择且约为200欧姆。因而，限流电阻器的电阻必然不同于线缆的特征阻抗，使得信号反射引起由于线缆和限流电阻器之间的阻抗失配导致的信号反射，导致对曝光能量量精确控制的问题。 

发明内容

本发明的目的是解决上述现有技术问题。 

一种驱动器电路用于驱动连接在电源端子（VDD）和公共端子（IN）之间的多组开关元件。每个开关元件包括连接到电源端子（VDD）的阳极、阴极和栅极。阳极连接到电源且阴极连接到公共端子。栅极控制阳极和阴极之间的电导通。驱动器电路包括连接在电源端子和公共端子之间的开关电路以及驱动电流（Iout）流入的驱动电路（41，42，43）。开关电路与开关元件并联，且开关电路响应于供应到其的控制信号（DRV-ON）在电源端子（VDD）和公共端子（IN）之间电连接或断开。具有特定特征阻抗的传输线（70）连接在公共端子（IN）和驱动器电路之间。 

本发明的应用性的其他方面将从此后给出的详细描述变得显现。然而，应当理解，尽管详细描述和特定示例指示本发明的优选实施例，它们仅是说明性的，因为本领域技术人员从详细描述显见本发明的范围内的各种变化和修改。 

附图说明

从下面给出的详细描述和仅说明性给出的附图将更加完整地理解本发明，附图并不旨在限制本发明，且其中： 

图1说明根据第一实施例的图像形成设备的略图；

图2是图1中示出的光学打印头的剖面图；

图3是图2中示出的电路板的透视图；

图4是说明与图1中示出的图像形成设备一起使用的打印机控制器的配置的框图；

图5说明图4中示出的打印控制器和打印头的电路配置；

图6A-6D说明图5中示出的发光晶闸管；

图7说明现有技术的打印头和打印机控制器的对比例；

图8A是驱动器电路和发光晶闸管的等效电路；

图8B说明电流波形；

图9是说明打印控制器和打印头的操作细节的时序图；

图10是说明根据第二实施例的打印控制器和打印头的电路的轮廓的框图；

图11A示出具有集电极、发射极和基极的NPN双极晶体管的电路符号；

图11B和11C是NPN双极晶体管的剖面图；以及

图12是说明图10中示出的打印头和打印控制器的操作细节的时序图。

具体实施方式

第一实施例 

{图像形成设备}

图1说明根据第一实施例的图像形成设备的略图。

图像形成设备1是结合了打印头的串联电子照相彩色打印机，打印头例如是采用用于驱动发光元件（例如，三端子晶闸管）阵列的驱动器设备的光学打印头。图像形成设备1包括分别形成黑色（K）图像、黄色（Y）图像、洋红（M）图像和青色（C）图像的4个处理单元10-1至10-4。4个处理单元从例如纸张20的记录介质的传输路径的上游到下游排列。处理单元的每一个基本相同；为简单起见，将仅仅描述用于形成青色图像的处理单元10-3的操作，应当理解其他处理单元可以以类似的方式工作。 

处理单元10-3包括可以以箭头A示出的方向旋转的感光鼓11。充电单元12，例如光学打印头的曝光单元13、显影单元14以及清洁装置15依此顺序布置在感光鼓11周围。充电单元12对感光鼓11的表面充电。曝光单元13选择性地照射感光鼓11的充电表面以形成静电潜像。显影单元14向感光鼓11上形成的静电潜像沉积洋红调色剂以形成洋红调色剂图像。清洁装置15在将洋红调色剂图像转印到纸张20之后去除感光鼓11上剩余的调色剂。驱动源（未示出）经由齿轮传动链旋转地驱动感光鼓11和各式各样的锟子。 

其中保持一叠纸张20的纸盒21布置在图像形成设备1的下部。跳跃锟（hopping roller）22布置在纸盒21上方，且逐页地将纸张20馈入传输路径。释放锟25与夹送锟24协作以保持纸张20处于夹置关系。套准调节辊（registry roller）26与夹送锟24协作以校正纸张20的歪斜，且将纸张20传送到处理单元10-1。释放锟25和套准调节辊26布置在跳跃锟22的下游。驱动源（未示出）经由齿轮传动链旋转地驱动跳跃锟22、传送锟25和套准调节辊26。 

转印单元例如由半导电橡胶材料形成且并行于处理单元10-1至10-4的感光鼓11。当在感光鼓11上形成的调色剂图像转印到纸张20上时，转印单元27接收高电压，从而在每个转印单元27与相应感光鼓11的表面两端形成电势差。 

定影单元28位于处理单元10-4的下游，且包括其中结合加热器的加热锟以及压力锟。当纸张20经过压力锟和加热锟之间限定的定影点时，纸张20上的调色剂图像在热和压力下定影。释放锟29和30、夹送锟31和32以及堆纸器33布置在定影单元28的下游。释放锟29和30分别与压力锟31和32协作以保持纸张20处于夹置关系，且将纸张20传送到堆纸器33。加热锟、压力锟和释放锟29和30例如经由齿轮传动链通过从驱动源（未示出）发射的驱动功率旋转地驱动。 

图像形成设备1如下操作： 

跳跃锟22逐张地将纸张20从纸盒21馈入到传送路径。纸张20被传送锟25、套准调节辊26和夹送锟23和24保持在夹置关系，且传送到处理单元10-1的感光鼓11和转印单元27之间限定的转印点。当感光鼓11旋转时，纸张20进一步传送通过转印点，使得感光鼓11上的调色剂图像转印到纸张20上。同样，纸张20传送通过剩余处理单元10-2至10-4，使得相应颜色的调色剂图像被转印到套准的纸张20上。

当纸张20通过定影单元28时，纸张20上携带的调色剂图像被定影。纸张20还通过释放锟29和30以及夹送锟32和32进一步传送到在图像形成设备1的外壁上限定的堆纸器33。这完成了打印。 

{光学打印头的构造} 

图2是图1中示出的光学打印头13的剖面图。图3是图2中示出的电路板13b的透视图。

光学打印头13包括底座13a和在图3中示出安装在底座13a上的电路板13b。电路板包括固定在底座13a上的印刷电路板13b、结合集成移位寄存器且借助粘合剂结合到印刷电路板13b的多个集成电路（此后称为IC）芯片、结合了一行发光元件（例如，借助粘合剂结合到IC芯片的发光晶闸管）的发光元件阵列。发光元件阵列200和相应IC芯片100借助薄膜布线（未示出）彼此电相连。IC芯片100的多个端子和印刷电路板13b上的布线焊盘（未示出）借助于结合线13g电连接。 

透镜阵列13c（例如棒透镜阵列）由多个柱状光学元件构成且布置在多个发光阵列200上方。棒透镜阵列13c由支持器13d固定支撑。底座13a、印刷电路板13b和支持器13d借助夹具13e和13f牢固地夹在一起。 

{打印机控制器} 

图4是说明与图1中示出的图像形成设备一起使用的打印机控制器的配置的框图。

打印控制器包括位于图像形成设备1的打印引擎中的打印控制器40。打印控制器40主要包括微处理器、只读存储器（ROM）、随机存取存储器（RAM）、输入/输出端口和计时器。打印机控制器从图像处理部（未示出）接收控制信号SG1和视频信号（位图数据）SG2以执行图像形成设备1的整体操作的连续控制，由此执行打印。打印控制器40连接到处理单元10-1至10-4的4个光学打印头13、定影单元28的加热器28a、驱动器50和52、输入纸张传感器54、输出纸张传感器55、剩余纸张传感器56、纸张大小传感器57、定影单元温度传感器58、高压充电电源59以及高压转印电源60。驱动器50连接到显影/转印处理电机（PM）51。驱动器52连接到纸张传送电机（PM）53。高压充电电源59连接到显影单元14。高压转印电源60连接到转印单元27。 

打印控制器40如下操作： 

当从图像处理部接收命令打印的控制信号SG1时，打印控制器40借助温度传感器58确定定影单元28中的加热锟是否处于可用的温度范围。如果温度低于可用的温度范围，则打印控制器40向加热器28a提供电功率以使得加热锟加热到可用的温度。打印控制器40然后促使驱动器50旋转显影/转印处理电机51且输出充电信号SGC以开启高压充电电源59，由此对显影单元14充电。

剩余纸张传感器56检测纸盒中是否存在纸张20且纸张大小传感器57检测纸张20的大小。合适大小的纸张20然后被馈入到传送路径。纸张传送电机53耦合到行星齿轮组件（未示出）且适于在正向和反向旋转。切换纸张传送电机53的旋转方向允许根据纸张20的大小切换传送锟25的旋转方向。当开始在纸张的一页上打印时，纸张传送电机53首先反向旋转，由此传送纸张20预定量，直到输入纸张传感器54检测到纸张20。纸张传送电机53然后正向旋转以将纸张20传送到图像形状设备1的打印引擎。 

当纸张20到达可以执行打印的位置时，打印控制器40向图像处理部（未示出）提供包括主扫描同步信号和子扫描同步信号的时序信号SG3，且接收视频信号SG2。视频信号SG2在图像处理部中被逐页地编辑且被打印控制器40接收。视频信号SG2被转印为供应到相应光学打印头13的打印数据信号HD-DATA3至HD-DATA0。光学打印头13中每一个结合多个发光晶闸管，每个晶闸管形成图像的点或像素。 

视频信号SG2被逐行地发射和接收。光学打印头13照射感光鼓11的负充电表面以形成由点形成的静电潜像。点由于暴露于光而具有增加的电势。调色剂在显影单元14中负充电且然后通过库仑力被吸引到感光鼓11上形成的点，由此形成调色剂图像。 

感光鼓11上的调色剂图像然后被传送到在感光鼓1和转印单元27之间限定的转印点。转印信号SG4导致高电压转印电源60开启，由此在纸张20经过感光鼓11和转印单元27之间限定的转印点时将调色剂图像转印到纸张20上。纸张20上携带调色剂图像且通过定影单元28的加热锟和压力锟之间限定的定影点，使得调色剂图像在热和压力下定影。纸张20然后进一步传送经过输出纸张传感器46。 

响应于来自纸张大小传感器48和输入纸张传感器54的检测信号，打印控制器40导致高压转印电源60开启以在纸张20经过转印点时向转印单元27应用高压。在完成打印之后，当纸张20经过输出纸张传感器55时，打印控制器40导致高压充电电源59停止向显影部14应用高压，且显影/转印处理电机51停止旋转。针对每一页重复上述操作，直到所有打印数据都被打印。 

{打印控制器和打印头} 

图5说明图4中示出的打印控制器40和打印头13的电路配置。

打印控制器40和打印头13借助线缆70电相连。线缆70具有连接到打印控制器40的连接器71和连接到打印头13的连接器72并且可以是具有特定阻抗的任何类型的传输线，包括同轴线缆和双绞线。 

打印头13包括在IC芯片100中形成的移位寄存器110、发光元件阵列200以及开关器件（例如，开关电路）230。 

移位寄存器110包括多个触发器（此后称为FF）FF 111-1至FF 111-n，且向发光元件阵列输出触发信号（例如，触发电流）以开启或关闭发光元件。每个FF 111具有通过其输入数据的输入端子D、通过其输出输出的输出端子Q以及通过其输入串行时钟信号SCK的时钟端子CK。串行数据SI被输入到第一级FF 111-1的输入端子D且FF 111-1的输出端子Q连接到第二级F 111-2的输入端子D。同样，剩余的触发器级联。当打印控制器40经由线缆70和连接器71和71向寄存器110发送串行时钟SCK和串行数据SI时，移位寄存器110基于串行时钟SCK将所接收的数据从第一级FF 111-1移位到最后级FF 111-n，由此从输出端子Q1输出输出至Qn。 

移位寄存器110例如使用CMOS技术在硅晶片衬底上制造，但是也可以使用已知的薄膜晶体管（TFT）技术在玻璃衬底上制造。 

发光元件阵列200具有多个发光晶闸管210-1至210-n，每个发光晶闸管具有连接到电源的第一端子或阳极、连接到公共端子IN的第二端子或阴极以及连接到移位寄存器110的相应输出端子（Q1-Qn）的第三端子或栅极。当电源电压VDD应用于发光晶闸管的阳极和阴极两端时，如果触发电流流入栅极，则晶闸管导通，使得阴极电流Ik从阳极流到阴极以发射光。如果以600dpi的分辨率在A4大小的纸张上执行打印，打印头13采用总共4992个发光晶闸管。 

开关电路230根据正逻辑ON/OFF命令信号DEVON-P（“P”暗示正逻辑）在VDD端子和公共端子IN之间连接或断开。开关电路230指示反相器231和传输门232。反相器231输出反转ON/OFF命令信号DRVON-P。传输门232基于反相器231的输出信号在VDD端子和公共端子IN之间连接或断开。传输门232包括PMOS晶体管和NMOS晶体管。PMOS晶体管根据应用于栅极的ON/OFF命令信号DRVON-P的状态变成ON或OFF。NMOS晶体管根据应用于栅极的反相器231的输出信号的状态变成ON或OFF。PMOS晶体管和NMOS晶体管并联在VDD端子和公共端子IN之间。当传输门232为ON时，电流Io从其流过。 

打印控制器40包括向打印头13供应串行数据SI和串行时钟SSK的电路（未示出）、以时分方式驱动发光元件阵列200的多个驱动器电路41、电源端子以及接地端子。在图5中仅示出了驱动器电路41之一。发光元件阵列200包括总共4992个发光晶闸管。4992个发光晶闸管分成多个组，每个组由相应驱动器电路41同时驱动。 

下面是典型的设计。总共26个阵列芯片在印刷电路板13b上排列，每个阵列芯片具有192个发光晶闸管21（210-1至210-192）。因而，打印头13具有总共4992（=26×192）个发光晶闸管。驱动器电路41具有连接到相应发光元件阵列200的26个输出端子。驱动器电路41位于如图5所示的打印机控制器40内。相反，驱动器电路41也可以在打印头13中，其中线缆70可以被消除。然而，打印头13具有对应于打印介质（例如，A4大小的纸张或A3大小的纸张）的大小的特定长度，并且具有印刷电路板，其具有对应于打印介质的大小的长度。形成在印刷电路板上的信号路径也可以具有特定特征阻抗，并且如果在没有考虑其特征阻抗的情况下形成信号路径，则可能发生信号反射。 

驱动器电路41包括例如恒流电路42形式的驱动源。恒流电路42具有在其饱和区操作的NMOS晶体管43。换句话说，NMOS晶体管43具有对其应用偏置电压Vb的栅极、连接到数据端子D的漏极，且在其饱和区操作以向输出端子D供应驱动电流Iout。数据端子D通过连接器71、线缆70和连接器72连接到打印头13的公共端子IN。 

{晶闸管} 

图6A-6D说明图5中示出的发光晶闸管210。

参考图6A，发光晶闸管210包括阳极A、阴极K和栅极G。 

图6B是发光晶闸管210的剖面图。通过已知的金属有机气相沉积（MO-CVD），例如通过在GaAs晶片上外延生长预定晶体来制作发光晶闸管210。 

首先，在晶片衬底上外延生长预定牺牲层和缓冲层（未示出），且然后制造三层结构。该三层结构包括按如下顺序层叠的含有N型杂质的N型层211、含有P型杂质的P型层212以及含有N型杂质的N型层213。通过光刻在最上方N型层内213中选择性地形成P型杂质区域214。通过已知蚀刻技术在晶片中形成凹槽以限定各个装置。当执行蚀刻时，作为发光晶闸管210的最下层的N型层213的一部分通过蚀刻露出。在露出区域上形成金属布线以形成用于阴极K的电极。还分别在P型杂质区域214和N型层212上形成用于阳极A和栅极G的电极。 

图6C说明通过已知MO-CVD在GaAs晶片上外延生长预定晶体来制作的发光晶闸管的另一示例。 

首先，在晶片衬底上外延生长预定牺牲层和缓冲层（未示出）且然后制作PNPN 4层结构。4层结构包括依如下顺序层叠的含有N型杂质的N型层211、含有P型杂质的P型层212、含有N型杂质的N型层213以及含有P型杂质的P型层215。通过已知蚀刻方法在结构中形成凹槽以限定各个装置。当执行蚀刻时，作为发光晶闸管210的最下层的N型层211的一部分露出。同样，作为最上层的P型层215的一部分露出。在P型层215上的露出区域上形成金属布线以形成阳极A。与此同时，在N型层212上形成栅极G。 

从图6D可以清楚地看出，发光晶闸管210由PNP晶体管221和NPN晶体管222构成。PNP晶体管221的发射极对应于发光晶闸管210的阳极A，且PNP晶体管222的基极对应于栅极G。栅电极还连接到NPN晶体管222的集电极。PNP晶体管221的集电极连接到NPN晶体管222的基极。NPN晶体管222的发射极对应于晶闸管210的阴极K。 

图6A-6D中示出的发光晶闸管210具有在GaAs晶片上形成的AlGaAs层。晶闸管210不限于该配置。晶闸管210可以具有在GaAs晶片上形成的GaP、GaAsP或AlGaInP层或者在蓝宝石衬底上形成的GaN、AlGaN或InGaN层。 

使用外延膜结合，图6B和6C中示出的晶闸管210可以结合到晶片，该晶片上集成具有移位寄存器110的多个驱动器IC 100。使用光刻，形成互连以连接移位寄存器110的端子和发光晶闸管210的端子区域。然后通过已知划片技术将晶片划片成各个驱动器IC芯片，由此获得包括IC芯片100和发光晶闸管阵列200的合成芯片。 

{打印头和打印控制器的对比例} 

图7说明现有技术中打印头和打印机控制器的对比例。与图5中示出的相似的元件由相同的参考符号给出。

将描述图7中示出的对比例的打印头13A和打印机控制器40A的配置和操作。 

打印控制器40A控制打印头13A。和打印头13中一样，打印头13A具有移位寄存器110和发光元件阵列200，但是不具有开关电路230。打印控制器40A具有不同于第一实施例的驱动器电路41的驱动器电路41A。 

驱动器电路41A由反相器44和限流电阻器47组成。反相器44包括PMOS晶体管45和NMOS晶体管46。PMOS晶体管45和NMOS晶体管46串联在VDD端子和接地GND之间。反相器44反转ON/OFF命令信号DRVON-P，且具有经由电阻器47连接到数据端子D的输出。和第一实施例一样，数据端子D通过线缆70和连接器72连接到打印头13一侧上的公共端子IN。 

例如，当ON/OFF命令信号DRVON-P位于低电平时，驱动器电路41A的PMOS晶体管45为ON且驱动器41A的NMOS晶体管46为OFF，使得反相器44的输出为高电平。反相器44的输出经由电阻器47连接到数据端子D。和第一实施例一样，数据端子D经由连接器71、线缆70以及连接器72连接到打印头13A的公共端子IN。数据端子D处的电势通过电阻器47上升到基本等于电源电压VDD的值。这导致打印头13A一侧的公共端子IN的电势经由连接器71、线缆70和连接器72上升到基本等于电源VDD的值。因此，发光元件阵列200的发光晶闸管210-1和210-n的阳极-阴极电压将基本变为0伏，由此使得发光晶闸管210-1至210-n截止。此时，流经公共端子IN的电流也下降到零。因而，没有发光晶闸管210-1至210-n开启。 

当ON/OFF命令信号DRVON-P处于高电平时，PMOS晶体管45为OFF且NMOS晶体管46为ON，使得反相器46的输出为低电平。数据端子D处的电势通过电阻器47变得等于接地电势（即0V），且打印头13A上的公共端子IN处的电势通过连接器71、线缆70和连接器72变成0伏特。因此，发光晶闸管210的阳极-阴极电压变得基本等电源电压VDD。此时，如果相应发光晶闸管开启，则移位寄存器110的输出端子（例如Q1）变成高电平。因而，触发电流流过晶闸管210-1的栅极，由此导致发光晶闸管210-1开启。因此，驱动电流Iout通过公共端子IN、连接器72、线缆70和连接器71形成的电流路径从发光晶闸管210-1的阴极流到驱动器电路41A的数据端子D。光输出由驱动电路Iout的幅度决定。 

驱动电流Iout可以如下计算： 

Iout=(VDD-Vf)/R …(1)

其中VDD是电源电压、Vf是发光晶闸管（例如210-1）开启时的阳极-阴极电压，且R是电阻器47的电阻。为简单起见，可以忽略NMOS晶体管46的ON电压(VoL)。

重写等式（1），可以获得如下关系。 

R=(VDD-Vf)/Iout …(1) 

例如，电阻R将为：

R=(3.3-1.7)/8×10^-3=200 欧姆

其中，VDD=3.3V，Vf=1.7V且Iout=8mA。

电阻器47用于设置发光晶闸管的驱动电流且几乎由VDD、Vf和Iout自动确定。 

同时，线缆70的特征阻抗是介质材料的介电常数、截面形状以及内部导体的外径与外部导体的内径之间的比例的函数，且依赖于材料具有诸如50欧姆、75欧姆或100欧姆的特定值。因此，线缆70的特征阻抗不能独立于电阻器47设置。 

驱动器电路41A具有基本等于电阻器47的电阻R（例如200 欧姆）的输出阻抗，而线缆70的特征阻抗例如为50欧姆。因而，在线缆70与驱动器电路41A的输出阻抗之间发生阻抗失配。将在下面描述由于阻抗失配而导致的信号反射的问题。 

图8A是驱动器电路41A和发光晶闸管200的等效电路图。图8B说明电流波形。 

参考图8A，驱动器电路41A由对应于反相器44的驱动源44A以及对应于限流电阻器47的输出电阻器47A组成。电流Is流过输出电阻器47A。线缆70具有特征阻抗Zo和延时Td。发光晶闸管210具有阳极和阴极两端的结电容Cj。电流Id流过发光晶闸管210。图8A不同于图5和7之处在于阳极连接到线缆70且阴极连接到接地GND。然而，只要考虑高频特性，图7中示出的电路等价于图5中示出的电路。 

图8B绘制时间t作为横坐标且电流Is和Id作为纵坐标。Ton表示驱动器电路44A的ON时间。Toff表示驱动器电路44A的OFF时间。 

Tr表示电流Id的上升时间且Tf表示电流Id的下降时间。 

参考图8A，线缆70的延时Td由下式给出： 

   （3）

   （4）

其中L是线缆70的长度，Vo是传播速率，Co是真空中的光速且约等于3×10⁸m/s，Er是线缆70的绝缘材料的相对介电常数。

假设绝缘材料具有为4的相对介电常数，线缆70具有1m的长度。Td从如下等式（4）给出： 

参考图8B，一旦从驱动器源44A输出的电流Is上升，从线缆70输出的电流Id在延时Td之后到达发光晶闸管且开始上升。此时，发光晶闸管210用作电容器（结电容器Cj），该电容器进而导致信号的反射，使得反射波通过线缆70朝驱动器源44A传播。反射波再次被驱动器源44A的内部阻抗反射，且再次通过线缆70回到发光阵列200。

当结电容器Cj反射的波到达驱动器电路41A时，由于线缆70的特征阻抗Zo与输出电阻47A之间的阻抗失配，发生信号反射，失配导致信号的另一反射。 

因此，电流Id在其上升沿和下降沿失真，使得波形不同于电流Is。这导致电流Is的脉冲宽度的变化（图8A和8B），进而导致应用于图1中示出的图像形成设备1的感光鼓11的曝光能量中的变化。曝光能量中的变化导致打印图像中的不均匀密度。 

信号的反射还可能在获得发光晶闸管的高速操作中产生问题。下面详细描述该问题。 

参考图8B，电流Id在其上升沿具有2×Td周期的波纹。因此，由于通过线缆70在驱动源44A和发光晶闸管210之间出现的多次反射，电流Id在上升时间Tr上升。换句话说，即使电流Is急剧上升，电流Id并不急剧上升。 

当反射波通过线缆70反复前向和后向传播时，反射量逐渐减小。假设在反射波通过线缆70来回传播10次之后反射分量将完全衰减。电流Id的上升时间Tr由下式给出： 

对于电流的下降时间Tf，情况也是如此。

电流Id的上升时间Tr远大于电流Is的上升时间。上升时间Tr主要由线缆70的延时Td或线缆70的长度确定。为了改善打印头13A的切换速度，线缆70必须很短。 

然而，线缆70的长度L受到在图像形成设备1中组件布置的限制。例如，用于黑色（K）、黄色（Y）、洋红（M）和青色（C）的4个处理单元101-1至10-4依次在串联电子照相彩色打印机中排列。因此，连接4个处理单元101-1至10-4的打印控制器40和打印头13的线缆70具有不同长度。最长的线缆将长于1m。因此，电流Id的上升时间Tr和下降时间Tf增加，这对于打印头13A的高速操作是个障碍。 

信号的反射可以通过改善线缆70的特征阻抗与驱动源44A的输出电阻47A之间的阻抗匹配减轻。然而，它们由不同因素确定且难以匹配。 

对比例的配置具有的一个问题是，由于源于信号反射的不均匀曝光能量的量，出现不均匀的打印密度，且一个问题是，由于电流Id的上升和下降时间明显很长，发光晶闸管的切换速度不能提高。因而，需要针对上述问题的解决方法。本发明提供图5中示出的配置，由此解决该问题。 

{打印控制器和打印头的操作的简要描述} 

参考图5，当ON/OFF命令信号DRVON-P处于低电平时，反相器231的输出处于高电平，导致传输门232的PMOS和NMOS晶体管变为ON。

这确立了由VDD端子——传输门232——公共端子IN——连接器72——线缆70——连接器71——数据端子D——恒流源电路42形成的电流路径。 

此时，阴极电流Ik是零且流到驱动器电路41中的恒流源电路42中的驱动电流Iout等于流过传输门230的电流Io。因为阴极电流Ik是零，发光晶闸管不发光。 

当ON/OFF命令信号DRVON-P处于高电平，开关电路230中的反相器231的输出为低电平，且传输门232的PMOS和NMOS晶体管截止。这中断了由VDD端子——传输门232——公共端子IN——连接器72——线缆70——连接器71——数据端子D——恒流源电路42形成的电流路径。 

移位寄存器110向相应发光晶闸管的栅极提供高电平的触发信号，且发光晶闸管开启。这确立了由VDD端子——阳极——阴极——公共端子IN——连接器72——线缆70——连接器71——数据端子D——恒流源电路42形成的电流路径。因而，阴极电流Ik流过发光晶闸管且作为电流Iout进入驱动器电路41。 

{打印控制器和打印头的详细操作} 

图9是说明打印控制器和打印头的操作的细节的时序图。

图9说明当图像形成设备1打印时当发光晶闸管210-1至210-n（例如n=8）在单一扫描行中每次一个地交替开启时的波形图。 

图5中示出的移位寄存器110首先在图像形成设备1开机时复位。串行数据SI被设置为低电平，且移位寄存器110接收数目等于移位寄存器110的级数的串行时钟SCK的时钟脉冲。因而，移位寄存器110的全部输出端子Q1至Qn设置为低电平。 

在时间t1，在一行扫描之前，串行数据SI设置为高电平。在时间t2，输入串行时钟脉冲SCK的第一脉冲SCK1。在第一脉冲SCK1的上升沿，串行数据SI被输入到移位寄存器110的第一FF 111-1且第一FF 111-1的输出端子Q1在短延时之后变高（高电平）。在时间t3（其是预定时间），在第一脉冲SCK1上升之后，串行数据SI再次设置为L电平。 

第一FF 111-1的输出端子Q1的高电平导致发光晶闸管210-1的栅极电势增加。在时间t4，ON/OFF命令信号DRVON-P变高（高电平），导致传输门232截止，使得在发光晶闸管210-1的阳极和阴极之间出现电压。因而，发光晶闸管210-1开启，阴极电流Ik流动以发射光。 

在时间t5，ON/OFF命令信号DRVON-P设置为低电平，由此导致发光晶闸管210-1截止。开关电路230中的反相器231的输出信号变高（高电平），导致传输门232开启。因而，发光晶闸管210-1的阳极-阴极电压变为约0V，且发光晶闸管截止。 

发光晶闸管210-1至210-8中每一个的光输出由从阳极流到阴极的阴极电流Ik决定。因而，即使阳极-阴极电压在发光晶闸管开启时随各晶闸管而变化，具有恒流电路42的驱动器电路41的使用使得驱动电流（例如，Ik）维持在恒定值。 

如果发光晶闸管210-1不开启，则ON/OFF命令信号DRVON-P可以保持为低。以这种方式，发光晶闸管根据ON/OFF命令信号DRVON-P的逻辑状态开启或截止。 

时间t6，串行时钟SCK的第二脉冲SCK2上升。此时，串行数据SI为低电平。第一FF 111-1的输出端子Q1在短延时之后变低（低电平），而第二FF 111-2的输出端子Q2变高（高电平）。在时间t7，ON/OFF命令信号DRVON-P变高（高电平），这进而导致开关电路230截止。因而，发光晶闸管210-2的阳极-阴极电压增加且触发电流流过发光晶闸管210-2的栅极，导致发光晶闸管210-2开启。 

在时间t8，ON/OFF命令信号DRVON-P设置为低电平以使得发光晶闸管210-2截止，导致开关电路230开启以设置发光晶闸管210-2的阳极-阴极电压基本为0V。 

以这种方式，当SCK1、SCK2、SCK3、SCK4、SCK5、SCK6、SCK7和SCK8之一上升时，移位寄存器110的输出Q1、Q2、Q3、Q4、Q5、Q6、Q7和Q8的相应一个变高（高电平）且剩余的输出Q1、Q2、Q3、Q4、Q5、Q6、Q7和Q8之一保持为低（低电平）。因此，对应于高电平的输出Q的晶闸管被选择性地开启以发射光。 

为了使发光晶闸管开启，可以在晶闸管的栅极和阴极两端应用足以导致栅极电流流动的电压。为了使发光晶闸管截止，可以在发光晶闸管的栅极和阴极两端应用不足以导致栅极电流流动的电压，可以在栅极和阴极两端不应用电压，或者可以在栅极和阴极两端应用反向电压。 

发光晶闸管210-1在驱动时间周期T1保持开启且发光晶闸管210-2在驱动时间周期T2保持开启。然而，时间周期T1和T2可以在长度方面变化，使得即使从各个发光晶闸管发射的光的量随各晶闸管而变化，可以通过相等量的曝光能量产生点。 

如上所述，电流Io和阴极电流Ik根据ON/OFF命令信号DRVON-P流动或不流动。当电流Io流动时，阴极电流Ik不流动，且反之亦然。电流Io和阴极电流Ik可以主要由驱动电流Iout的幅度确定。换句话说，流过线缆70的电流总是可以被认为是直流的Iout。传输门在发光晶闸管的电导通失效时为ON，且在发光晶闸管的电导通使能时为OFF。图5中示出的打印头13不经历驱动电流信号的过渡问题，且因此不经历发光晶闸管的ON和OFF操作否则可以导致的信号的多次反射。 

{第一实施例的效果} 

根据第一实施例的打印头13消除了通过线缆70连接的驱动器电路41和发光晶闸管200之间的信号反射的发生，这消除了驱动电流的波形中的变化，而驱动电流波形中的变化进而导致曝光能量中的变化，且因此导致不均匀打印密度。该操作解决了驱动电流Iout的增加的上升时间和下降时间的问题，由此实现发光晶闸管的高速切换。

根据第一实施例的打印头13提供在空间效率和光输出效率方面极好的图像形成设备。尽管打印头13尤其适用于采用多个打印头的全色图像形成设备1，打印头13也可以应用于单色图像形成设备和多色图像形成设备。 

第二实施例 

{打印头}

图10是说明根据第二实施例的打印控制器和打印头的电流的轮廓的框图。

线缆70具有连接器71和72，且电连接在打印控制器40B和打印头13B之间。 

打印头13B包括与第一实施例的移位寄存器110具有不同配置的自扫描移位寄存器110B，发光元件的阵列类似于第一实施的那些，且开关器件（例如，双极NPN晶体管）233不同于第一实施例。 

打印头13B由自扫描晶闸管形成的多级120组成，且向阵列200供应触发电流以开启相应的发光晶闸管。自扫描移位寄存器110B例如包括4992个级，即200-1至200-4992。每一级包括具有连接到VDD端子的阳极的自扫描晶闸管121、具有连接到自扫描晶闸管121的栅极的阴极的二极管122以及连接在自扫描晶闸管121的栅极和接地GND两端的电阻器123。奇数级120-1、120-3、120-5…中每一个的自扫描晶闸管121具有连接到VDD端子的阳极、通过电阻器124-1连接到连接器72的阴极以及通过电阻器123连接到接地GND的栅极。第一级的自扫描晶闸管121的栅极连接到二极管122的阴极，该二极管122的阳极通过连接器124-2连接到连接器72。相邻级的自扫描晶闸管121的栅极经由二极管122连接。每个偶数级120-2、120-4、120-6…的自扫描晶闸管121具有连接到VDD端子的阳极、通过电阻器124-2连接到连接器72的阴极以及通过电阻器123连接到接地GND的栅极。每一级的自扫描晶闸管121的栅极连接到自扫描移位寄存器110B的输出Q1、Q2、Q3、Q4、Q5、…Qn。 

每一级120-1、120-2、120-3、…120-n的自扫描晶闸管121与发光元件阵列200的发光晶闸管210具有类似的层结构，且与发光元件阵列200以类似的方式操作。然而，自扫描晶闸管121不需要发光且因此从上面覆盖有金属膜以阻隔光。二极管122连接在相邻级中自扫描晶闸管的栅极之间且确定每次一个地相继开启发光晶闸管210-1至210-n的顺序（例如在图10中为向左）。 

NPN晶体管233操作为响应于ON/OFF命令信号DRVON-N开启发光元件阵列200，其中N暗示着负逻辑。NPN晶体管233具有连接到VDD端子的集电极、连接到公共端子IN的发射极。整个电路制作在GaAs晶片上，且因此不能制作第一实施例的开关电路230的MOS晶体管。因而，NPN晶体管233位于GaAs配置中。 

打印控制器40B包括向打印头13B供应ON/OFF命令信号DRVON-N的电路（未示出）、多个驱动器电路41、时钟驱动器电路44以及电源和接地端子（未示出）。ON/OFF命令信号DRVON-N命令发光元件阵列的ON和OFF。多个驱动器电路41类似于以时分方式驱动多个发光元件阵列的第一实施例。时钟驱动器电路44向自扫描移位寄存器110B供应时钟信号。为简单起见，图10仅示出了一个驱动器电路41。多个阵列200总共具有例如4992个发光晶闸管210-1至210-n（例如n=4992），这些发光晶闸管分成预定数目的组。以时分方式驱动组，使得每一个组中要开启的任意发光晶闸管在剩余组中的那些发光晶闸管被驱动之前而被驱动。 

下面是典型设计。总共26个阵列200芯片在印刷电路板13b上排列，每个阵列具有192个发光晶闸管210（即，210-1至210-192）。因而，打印头13具有总共4992（=26×192）个发光晶闸管210-1至210-n（n=4992）。驱动器电路41具有连接到相应发光元件阵列200的26个输出端子。驱动器电路41能够并行地驱动阵列200。驱动器电路41和时钟驱动器电路44位于如图10所示的打印器控制器40B内。 

时钟驱动器电路44具有输出时钟信号的多个输出端子CK1R、CK1C、CK2R和CK2C。输出端子CK1R、CK1C、CK2R和CK2C连接到三态缓冲器（未示出）。三态缓冲器是具有CMOS输出驱动器的电路，除了基本低和高电平之外，该CMOS输出驱动器还允许无输出状态（即，高阻状态，此后称为Hi-Z状态），有效地从电路“去除”了输出。 

输出端子CK1R、CK1C、CK2R和CK2C分别连接到电阻器45-1、电容器46-1、电阻器45-2和电容器46-2。电阻器45-1的一端和电容器46-1的一端分别连接到输出端子CK1R和CK1C，且电阻器45-1的另一端和电容器46-1的另一端连接到时钟端子CK1。时钟端子CK1通过连接器71、线缆70和连接器72连接到打印头13一侧上的电阻器124-1。电阻器45-2的一端和电容器46-2的一端分别连接到输出端子CK2R和CK2C，且电阻器45-2的另一端和电容器46-2的另一端连接到时钟端子CK2。时钟端子CK2通过连接器71、线缆70和连接器72连接到打印头13一侧上的电阻器124-2。 

｛NPN晶体管｝ 

图11A-11C说明图10中示出的NPN晶体管233。

图11A示出具有集电极C、发射极E和基极B的NPN晶体管的电路符号。 

图11B和11C是NPN晶体管233的剖面图。NPN晶体管233包括依如下顺序排列的N型层233a、P型层233b和N型层233c。 

NPN晶体管233制作如下：参考图11B，在晶片上外延生长缓冲层和牺牲层（未示出）。然后在晶片上形成三层结构。三层结构包括由掺杂以N型杂质的AlGaAs形成的N型层233a、掺杂以P型杂质的P型层233b以及掺杂以N型杂质的N型层233c。通过已知蚀刻方法在三层结构中形成凹槽以限定各个装置。每个装置经历进一步蚀刻以露出N型层233a的一部分，且然后在露出的区域上形成金属布线以用作发射极E。与此同时，在P型层233b和N型层233c上形成基极电极和集电极电极。 

{打印控制器和打印头的简单描述} 

参考图10，当打印控制器40B输出高电平的ON/OFF命令信号DRVON-N时，ON/OFF命令信号DRVON-N导致基极电流通过连接器71、线缆70和连接器72流到NPN晶体管233的基极-发射极结，由此开启NPN晶体管233。集电极电流Io从集电极流到发射极，流过NPN晶体管233，导致发光晶闸管210的阴极电压上升。当阴极电压上升时，发光晶闸管210-1的阳极-阴极电压减小且阴极电流Ik减小为0。这导致所有的发光晶闸管210-1至210-n都截止。

当打印控制器40B输出具有低电平的ON/OFF命令信号时，没有基极电流流过NPN晶体管233的基极-发射极结。电源电压VDD应用于发光晶闸管210的阳极。NMOS晶体管43通过连接器72、线缆70、连接器71和数据端子D连接到发光晶闸管210的阴极。晶体管43基本处于其导通区，拉低阴极的电压，使得基本等于电源电压VDD的电压应用在发光晶闸管210的阳极和阴极两端。此时，如果发光晶闸管210的栅极接收高电平信号，则发光晶闸管210被触发开启。 

从发光晶闸管210的阳极流到阴极的阴极电流Ik在幅度上等于流到数据端子D的驱动电路Iout。因而，发光晶闸管210根据驱动电流Iout开启以发射光。 

{打印控制和打印头的详细描述} 

图12是说明图10中示出的打印头13B和打印控制器40B的操作的细节的流程图。

图12说明，在图1中示出的图像形成设备的打印操作期间，当图10中示出的发光晶闸管210-1至210-8每次相继开启一个时的信号波形。 

使用自扫描晶闸管121的自扫描移位寄存器110B通过从时钟驱动器电路44的时钟端子CK1和CK2供应的两相时钟计时。时钟驱动器电路44具有用于两相之一中的时钟的时钟端子CK1C和CK1R以及用于两相其中另一个中的时钟的时钟端子CK2和CK2R。时钟端子CK1R、CK1C、CK2R和CK2C由包括CMOS输出驱动器的三态缓冲器驱动，除了基本的低电平和高电平，该CMOS输出驱动器还允许无输出状态（Hi-Z状态），有效地从电路“去除”了输出。 

参考图12，输出端子CK1C、CK1R、CK2C和CK2R初始处于高电平。 

输出端子CK1R和CK1C分别通过电阻器45-1和电容器46-1连接到时钟端子CK1，且输出端子CK2R和CK2C分别通过电阻器45-2和电容器46-2连接到时钟端子CK2。因而，时钟端子CK1和CK2在图12中初始处于高电平，且自扫描移位寄存器11B的奇数级的自扫描晶闸管121的阴极处于高电平，且偶数级的自扫描晶闸管121的阴极处于高电平。换句话说，所有自扫描晶闸管截止。 

此时，ON/OFF命令信号DRVON-N处于高电平，且NPN晶体管233为ON，使得电流Io基本等于驱动电路Iout，且发光晶闸管210-1至210-8截止，减小阴极电流Ik。 

将给出奇数级自扫描晶闸管121如何开启的描述。 

移位寄存器的第一级 

参考图12，在时间t1，时钟驱动器电路44的输出端子CK1R设置为低电平。电流通过电容器46-1和电阻器45-1从输出端子CK1C流到输出端子CK1R，对电容器46-1充电以导致电容器46-1两端的电压增加。相应地，如“a”所示，时钟端子CK1处的电势向接地GND减小。

在时间t2，输出端子CK1C被设置为低电平，使得输出端子CK1R进入如点线所示的Hi-Z状态，且位于高电平和低电平之间的中电势。因为CMOS输出驱动器CMOS在时间t2进入Hi-Z状态，在时钟端子CK1出现具有下冲的波形，如图12中的“b”所示。这种下冲由对电容器46-1充电的电压导致。 

如图10所示的时钟驱动器电路44中的三态输出缓冲器（未示出）具有寄生二极管。下冲波形导致电流流过寄生二极管，使得“b”处的负电压被钳位。这使得“b”处的下冲波形的负峰值维持在约-0.6V。电容器46-1然后逐渐放电，使得电容器46-1两端的电压逐渐下降。因而，在“b”处示出的下冲波形将随时间衰减。 

在时钟端子CK1上出现的“b”处的下冲波形在第一级120-1的晶闸管121的阳极和阴极两端应用较高电压。此时，时钟端子CK2处于高电平，使得触发电流通过第一级120-1的二极管122流到晶闸管21的栅极。因而，晶闸管121开启，且保持开启，直到时钟端子CK1处的阴极电压变高（高电平）。 

在时间t3，输出端子CK1C设置为Hi-Z状态，且因此时钟端子CK1变低（低电平），到达基本等于接地GND的电势。 

在时间t4，ON/OFF命令信号DRVON-N设置为低电平，且NPN晶体管233截止。因为NMOS晶体管43在其饱和区，数据端子D保持为低。第一级120-1的晶闸管121为ON状态，晶闸管121的阴极和栅极两端的电压几乎等于正向电压。晶闸管121的栅极电势高于阴极电势。 

第一级120-1的晶闸管121和发光晶闸管210-1的栅极连接在一起，且因此触发电流流过晶闸管210-1的栅极以开启发光晶闸管210-1。发光晶闸管210-1保持开启，直到ON/OFF命令信号DRVON-N变高（高电平）以开启NPN晶体管233。 

移位寄存器的第二级 

在时间t5，输出端子CK2R设置为低电平。电流通过电容器46-2和电阻器45-2从输出端子CK2C流到输出端子CK2R，对电容器46-2充电以促使电容器46-2两端的电压增加。因此，如“c”所示意，时钟端子CK2处的电势朝接地GND减小。

在时间t7，输出端子CK2C被设置为低电平，使得输出端子CK2R进入如点线所示的Hi-Z状态，且处于高电平和低电平之间的中电势。因为CMOS输出驱动器CMOS在时间t7进入Hi-Z状态，如图12中“d”所示意，在时钟端子CK2上出现具有下冲的波形。这种下冲由对电容器46-2充电的电压导致。图10中示出的时钟驱动器电路44中的三态输出缓冲器（未示出）具有寄生二极管。下冲波形导致电流流过寄生二极管，使得“d”处的负电压被钳位。这使得“d”处的下冲波形的负峰值保持在约-0.6V。电容器46-2然后逐渐放电，使得电容器46-2两端的电压逐渐下降。因而，在“d”示出的下冲波形将随时间衰减。 

在时钟端子CK2上出现的“d”处的下冲波形在第二级120-2的晶闸管121的阳极和阴极两端应用较高电压。此时，时钟端子CK2处于高电平，同时第一级晶闸管121保持为ON，使得第一级的晶闸管121的栅极电势保持为高。因而，触发电流通过第二级120-2的二极管122流入到第二级的晶闸管121的栅极。因而，第二级的晶闸管121开启，且保持开启，直到时钟端子CK2的阴极电压变高（高电平）。 

在时间t8，输出端子CK2C设置为Hi-Z状态，且时钟端子CK2R变低（低电平），到达基本等于接地GND的电势。输出端子CK1C和CK1R都处于高电平，且时钟端子CK1变高（高电平）。因此，第一级120-1的晶闸管121截止。 

在时间t9，用于晶闸管210-2的 ON/OFF命令信号DRVON-N设置为低电平，且NPN晶体管233截止。因为NMOS晶体管43在其饱和区，数据端子D保持为低。第二级120-2的晶闸管121处于ON状态，晶闸管121的阴极-栅极电压几乎等于正向电压。因而，晶闸管121的栅极电势高于阴极电势。 

第二级120-2的晶闸管121和发光晶闸管210-2的栅极连接在一起，且因此触发电流流过发光晶闸管210-2的栅极以开启发光晶闸管210-2。发光晶闸管210-2保持开启，直到ON/OFF命令信号DRVON-N变高（高电平）以开启NPN晶体管233。 

移位寄存器的第三级 

在时间t10，输出端子CK1R设置为低电平。电流通过电容器46-1和电阻器45-1从输出端子CK1C流到输出端子CK1R，对电容器46-1充电以促使电容器46-1两端的电压增加。因此，如“e”所示意，时钟端子CK1的电势朝接地GND减小。

在时间t12，输出端子CK1C被设置为低电平，使得输出端子CK1R进入如点线所示的Hi-Z状态，且处于高电平和低电平之间的中电势。因为在时间t17，输出端子CK1R进入Hi-Z状态，如图12中“f”所示意，在时钟端子CK1上出现具有下冲波形的波形。这种下冲波形由对电容器46-1充电的电压导致。 

图10中示出的时钟驱动器电路44中的三态输出缓冲器（未示出）具有寄生二极管。下冲波形导致电流流过寄生二极管，使得“f”处的负电压被钳位。这使得“f”处的下冲波形的负峰值保持在约-0.6V。电容器46-1然后逐渐放电，使得电容器46-1两端的电压逐渐下降。因而，在“f”示出的下冲波形将随时间衰减。 

在时钟端子CK1上出现的“f”处示意的下冲波形在第三级120-3的晶闸管121的阳极和阴极两端应用较高电压。此时，时钟端子CK1处于高电平，同时第二级晶闸管121保持ON，使得第二级的晶闸管121的栅极电势保持为高。因而，触发电流通过第三级120-3的二极管122流入到第三级的晶闸管121的栅极。因而，第三级的晶闸管121开启，且保持开启，直到时钟端子CK1的阴极电压变高（高电平）。 

在时间t13，输出端子CK1C设置为Hi-Z状态，且时钟端子CK1R变低（低电平）。因此，时钟端子CK1到达基本等于接地GND的电势。与此同时，输出端子CK2C和CK2R都处于高电平，且时钟端子CK2变高（高电平）。因此，第二级120-1的晶闸管121截止。 

如上所述，从时钟端子CK1和CK2输出的两个时钟信号在波形方面相同但是在相位方面不同。从时钟端子CK1输出的奇数时钟信号被顺序地供应到奇数级120-1、120-3、120-5和120-7的晶闸管121，且从时钟端子CK2输出的偶数时钟信号被顺序地供应到偶数级120-2、120-4、120-6以及120-8的晶闸管121，使得晶闸管121每次按顺序开启一个。 

保持开启的晶闸管121的栅极约为高电平，且保持截止的晶闸管121的栅极约为低电平，几乎是接地电平GND。晶闸管121的栅极电势从移位寄存器110B的输出端子Q1-Q8供应。因而，发光晶闸管210-1至210-8可以根据来自移位寄存器110B的命令信号按顺序一次一个地开启。 

从图12可以清楚地看出，电流Io和Ik具有彼此互补的波形，使得当电流Io流动时，电流Ik约为零，且反之亦然。电流Io和Ik的和等于电流Iout。因此，不随时间变化的电流流过驱动器电路44的数据端子D且与发光晶闸管210-1至210-8的ON/OFF状态无关。该电路操作消除了流过线缆70的过渡信号的机会；因此，可以最小化电流波形的失真和发光晶闸管的延长的过渡时间。 

图7中示出的对比例存在的一个问题在于，当发光晶闸管210-1至210-8开启或截止时，电流间歇地流过线缆70，使得在驱动器电路44A和打印头13A之间发生信号的多次反射，且因此导致电流波形的失真和发光晶闸管的延长的过渡时间。 

{第二实施例的效果} 

第二实施例提供如下效果。

根据第二实施例的打印头13B包括在电路板上彼此独立实现的驱动器电路41和发光元件阵列200。线缆70电连接驱动器电路41和发光晶闸管阵列200。这消除了驱动器电路41和发光元件阵列200之间的信号的多次反射导致驱动电流波形的变化以及因此曝光能量的变化以导致不均匀打印密度的缺点。第二实施例还解决了驱动电流Iout的增加的上升时间和下降时间的问题，由此实现发光晶闸管210的高速切换操作。 

另外，能够获得空间效率和光输出效率极好的图像形成设备1。 

{修改例} 

本发明不限于上述第一和第二实施例，而是可以以各种方式修改，包括下述修改。

尽管在结合发光晶闸管210的曝光单元方面描述了第一和第二实施例，本发明可应用于可控地向诸如与晶闸管串联的电致发光（EL）元件、热发生电阻器和显示元件供应电源电压的装置。例如，本发明可应用于采用使用有机EL元件阵列实现的有机EL打印头的打印机，采用热产生电阻器的热打印机以及包括显示元件的显示设备。 

本发明还可应用于用于驱动显示元件（例如，以行或矩阵布置的显示元件）的开关元件的晶闸管。 

本发明不仅还可以用于三端晶闸管，而且还可应用于四端晶闸管或者硅半导体受控开关（SCS）。 

因而，描述了本发明，很明显，本发明可以以很多方式改变。这种变更并不被认为偏离了本发明的范围，且对于本领域技术人员而言，很明显，所有这种修改都被包括在本申请的权利要求的范围内。 

Claims (11)

1.一种驱动器电路，用于驱动连接在电源端子（VDD）和公共端子（IN）之间的多组开关元件，每个开关元件包括连接到电源端子（VDD）的第一端子（A）、连接到公共端子（IN）的第二端子（K）以及控制第一端子（A）和第二端子（K）之间的电导通的第三端子（G），该驱动器电路包含：

开关电路（232，233），连接到电源端子（VDD）和公共端子（IN）之间，该开关电路与该多组开关元件并联，且该开关电路响应于控制信号（DRV-ON）在电源端子（VDD）和公共端子（IN）之间电连接或断开；

驱动器电路（41，42，43），通过开关电路的电流（Io）或通过开关元件的电流（Ik）流入该驱动器电路；以及

具有特定特征阻抗的传输线（70），连接在公共端子（IN）和驱动器电路之间。

2.根据权利要求1所述的驱动器电路，其中当该开关电路闭合时，该开关元件的电导通失效，且当该开关电路断开时，该开关元件的电导通使能。

3.根据权利要求1所述的驱动器电路，其中该驱动器电路允许恒定幅度的电流从其流过。

4.根据权利要求1所述的驱动器电路，其中该开关元件是发光晶闸管，且该开关电路是响应于控制信号（DRV-ON）在ON状态和OFF状态之间可切换的传输门。

5.根据权利要求1所述的驱动器电路，其中该开关元件是发光晶闸管，且该开关电路是响应于控制信号（DRV-ON）在ON状态和OFF状态之间切换的双极晶体管。

6.一种驱动器设备，包含：

根据权利要求1所述的驱动器电路；以及

移位寄存器（110），配置成向该开关元件的第三端子输出触发信号，该触发信号促使该开关元件进入第一端子（A）和第二端子（K）之间的电导通。

7.根据权利要求6所述的驱动器设备，其中该移位寄存器（110）配置成传送输入到其中的数据信号，该移位寄存器包括多个级联触发器（FF 111-1至FF 111-n），通过这些触发器，数据信号基于每个串行时钟脉冲移位，每个触发器向相应开关元件的第三端子提供触发信号以使能第一端子（A）和第二端子（K）之间的电导通。

8.根据权利要求6所述的驱动器设备，其中该移位寄存器（110）包括由三端开关元件配置而成的自扫描电路，其中基于串行时钟，该自扫描电路向相应开关元件的第三端子提供触发信号。

9.根据权利要求8所述的驱动器设备，其中该三端开关元件是晶闸管。

10.结合在打印头中的根据权利要求6所述的驱动器设备。

11.结合在图像形成设备中的根据权利要求10的驱动器设备。