CN102156625B - 利用阻变器件进行除法计算的方法 - Google Patents
利用阻变器件进行除法计算的方法 Download PDFInfo
- Publication number
- CN102156625B CN102156625B CN201110079815XA CN201110079815A CN102156625B CN 102156625 B CN102156625 B CN 102156625B CN 201110079815X A CN201110079815X A CN 201110079815XA CN 201110079815 A CN201110079815 A CN 201110079815A CN 102156625 B CN102156625 B CN 102156625B
- Authority
- CN
- China
- Prior art keywords
- resistance
- remainder
- become
- positive pulse
- impedance state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及微电子技术领域,公开一种利用阻变器件进行除法计算的方法,包括步骤:设定进位标准为除数a,待施加在余数阻变器件上的脉冲个数为被除数b;将商阻变器件转变为高阻态;将余数阻变器件转变为高阻态;在余数阻变器件上施加a个正脉冲电压,使余数阻变器件转变为相应的低阻态;在商阻变器件上施加一个正脉冲电压,使商阻变器件转变为相应的低阻态,并将余数阻变器件转变为高阻态;当施加完b个脉冲后,商阻变器件的当前阻态相应的已施加的正脉冲电压个数为b/a的商,当前余数阻变器件的阻态相应的已施加的正脉冲电压个数为b/a的余数。本发明的方法是仅通过两个器件就可以实现除法功能,该器件结构简单,便于集成,非常适合大规模生产。
Description
技术领域
本发明涉及微电子技术领域,尤其涉及一种利用阻变器件进行除法计算的方法。
背景技术
传统的计算机通常是利用二进制逻辑实现信息处理和存储功能,而且信息处理(或计算)和存储在不同的器件或功能模块中分别实现的,其运算过程通常是一步接一步的串行过程。其中除法计算是较为复杂的过程,利用类似大脑神经元及网络的方法实现多值除法计算并存储有更高的效率和更简单的结构,是未来信息科学发展的一个重要方向。首先要获得实现多值存储和计算的器件和电路,目前已经提出很多方法来除法功能,但是这些方法通常都需要很复杂的电路结构。出于对高性能、高集成度的需求,我们希望新型的除法器具有很高的速度、低操作电压和电流、能够实现多值运算、结构简单、适于集成、成本低廉等功能。
目前,一种利用电阻变化的新型非挥发性存储器具有高速度(<5ns)、低操作电压(<1V),高存储密度、易于集成等优点,成为了下一代半导体存储器的强有力竞争者。这种被称为“阻变存储器(RRAM)”的器件一般具有金属-绝缘体-金属的结构,即在两层金属电极之间加入一层具有阻变特性的介质薄膜材料,这些阻变材料一般是金属氧化物,常见的有NiO,TiO2,HfO2,ZrO2,WO3,Ta2O5等等。阻变存储器的工作方式包括单极和双极两种,前者在器件两端施加单一极性的电压,利用外加电压大小不同控制阻变材料的电阻值在高低电阻态之间转换,以实现数据的写入和擦除;而后者是利用施加不同极性的电压控制阻变材料电阻值的转换。习惯上称阻变材料由高阻态到低阻态的转变为program或者SET,由低阻态到高阻态的转变为eraze或者RESET。
由于RRAM在合适的电压电流控制下其阻值可以精确控制,因此RRAM被认为具有作为多值逻辑器件的潜力。特殊的操作可能可以使RRAM实现各种运算和逻辑功能。
发明内容
(一)要解决的技术问题
本发明的目的是如何利用阻变器件进行除法计算,进而简单实现器件的除法计算。
(二)技术方案
为达到上述目的,本发明提出了一种利用阻变器件进行除法计算的方法,其特征在于,包括步骤:
S1、设定进位标准为除数a,待施加在余数阻变器件上的脉冲个数为被除数b;
S2、将商阻变器件转变为高阻态;
S3、将所述余数阻变器件转变为高阻态;
S4、在所述余数阻变器件上施加a个正脉冲电压,使所述余数阻变器件转变为相应的低阻态;
S5、在商阻变器件上施加一个正脉冲电压,使所述商阻变器件转变为相应的低阻态,并将所述余数阻变器件转变为高阻态;
S6、如果还未施加在所述余数阻变器件上的脉冲个数大于a,则进行步骤S3,如果还未施加在所述余数阻变器件上的脉冲个数小于a,则进行步骤S7;
S7、在所述余数阻变器件上施加还未施加的正脉冲电压直至完成;
S8、将已经施加在所述商阻变器件的当前阻态所对应的正脉冲电压个数存储为b/a的商,将已经施加在所述余数阻变器件的当前阻态所对应的正脉冲电压个数存储为b/a的余数
其中,在步骤S7之后还包括:将所述余数阻变器件和所述商阻变器件转变为高阻态。
其中,将所述余数阻变器件和所述商阻变器件转变为高阻态的方法是对其施加一个负脉冲电压。
其中,所述正脉冲电压的电压大小是1-10V。
其中,所述正脉冲电压的脉冲宽度是0.1ns-1ms。
其中,所述负脉冲电压的电压大小是1-5V。
(三)有益效果
本发明的上述技术方案具有如下优点:本发明的方法是仅通过两个阻变器件就可以实现除法功能,该器件结构简单,便于集成,与传统硅基CMOS工艺兼容,非常适合大规模生产。同时器件具有高速度(ns量级),低操作电压(几伏)等优点,符合未来高性能器件的要求。并且这种基于阻变器件的除法器电路结构简单,算法简单易行。
附图说明
图1对处于高阻态的阻变器件连续施加相同的正向脉冲电压后,其电阻响应变化的结果图;
图2为本发明的利用阻变器件进行除法计算的方法流程图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
阻变器件的制备过程如下:
在硅片的衬底上物理气相淀积(PVD)一层金属,例如铂(Pt),厚度为5-100nm;再PVD或者原子层淀积(ALD)一层金属氧化物,例如氧化铪(HfO2),厚度5-30nm;通过离子注入的方法向氧化物中注入杂质元素,例如钆(Gd)(目的是增加缺陷,使转变更稳定),浓度为0.1-10%;再PVD一层金属(例如钛)或者其它导电材料,如氮化钛(TiN);通过光刻刻蚀的方法得到隔离的阻变器件。
作为存储器,阻变器件传统的操作方法是当器件处于高阻态时,在其两端施加合适的脉冲电压(电压大于5V,脉冲宽度1ms-1s),其阻值会发生从高阻态到低阻态的转变。我们的研究显示,当施加比这个转变电压略小且更快速的脉冲时,器件的阻值会发生一定幅度的降低。当连续施加相同的脉冲时,其阻值会逐渐降低。如图1所示给出这一过程的阻值变化,开始时器件处于高阻态,其阻值为1.2×105Ω,当施加4.5V/20ns的脉冲时,其阻值逐渐减小,可以实现累加功能。上述现象的原理是金属氧化物由其内部存在的细丝形导电通道的连通和断开导致的。导电通道是由氧缺陷排列而成。在外界电压的作用下,氧化物内部生成新的氧缺陷,从而导致了器件从高阻态到低阻态的转变。当外加脉冲电压较小较快时,缺陷生成的较少,因此通道生成的数量也相对较少,这些通道有助于电子的传导,因此电导会逐渐增加。随着连续施加脉冲,通道越来越多,电阻按一定规律稳步减小。
根据阻变器件的上述特性,如图2所示,本发明的利用阻变器件进行除法计算的方法,包括步骤:
S1、设定进位标准为除数a,待施加在余数阻变器件上的脉冲个数为被除数b;
S2、在商阻变器件上施加一个负脉冲电压(1-5V)将其转变为高阻态(对应所存储的值为0);
S3、在余数阻变器件上施加一个负脉冲电压(1-5V)将其转变为高阻态(对应所存储的值为0);
S4、在余数阻变器件上施加a个正脉冲电压,使余数阻变器件转变为相应的低阻态;
S5、在商阻变器件上施加一个正脉冲电压,使商阻变器件转变为相应的低阻态(相当于存储的值加1),并将余数阻变器件转变为高阻态(再次将余数阻变器件清零);
S6、如果还未施加在余数阻变器件上的脉冲个数大于a,则进行步骤S3,如果还未施加在余数阻变器件上的脉冲个数小于a,则进行步骤S6;
S7、在余数阻变器件上施加还未施加的正脉冲电压直至完成;
S8、商阻变器件的当前阻态相应的已施加的正脉冲电压个数为b/a的商,余数阻变器件的阻态相应的已施加的正脉冲电压个数为b/a的余数。
最后在余数阻变器件和商阻变器件上施加一个负脉冲电压,将其转变为高阻态(清零),等待下一次除法计算。
正脉冲电压的电压大小是1-10V,脉冲宽度是0.1ns-1ms。
下面以8/3为例进行本发明方法的说明。
S1、设定进位标准为除数3,待施加在余数阻变器件上的脉冲个数为被除数8;
S2、将商阻变器件清零;
S3、将余数阻变器件清零;
S4、在余数阻变器件上施加3个正脉冲电压;
S5、在商阻变器件上施加一个正脉冲电压,并将余数阻变器件清零;
S6、如果还未施加在余数阻变器件上的脉冲个数大于3,则进行步骤S3,如果还未施加在余数阻变器件上的脉冲个数小于3,则进行步骤S7;(执行步骤S3-S6该具体过程是:当余数阻变器件施加3个正电压脉冲后,商阻变器件施加一个正脉冲电压(也就是自加1),余数阻变器件清零,再次施加3个正脉冲电压后,商阻变器件再施加一个正脉冲电压(当前值为2),此时,待施加的正脉冲个数只有两个,执行步骤S7);
S7、在余数阻变器件上施加还未施加的正脉冲电压直至完成(即在余数阻变器件上施加2个正脉冲电压);
S8、商阻变器件的当前阻态相应的已施加的正脉冲电压个数为8/3的商(也就是2),余数阻变器件的阻态相应的已施加的正脉冲电压个数为8/3的余数(也就是2)。
以上所述仅是本发明的实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变型,这些改进和变型也应视为本发明的保护范围。
Claims (6)
1.一种利用阻变器件进行除法计算的方法,其特征在于,包括步骤:
S1、设定进位标准为除数a,待施加在余数阻变器件上的脉冲个数为被除数b;
S2、将商阻变器件转变为高阻态;
S3、将所述余数阻变器件转变为高阻态;
S4、在所述余数阻变器件上施加a个正脉冲电压,使所述余数阻变器件转变为相应的低阻态;
S5、在商阻变器件上施加一个正脉冲电压,使所述商阻变器件转变为相应的低阻态,并将所述余数阻变器件转变为高阻态;
S6、如果还未施加在所述余数阻变器件上的脉冲个数大于a,则进行步骤S3,如果还未施加在所述余数阻变器件上的脉冲个数小于a,则进行步骤S7;
S7、在所述余数阻变器件上施加还未施加的正脉冲电压直至完成;
S8、将已经施加在所述商阻变器件的当前阻态所对应的正脉冲电压个数存储为b/a的商,将已经施加在所述余数阻变器件的当前阻态所对应的正脉冲电压个数存储为b/a的余数。
2.如权利要求1所述的利用阻变器件进行除法计算的方法,其特征在于,在步骤S7之后还包括:将所述余数阻变器件和所述商阻变器件转变为高阻态。
3.如权利要求2所述的利用阻变器件进行除法计算的方法,其特征在于,将所述余数阻变器件和所述商阻变器件转变为高阻态的方法是对其施加一个负脉冲电压。
4.如权利要求3所述的利用阻变器件进行除法计算的方法,其特征在于,所述正脉冲电压的电压大小是1-10V。
5.如权利要求4所述的利用阻变器件进行除法计算的方法,其特征在于,所述正脉冲电压的脉冲宽度是0.1ns-1ms。
6.如权利要求5所述的利用阻变器件进行除法计算的方法,其特征在于,所述负脉冲电压的电压大小是1-5V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110079815XA CN102156625B (zh) | 2011-03-31 | 2011-03-31 | 利用阻变器件进行除法计算的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110079815XA CN102156625B (zh) | 2011-03-31 | 2011-03-31 | 利用阻变器件进行除法计算的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102156625A CN102156625A (zh) | 2011-08-17 |
CN102156625B true CN102156625B (zh) | 2012-11-21 |
Family
ID=44438135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110079815XA Expired - Fee Related CN102156625B (zh) | 2011-03-31 | 2011-03-31 | 利用阻变器件进行除法计算的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102156625B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996038780A3 (en) * | 1995-05-26 | 1997-01-09 | Nat Semiconductor Corp | Method for performing signed division |
CN1512324A (zh) * | 2002-12-26 | 2004-07-14 | 英特尔公司 | 扩展精度的整数除算法 |
CN1666172A (zh) * | 2002-05-10 | 2005-09-07 | 能源变换设备有限公司 | 使用数字多状态相变材料的计算方法 |
CN1761938A (zh) * | 2003-03-21 | 2006-04-19 | 英特尔公司 | 超高基数除法 |
CN101739232A (zh) * | 2010-01-15 | 2010-06-16 | 南通大学 | 基于可逆逻辑的除法器 |
-
2011
- 2011-03-31 CN CN201110079815XA patent/CN102156625B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996038780A3 (en) * | 1995-05-26 | 1997-01-09 | Nat Semiconductor Corp | Method for performing signed division |
CN1666172A (zh) * | 2002-05-10 | 2005-09-07 | 能源变换设备有限公司 | 使用数字多状态相变材料的计算方法 |
CN1512324A (zh) * | 2002-12-26 | 2004-07-14 | 英特尔公司 | 扩展精度的整数除算法 |
CN1761938A (zh) * | 2003-03-21 | 2006-04-19 | 英特尔公司 | 超高基数除法 |
CN101739232A (zh) * | 2010-01-15 | 2010-06-16 | 南通大学 | 基于可逆逻辑的除法器 |
Also Published As
Publication number | Publication date |
---|---|
CN102156625A (zh) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101106171B (zh) | 包括可变电阻材料的非易失存储器 | |
CN102498521B (zh) | 读取及使用存储器单元的方法 | |
TW201503287A (zh) | 用於記憶單元的低溫原位摻雜矽基導體材料 | |
TW201507225A (zh) | 用於雙端記憶體內金屬電極之降低擴散 | |
CN103872245A (zh) | 自整流rram存储单元结构及其3d交错阵列 | |
TW200816452A (en) | Nonvolatile memory device and fabrication method thereof | |
Lei et al. | Resistive switching characteristics of Ti/ZrO2/Pt RRAM device | |
CN103490769A (zh) | 一种基于rram在fpga中应用的1t1r阵列及其制作方法 | |
CN102931993B (zh) | 模数转换装置及模数转换方法 | |
CN103137861A (zh) | 存储器件、存储器阵列及其制造方法 | |
CN102623046B (zh) | 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法 | |
CN102280577A (zh) | 单极阻变器件、单极阻变存储器单元及制备方法 | |
CN108920788B (zh) | 基于忆阻器非实质蕴涵逻辑的编、译码电路的操作方法 | |
CN102148328B (zh) | 一种氧化物电阻存储器件及其制备方法 | |
CN101847688B (zh) | 一种减小阻变存储器阻值离散性的方法 | |
US20160155619A1 (en) | Forming memory using high power impulse magnetron sputtering | |
CN102156625B (zh) | 利用阻变器件进行除法计算的方法 | |
TWI493548B (zh) | 可組態邏輯區塊及其操作方法 | |
Lata et al. | Resistive switching characteristics of HfO2 based bipolar nonvolatile RRAM cell | |
US9472279B2 (en) | Memory cell dynamic grouping using write detection | |
CN102611424B (zh) | 利用阻变器件实现积分运算方法 | |
CN110416404A (zh) | 一种超快阻变存储器及其阻态控制方法 | |
TWI469325B (zh) | 邏輯閘 | |
Zhang et al. | Mechanism Analysis and Highly Scaled Aluminum Nitride‐Based Self‐Rectifying Memristors | |
Zhu et al. | A new operation scheme to obtain 3-bit capacity per cell in hfo 2 based rram with high uniformity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121121 Termination date: 20160331 |
|
CF01 | Termination of patent right due to non-payment of annual fee |