CN102148247B - 增加击穿防护电压的横向扩散金属氧化物半导体元件与制作方法 - Google Patents
增加击穿防护电压的横向扩散金属氧化物半导体元件与制作方法 Download PDFInfo
- Publication number
- CN102148247B CN102148247B CN2010101131914A CN201010113191A CN102148247B CN 102148247 B CN102148247 B CN 102148247B CN 2010101131914 A CN2010101131914 A CN 2010101131914A CN 201010113191 A CN201010113191 A CN 201010113191A CN 102148247 B CN102148247 B CN 102148247B
- Authority
- CN
- China
- Prior art keywords
- substrate
- tagma
- conductivity type
- doped region
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 230000001681 protective effect Effects 0.000 title abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 210000000746 body region Anatomy 0.000 claims abstract description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 25
- 150000004706 metal oxides Chemical class 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出一种增加击穿防护电压的横向扩散金属氧化物半导体元件与制作方法。该增加击穿防护电压的横向扩散金属氧化物半导体元件包括：基板；位于该基板内部的第一导电型井区；位于该基板中的隔离区；位于该井区内部的第二导电型本体区；位于该本体区内部的源极；位于该井区内部的漏极；位于该基板表面上的栅极结构；以及位于该本体区下方的第一导电型掺杂区，以增加击穿防护电压；其中该第一导电型掺杂区与该本体区由一相同光罩图案所定义。
Description
技术领域
本发明涉及一种增加击穿防护电压(punch-through voltage)的横向扩散金属氧化物半导体元件(LDMOS，Lateral DiffusedMetal-Oxide-Semiconductor Device)，特别是指一种能增加击穿防护电压且不牺牲崩溃防护电压(breakdown voltage)的横向扩散金属氧化物半导体元件。本发明也涉及一种增加击穿防护电压的横向扩散金属氧化物半导体元件的制作方法。
背景技术
横向扩散金属氧化物半导体元件常应用于高电压操作环境下，例如高功率与高频段的功率放大器。LDMOS的特征是具有高电压的耐压特性，可抗压数十至数百伏特。
LDMOS元件近似于传统场效晶体管(FET)元件，皆具有包括在基板中形成被漂移区所隔开的源/漏极，并且于漂移区上方形成栅极结构。然而，LDMOS元件与传统FET元件不同的是传统FET元件中的源/漏极区系相对称于栅极结构，而LDMOS元件中的漏极则比源极更远离栅极结构。
图1显示现有技术LDMOS的架构，包括：基板11、井区12、隔离区13、本体区14、源极15、漏极16、栅极结构17、以及本体极19。其中，基板11具有与源极15和漏极16相反的导电型杂质掺杂，且源极15与漏极16间形成漂移区21，以斜线区域示意。基板11与井区12形成PN接面，此PN接面存在逆向偏压时，接面处会形成空乏区，如图中的虚线所示意。当逆向偏压超过击穿防护电压时，空乏区扩张到本体区14，漏电流会突然增加，产生本体区14至基板11的击穿效应，造成元件损坏或错误操作。
随着元件尺寸的缩小与元件所需承受的操作电压的增加，上述的现有技术必须具有较高的击穿防护电压来防止击穿效应。依据现有技术，要有较高的击穿防护电压，可于形成井区12时，增加离子植入的剂量，但如此一来，元件的崩溃防护电压也随之降低，同样限制了元件的应用范围。
有鉴于此，本发明即针对上述现有技术的不足，提出一种能够增加击穿防护电压且不牺牲崩溃防护电压的横向扩散金属氧化物半导体元件与制作方法。
发明内容
本发明目的之一在于克服现有技术的不足与缺陷，提出一种增加击穿防护电压的横向扩散金属氧化物半导体元件。
本发明的另一目的在于，提出一种制作增加击穿防护电压的横向扩散金属氧化物半导体元件的方法。
为达上述目的，就其中一个观点言，本发明提供了一种增加击穿防护电压的横向扩散金属氧化物半导体元件，包含：一基板；位于该基板内部的一第一导电型井区；位于该基板中的隔离区；位于该井区内部的一第二导电型本体区；位于该本体区内部的一源极；位于该井区内部的一漏极；位于该基板表面上的一栅极结构；以及位于该本体区下方的一第一导电型掺杂区，以增加击穿防护电压；其中该第一导电型掺杂区与该本体区由一相同光罩图案所定义。
上述增加击穿防护电压的横向扩散金属氧化物半导体元件，其中该第一导电型掺杂区的剖面宽度宜与该本体区大致相同，如此即可使用与形成本体区相同的光罩来制作该第一导电型掺杂区。
在其中一种实施例中，该第一导电型掺杂区利用与本体区相同的光罩图案，以离子植入技术将第一导电型杂质植入该本体区下方所形成，该离子植入技术的参数范围例如为：加速电压范围二十万电子伏特至二百万电子伏特；植入的离子为含磷或砷的离子；植入剂量为每平方厘米1E12至1E14个离子。
在另一种实施例中，该第一导电型掺杂区为一埋层。在此实施例中，离子植入技术的参数范围例如为：加速电压范围四万电子伏特至四十万电子伏特；植入的离子为含磷、砷、或锑的离子；植入剂量为每平方厘米1E12至3E15个离子。
上述增加击穿防护电压的横向扩散金属氧化物半导体元件，其中该隔离区可为区域氧化(LOCOS)或浅沟槽绝缘(STI)工艺技术所形成。
上述增加击穿防护电压的横向扩散金属氧化物半导体元件，其中该基板可为一具有或不具有一磊晶层的半导体基板。
就再另一个观点言，本发明提供了一种制作增加击穿防护电压的横向扩散金属氧化物半导体元件的方法，包含以下步骤：提供一基板；于该基板中形成一第一导电型井区；于该基板中形成一隔离区；于该井区内部形成一第二导电型本体区；于该本体区内部形成一源极；于该井区内部形成一漏极；于该基板表面上形成一栅极结构；以及于该本体区下方形成一第一导电型掺杂区以增加击穿防护电压；其中该第一导电型掺杂区与该本体区由一相同光罩图案所定义。
上述制作增加击穿防护电压的横向扩散金属氧化物半导体元件的方法可更包含：形成一本体极，该本体极位于本体区内部，作为本体区电性接点。
下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1标出现有技术的横向扩散金属氧化物半导体元件的剖视图；
图2标出本发明的第一实施例的剖视图；
图3标出本发明的第二实施例的剖视图；
图4A-4D标出本发明的方法实施例的剖视图。
图中符号说明
11基板
12井区
13隔离区
14本体区
15源极
16漏极
17栅极结构
18第一导电型掺杂区
19本体极
20第一导电型掺杂区
21漂移区
具体实施方式
本发明中的图式均属示意，主要意在表示工艺步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。
请参阅图2，显示本发明的第一实施例，本实施例为一横向扩散金属氧化物半导体元件，如图2所示，在基板11中形成第一导电型井区12、隔离区13(可为LOCOS或STI，图中以LOCOS为例，以下实施例亦同)、第二导电型本体区14、漏极16，在基板11表面上形成栅极结构17，在本体区14中形成源极15与本体极19；其中，第一导电型例如为N型，亦可为P型，后述各实施例亦同。除此之外，本实施例以离子植入技术将第一导电型杂质植入本体区14下方，形成一第一导电型掺杂区18。第一导电型掺杂区18的剖面宽度(或平面图案)宜与本体区大致相同，如此其离子植入步骤便可采用形成本体区所用的相同光罩，而可不必另外制作光罩；但如另外制作光罩，植入不同图案宽度范围，当然亦属可行。利用离子植入技术使掺杂的杂质能形成于本体区14下方，其较佳的工艺参数范围为：加速电压范围二十万电子伏特至二百万电子伏特；植入的离子为含磷或砷的离子；植入剂量为每平方厘米1E12至1E14个离子。基板11本身为第二导电型、或在井区12的下方形成第二导电型的深井区，如图2所示，其与井区12形成PN接面，而当元件操作使此PN接面存在逆向偏压时，因第一导电型掺杂区18的作用，本体区下方的第一导电型杂质浓度增加，可提供的载子数量增加，该处的空乏区宽度因此较其它区域窄，如图中的虚线所标示。而空乏区扩张到本体区的逆向偏压，必须相对提高许多才能造成此PN接面的击穿，也就是说，第一导电型掺杂区18的形成，使此元件的击穿防护电压增加，元件的应用范围也增加了。另一方面，由于源极15与漏极间的漂移区21的杂质浓度并未受到影响，此元件的崩溃防护电压并不会降低。简言之，第一导电型掺杂区18的形成，既可增加该横向扩散金属氧化物半导体元件的击穿防护电压，且不牺牲崩溃防护电压，更不需要增加光罩、或改变其它工艺参数(例如并未改变整合工艺的热预算(thermal budget)等)，是本发明优于现有技术的特点之一。在本实施例中，基板11可为一具有或不具有一磊晶层的半导体基板。
图3标出本发明的第二实施例，本实施例为一横向扩散金属氧化物半导体元件，如图3所示，在基板11中以磊晶生长技术与离子植入形成第一导电型埋层，构成第一导电型掺杂区20；此第一导电型埋层的平面图案或剖面宽度范围宜大致对应于本体区14的范围，如此则离子植入步骤便可采用形成本体区所用的相同光罩，可不必另外制作光罩；但如另外制作光罩，植入不同图案宽度范围，当然亦属可行。离子植入工艺的较佳参数范围为：加速电压范围四万电子伏特至四十万电子伏特；植入的离子为含磷、砷、或锑的离子；植入剂量为每平方厘米1E12至3E15个离子。接着，再形成第一导电型井区12、隔离区13、第二导电型本体区14、漏极16，在基板11表面上形成栅极结构17，在本体区14中形成源极15与本体极19。本实施例如图3所示，基板11与井区12形成的PN接面，当元件操作，使此PN接面存在逆向偏压时，因第一导电型掺杂区20的作用，本体区14下方井区12的第一导电型杂质浓度增加，可提供的载子数量增加，该处的空乏区宽度因此较其它区域窄，相对的，第一导电型掺杂区20位于基板11中的第一导电型杂质浓度增加，第二导电型杂质浓度减少，该处的空乏区宽度因此较其它区域宽，如图中的虚线所标示。同样的，相较于现有技术，空乏区扩张到本体区14的逆向偏压，也必须相对提高许多才能造成此PN接面的击穿，也就是说，第一导电型掺杂区20的形成，使此元件的击穿防护电压增加，元件的应用范围也增加了。另一方面，由于源极15与漏极间的漂移区21的杂质浓度同样并未受到影响，此元件的崩溃防护电压并不会降低。简言之，第一导电型掺杂区20的形成，既可增加该横向扩散金属氧化物半导体元件的击穿防护电压，且不牺牲崩溃防护电压，更不需要增加光罩、或改变其它工艺参数(例如并未改变整合工艺的热预算(thermal budget)等)，是本发明优于现有技术的特点之一。在本实施例中，因制作第一导电型埋层，故宜配合使用磊晶的半导体基板，但本发明并不限于必需使用磊晶基板。
请参阅图4A-4D的剖面流程图，显示本发明的方法实施例。如图4A所示，首先提供一基板11，接着以微影技术与离子植入技术于基板11中定义出第一导电型井区12。接下来，如图4B所示，于基板11中形成隔离区13，该隔离区13可以为区域氧化(LOCOS)或浅沟槽绝缘(STI)工艺技术所形成，接着以微影技术与离子植入技术于井区12中定义出第二导电型本体区14及第一导电型掺杂区18，其中，本体区14及第一导电型掺杂区18的离子植入步骤次序可以互换。接下来，如图4C所示，以微影技术与离子植入技术于本体区14中定义出源极15与本体极19。
再接下来，如图4D所示，以微影技术与离子植入技术于井区12中，定义出漏极16，然后，于基板11表面上，形成栅极结构17。
以上已针对较佳实施例来说明本发明，只是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以思及各种等效变化。例如，在不影响元件主要的特性下，可加入其它工艺步骤或结构，如深井区等；又如，微影技术并不限于光罩技术，亦可包含电子束微影技术。因此，本发明的范围应涵盖上述及其它所有等效变化。
Claims (6)
1.一种增加击穿防护电压的横向扩散金属氧化物半导体元件，其特征在于，包含：
一基板；
位于该基板内部的一第一导电型井区；
位于该基板中的隔离区；
位于该井区内部的一第二导电型本体区；
位于该本体区内部的一源极；
位于该井区内部的一漏极；
位于该基板表面上的一栅极结构；以及
位于该本体区下方的一第一导电型掺杂区，以增加击穿防护电压；其中该第一导电型掺杂区与该本体区由一相同光罩图案所定义，且该基板为具有一磊晶层的一半导体基板，且该第一导电型掺杂区为一埋层。
2.如权利要求1所述的增加击穿防护电压的横向扩散金属氧化物半导体元件，其中，还包含一本体极，位于该本体区中，以作为该本体区电性接点。
3.如权利要求1所述的增加击穿防护电压的横向扩散金属氧化物半导体元件，其中，该第一导电型掺杂区的剖面宽度与该本体区大致相同。
4.如权利要求1所述的增加击穿防护电压的横向扩散金属氧化物半导体元件，其中，该第一导电型掺杂区利用该相同光罩图案，以离子植入技术将第一导电型杂质植入该本体区下方所形成。
5.一种制作增加击穿防护电压的横向扩散金属氧化物半导体元件的方法，其特征在于，包含以下步骤：
提供一基板；
于该基板中形成一第一导电型井区；
于该基板中形成隔离区；
于该井区内部形成一第二导电型本体区；
于该本体区内部形成一源极；
于该井区内部形成一漏极；
于该基板表面上形成一栅极结构；以及
于该本体区下方形成一第一导电型掺杂区以增加击穿防护电压；其中该第一导电型掺杂区与该本体区由一相同光罩图案所定义，且该基板为具有一磊晶层的一半导体基板，且该第一导电型掺杂区为一埋层。
6.如权利要求5所述的制作增加击穿防护电压的横向扩散金属氧化物半导体元件的方法，其中，该第一导电型掺杂区利用离子植入技术将第一导电型杂质植入该本体区下方而形成，该离子植入技术的参数范围为：
加速电压范围四万电子伏特至四十万电子伏特；
植入的离子为含磷、砷、或锑的离子；
植入剂量为每平方厘米1E12至3E15个离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101131914A CN102148247B (zh) | 2010-02-04 | 2010-02-04 | 增加击穿防护电压的横向扩散金属氧化物半导体元件与制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101131914A CN102148247B (zh) | 2010-02-04 | 2010-02-04 | 增加击穿防护电压的横向扩散金属氧化物半导体元件与制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102148247A CN102148247A (zh) | 2011-08-10 |
| CN102148247B true CN102148247B (zh) | 2013-07-31 |
Family
ID=44422387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101131914A Active CN102148247B (zh) | 2010-02-04 | 2010-02-04 | 增加击穿防护电压的横向扩散金属氧化物半导体元件与制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102148247B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI512990B (zh) * | 2013-08-30 | 2015-12-11 | Richtek Technology Corp | 半導體結構與具有該半導體結構之半導體元件 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270664A (zh) * | 2011-09-01 | 2011-12-07 | 上海先进半导体制造股份有限公司 | Ldmos晶体管结构及其形成方法 |
| CN103258851A (zh) * | 2012-02-15 | 2013-08-21 | 立锜科技股份有限公司 | 隔离元件及其制造方法 |
| CN103474462B (zh) * | 2012-06-07 | 2016-05-18 | 立锜科技股份有限公司 | 横向双扩散金属氧化物半导体元件及其制造方法 |
| CN104766885B (zh) * | 2014-01-08 | 2018-04-13 | 无锡华润上华科技有限公司 | 一种对称隔离ldmos器件及其制造方法 |
| CN108269841B (zh) * | 2016-12-30 | 2020-12-15 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体场效应管 |
| CN111081775A (zh) * | 2018-10-19 | 2020-04-28 | 立锜科技股份有限公司 | 高压元件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6406974B1 (en) * | 2000-03-24 | 2002-06-18 | United Microelectronics Corp. | Method of forming triple N well utilizing phosphorus and boron ion implantations |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3393544B2 (ja) * | 1997-02-26 | 2003-04-07 | シャープ株式会社 | 半導体装置の製造方法 |
| US7999318B2 (en) * | 2007-12-28 | 2011-08-16 | Volterra Semiconductor Corporation | Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same |
-
2010
- 2010-02-04 CN CN2010101131914A patent/CN102148247B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6406974B1 (en) * | 2000-03-24 | 2002-06-18 | United Microelectronics Corp. | Method of forming triple N well utilizing phosphorus and boron ion implantations |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI512990B (zh) * | 2013-08-30 | 2015-12-11 | Richtek Technology Corp | 半導體結構與具有該半導體結構之半導體元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102148247A (zh) | 2011-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148247B (zh) | 增加击穿防护电压的横向扩散金属氧化物半导体元件与制作方法 | |
| CN101960574B (zh) | 具有经改进架构的ldmos装置 | |
| US7238987B2 (en) | Lateral semiconductor device and method for producing the same | |
| US8212292B2 (en) | High gain tunable bipolar transistor | |
| US8501567B2 (en) | Manufacturing method of high voltage device | |
| CN101771077B (zh) | 具静电放电保护的水平扩散金属氧化物半导体晶体管元件 | |
| KR101781220B1 (ko) | 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치 | |
| CN104900702A (zh) | 一种纵向高压半导体器件 | |
| US20130217196A1 (en) | High Voltage Device and Manufacturing Method Thereof | |
| US20130270634A1 (en) | High voltage device and manufacturing method thereof | |
| CN102623353A (zh) | N-ldmos的制造方法 | |
| US8841723B2 (en) | LDMOS device having increased punch-through voltage and method for making same | |
| US9627524B2 (en) | High voltage metal oxide semiconductor device and method for making same | |
| TWI401801B (zh) | 增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件與製作方法 | |
| KR101216851B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9343538B2 (en) | High voltage device with additional isolation region under gate and manufacturing method thereof | |
| CN103378145A (zh) | 高压元件及其制造方法 | |
| US20130207185A1 (en) | Isolated device and manufacturing method thereof | |
| US9299806B2 (en) | High voltage drain-extended MOSFET having extra drain-OD addition | |
| US8859373B2 (en) | High voltage device and manufacturing method thereof | |
| CN102903752B (zh) | 高压元件及其制造方法 | |
| CN106486546A (zh) | 横向双扩散金属氧化物半导体元件及其制造方法 | |
| US9899513B1 (en) | Lateral diffused metal oxide semiconductor transistor and manufacturing method thereof | |
| CN102623352A (zh) | P-ldmos的制造方法 | |
| CN102867856B (zh) | 高压半导体元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |