CN102136431A - 发光二极管封装及其制作方法 - Google Patents

发光二极管封装及其制作方法 Download PDF

Info

Publication number
CN102136431A
CN102136431A CN 201010165571 CN201010165571A CN102136431A CN 102136431 A CN102136431 A CN 102136431A CN 201010165571 CN201010165571 CN 201010165571 CN 201010165571 A CN201010165571 A CN 201010165571A CN 102136431 A CN102136431 A CN 102136431A
Authority
CN
China
Prior art keywords
lead
electrode
light
emitting diode
led package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010165571
Other languages
English (en)
Other versions
CN102136431B (zh
Inventor
倪君耀
蔡志嘉
邹文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics China Co Ltd
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Priority to CN201310051620.3A priority Critical patent/CN103107273B/zh
Priority to CN 201010165571 priority patent/CN102136431B/zh
Publication of CN102136431A publication Critical patent/CN102136431A/zh
Application granted granted Critical
Publication of CN102136431B publication Critical patent/CN102136431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

本发明揭露一种发光二极管封装及其制作方法。该发光二极管封装包括一第一导线及自该第一导线的侧向延伸的一绝缘层，而一第二导线设置于该绝缘层上并延伸于该绝缘层的上表面及下表面上，其中该第二导线与该第一导线电性分离。一发光二极管则设置第一导线上，该发光二极管的一第一电极与该第一导线电性连接，且该发光二极管的一第二电极与该第二导线电性连接。一封胶层封装该发光二极管。

Description

发光二极管封装及其制作方法
技术领域
本发明是关于一种发光二极管封装及其制作方法，尤指一种将发光二极管设置于基板的凹槽内的发光二极管封装及其制作方法。
背景技术
发光二极管(light emitting diode，LED)元件，由于具有寿命长、体积小与耗电量低等优点，已逐渐取代传统荧光灯管或钨丝灯泡，而广泛地应用在照明、液晶显示器的背光模块、各式电子产品与交通号志等方面。
以封装型式而言，目前发光二极管的封装结构主要以表面黏着型(surfacemount device，SMD)发光二极管封装结构为主流。然而，由于现有的表面黏着型发光二极管封装结构所使用的基板为平面基板，而发光二极管是设置于平面基板的平坦表面，因此导致现有的发光二极管封装的厚度较厚，而不符合目前对于电子元件轻、薄、短、小的需求。
发明内容
本发明的目的之一在于提供一种发光二极管封装及其制作方法，以缩减发光二极管封装的整体厚度。
本发明的一方面提供一种一种发光二极管封装的制作方法，包括下列步骤。提供一基板，该基板包括一绝缘基材及设置于该绝缘基材上的一上导电层及一下导电层，该基板上包括有多个元件区。图案化各该元件区中的该上导电层及该下导电层，以形成电性分离的一第一导线区及一第二导线区，并于各该第一导线区的该上导电层内分别形成一开口，其中这些开口部分暴露出该绝缘基材。去除位于各该第一导线区中暴露的该绝缘基材而形成一凹槽。电性连接该各该第一导线区的该图案化上导电层及该图案化下导电层以形成一第一导线。电性连接该各该第二导线区的该图案化上导电层及该图案化下导电层以形成一第二导线。将多个发光二极管分别设置于各该凹槽内，并使各该发光二极管的一第一电极与各该第一导线电性连接，以及使各该发光二极管的一第二电极与各该第二导线电性连接。在该基板上形成一封胶层封装这些发光二极管。切割该基板，而形成多个发光二极管封装。
依据上述，在一实施例中，其中各该凹槽暴露出各该第一导线区中的部分该下导电层。
依据上述，在另一实施例中，其中形成该第一导线的步骤包括在各该凹槽中形成一上导电图案，该上导电图案电性连接该各该第一导线区的该图案化上导电层及该图案化下导电层。
依据上述，在另一实施例中，其中该上导电图案位于各该发光二极管与该下导电层之间。
依据上述，在另一实施例中，其中该上导电图案与该凹槽是以共形方式形成。
依据上述，在另一实施例中，其中形成该第二导线的步骤包括去除位于各该第二导线区中暴露的该绝缘基材而形成一通孔并暴露出各该第二导线区中的部分该上导电层，以及在各该通孔中形成一下导电图案，该下导电图案电性连接该各该第二导线区的该图案化上导电层及该图案化下导电层。
依据上述，在另一实施例中，其中这些通孔是利用激光钻孔方式形成。
依据上述，在另一实施例中，其中各该通孔是分别位于各该第二导线区的一边缘的一中央区。
依据上述，在另一实施例中，其中图案化各该元件区中的该上导电层及该下导电层的步骤是利用蚀刻方式进行。
依据上述，在另一实施例中，其中这些凹槽是利用激光钻孔方式形成。
依据上述，在另一实施例中，还包括于位于各该第二导线区的该上导电层的表面形成一识别标记。
依据上述，在另一实施例中，还包括于位于各该第二导线区的该上导电层的表面形成一识别标记，其中该识别标记位于该通孔的上方。
依据上述，在另一实施例中，还包括于各该元件区中形成一下防焊绝缘层，部分覆盖该第一导线的一下表面。
依据上述，在另一实施例中，还包括进行下列步骤。去除各该元件区的四个角落区的该下导电层、该绝缘基材与该上导电层，以于各该元件区的四个角落区分别形成一通孔。于各该元件区的四个角落区的该上导电层上分别形成一上防焊绝缘层，并使各该上防焊绝缘层覆盖相对应的该通孔。于各该通孔的一侧壁上形成一导电图案，分别电性连接对应于各该通孔旁的该上导电层与该下导电层，以于各该第一导线区形成一第一导线，以及于各该第二导线区形成一第二导线。
依据上述，在另一实施例中，其中各该导电图案另覆盖各该凹槽的侧壁以及各该凹槽所暴露出的该下导电层。
依据上述，在另一实施例中，其中这些导电图案与这些凹槽是以共形方式形成。
依据上述，在另一实施例中，其中这些通孔是利用机械钻孔方式形成。
依据上述，在另一实施例中，其中该导电图案是利用电镀方式形成。
依据上述，在另一实施例中，其中该第一电极与该第二电极位于该发光二极管的同一侧，该第一电极与该第二电极分别通过焊线与该第一导线以及该第二导线电性连接。
依据上述，在另一实施例中，其中该第一电极与该第二电极位于该发光二极管的不同一侧，该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
本发明另一方面提供一种发光二极管封装，包括一第一导线，一绝缘层自该第一导线的一侧向延伸。一第二导线设置于该绝缘层上，并且延伸于该绝缘层的一上表面及一下表面上，其中该第二导线与该第一导线之间电性分离。一发光二极管设置该第一导线上，其中该发光二极管的一第一电极与该第一导线电性连接，且其一第二电极与该第二导线电性连接。一封胶层封装该发光二极管。
依据上述，在一实施例中，其中该第一导线的一侧面夹置部分该绝缘层。
依据上述，在另一实施例中，其中该第一导线上形成有一凹槽，且该发光二极管是设置于该凹槽内。
依据上述，在另一实施例中，其中该第一导线包含一上导电图案与一下导电层，该上导电图案形成该凹槽并与该下导电层电性连接。
依据上述，在另一实施例中，还包括至少一识别标记，设置于位于该第二导线上。
依据上述，在另一实施例中，还包括一防焊绝缘层，设置于该绝缘层的该下表面并覆盖部分该第一导线的一下表面。
依据上述，在另一实施例中，其中该第一电极与该第二电极位于该发光二极管的同一侧，该第一电极与该第二电极分别通过焊线与该第一导线以及该第二导线电性连接。
依据上述，在另一实施例中，其中该第一电极与该第二电极位于该发光二极管的不同一侧，该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
依据上述，在另一实施例中，其中该凹槽为一封闭型凹槽。
本发明又一方面提供一种发光二极管封装。该发光二极管封装包括一绝缘基材、一第一导线、一第二导线、多个上防焊绝缘层、一发光二极管与一封胶层。绝缘基材具有一凹槽，以及多个通孔分别位于绝缘基材的角落区。第一导线部分覆盖绝缘基材的一上表面与一下表面以及覆盖部分通孔的侧壁。第二导线部分覆盖绝缘基材的上表面与下表面以及覆盖部分通孔的侧壁，且第一导线与第二导线电性分离。上防焊绝缘层分别部分覆盖第一导线的一上表面并对应部分通孔，以及覆盖第二导线的一上表面并对应部分通孔。发光二极管设置于凹槽内，发光二极管的一第一电极与第一导线电性连接，且发光二极管的一第二电极与第二导线电性连接。封胶层封装发光二极管。
依据上述，在一实施例中，其中该第一导线另覆盖该凹槽的侧壁。
依据上述，在另一实施例中，另包括一下防焊绝缘层，部分覆盖该第一导线的一下表面。
依据上述，在另一实施例中，其中该第一电极与该第二电极位于该发光二极管的同一侧，该第一电极与该第二电极分别通过焊线与该第一导线与该第二导线电性连接。
依据上述，在另一实施例中，其中该第一电极与该第二电极位于该发光二极管的不同一侧，该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
本发明再一方面提供一种发光二极管封装的制作方法，包括下列步骤。提供一基板，该基板包括一绝缘基材以及设置于该绝缘基材上的一上导电层与一下导电层，且该基板包括有多个元件区。图案化该上导电层及该下导电层，以分别于各该元件区内形成电性分离的一第一导线区、一第二导线区与一第三导线区，并于各该第一导线区的该上导电层内分别形成一开口，其中这些开口部分暴露出该绝缘基材。去除该上导电层的这些开口所暴露出的该绝缘基材，以分别于各该第一导线区内的该绝缘基材内形成一凹槽。去除各该元件区的四个角落区的该下导电层与该绝缘基材，以于各该元件区的四个角落区分别形成一通孔，其中各该通孔部分暴露出该上导电层。于各该元件区的周边的该上导电层上分别形成一上防焊绝缘层。于各该通孔的一侧壁上形成一导电图案，分别电性连接对应于各该通孔暴露出的该上导电层以及各该通孔旁的该下导电层，以于各该第一导线区形成一第一导线，于各该第二导线区形成一第二导线，以及于各该第三导线区形成一第三导线。于各该凹槽内设置一第一发光二极管与一第二发光元件，并使各该第一发光二极管的一第一电极与该第一导线电性连接，使各该第一发光二极管的一第二电极与该第二导线电性连接，使各该第二发光二极管的一第一电极与该第一导线电性连接，以及使各该第二发光二极管的一第二电极与该第三导线电性连接。在该基板上形成一封胶层封装这些发光二极管。沿着相邻的这些元件区之间切割该基板，以形成多个发光二极管封装。
依据上述，在一实施例中，其中各该凹槽暴露出各该第一导线区内的部分该下导电层。
依据上述，在另一实施例中，其中各该导电图案另覆盖各该凹槽的侧壁以及各该凹槽所暴露出的该下导电层。
依据上述，在另一实施例中，其中这些导电图案是以共形方式形成。
依据上述，在另一实施例中，其中图案化该上导电层及该下导电层的步骤是利用蚀刻方式达成。
依据上述，在另一实施例中，其中该绝缘基材的这些凹槽是利用激光钻孔方式形成。
依据上述，在另一实施例中，其中这些通孔是利用激光钻孔方式形成。
依据上述，在另一实施例中，其中该导电图案是利用电镀方式形成。
依据上述，在另一实施例中，另包括于各该元件区的该第一导线区内的该下导电层上形成一下防焊绝缘层。
依据上述，在另一实施例中，其中各该第一发光二极管的该第一电极与该第二电极位于该第一发光二极管的同一侧，且各该第一发光二极管的该第一电极与该第二电极是分别通过焊线与该第一导线以及该第二导线电性连接。
依据上述，在另一实施例中，其中各该第二发光二极管的该第一电极与该第二电极位于该第二发光二极管的同一侧，且各该第二发光二极管的该第一电极与该第二电极分别通过焊线与该第一导线以及该第三导线电性连接。
依据上述，在另一实施例中，其中各该第一发光二极管的该第一电极与该第二电极位于该第一发光二极管的不同一侧，各该第一发光二极管的该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
依据上述，在另一实施例中，其中各该第二发光二极管的该第一电极与该第二电极位于该第二发光二极管的不同一侧，各该第二发光二极管的该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第三导线电性连接。
依据上述，在另一实施例中，其中各该上防焊绝缘层分别环绕各该元件区。
本发明另一方面提供一种发光二极管封装。该发光二极管封装包括一绝缘基材、一第一导线、一第二导线、一第三导线、多个上防焊绝缘层、一第一发光二极管与一第二发光二极管，以及一封胶层。绝缘基材具有一凹槽，以及多个通孔分别位于该绝缘基材的角落区。第一导线部分覆盖该绝缘基材的一上表面与一下表面以及覆盖部分这些通孔的侧壁。第二导线部分覆盖该绝缘基材的该上表面与该下表面以及覆盖部分这些通孔的侧壁。第三导线部分覆盖该绝缘基材的该上表面与该下表面以及覆盖部分这些通孔的侧壁，其中该第一导线、该第二导线与该第三导线电性分离。上防焊绝缘层分别位于各该元件区的周边的该上导电层上。第一发光二极管与第二发光二极管设置于该凹槽内，其中该第一发光二极管的一第一电极与该第一导线电性连接，该第一发光二极管的一第二电极与该第二导线电性连接，该第二发光二极管的一第一电极与该第一导线电性连接，该第二发光二极管的一第二电极与该第三导线电性连接。封胶层封装该第一发光二极管与该第二发光二极管。
依据上述，在一实施例中，其中该第一导线另覆盖该凹槽的侧壁。
依据上述，在另一实施例中，另包括一下防焊绝缘层，部分覆盖该第一导线的一下表面。
依据上述，在另一实施例中，其中各该第一发光二极管的该第一电极与该第二电极位于该第一发光二极管的同一侧，且各该第一发光二极管的该第一电极与该第二电极分别通过焊线与该第一导线以及该第二导线电性连接。
依据上述，在另一实施例中，其中各该第二发光二极管的该第一电极与该第二电极位于该第二发光二极管的同一侧，且各该第二发光二极管的该第一电极与该第二电极分别通过焊线与该第一导线以及该第三导线电性连接。
依据上述，在另一实施例中，其中各该第一发光二极管的该第一电极与该第二电极位于该第一发光二极管的不同一侧，各该第一发光二极管的该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
依据上述，在另一实施例中，其中各该第二发光二极管的该第一电极与该第二电极位于该第二发光二极管的不同一侧，各该第二发光二极管的该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第三导线电性连接。
依据上述，在另一实施例中，其中各该上防焊绝缘层分别环绕各该元件区。
依据上述，在另一实施例中，另包括一下防焊绝缘层，设置于各该元件区的该第一导线区内的该下导电层上。
本发明的有益技术效果是：在本发明的发光二极管封装中，发光二极管是设置于基板的凹槽内，因此可大幅缩减发光二极管封装的整体厚度。
附图说明
图1至图9绘示了本发明第一较佳实施例的发光二极管封装的制作方法的示意图。
图10绘示了本发明第二较佳实施例的发光二极管封装的制作方法的示意图。
图11至图17绘示了本发明的第三较佳实施例的发光二极管封装的制作方法的示意图。
图18绘示了本发明的第四较佳实施例的发光二极管封装的示意图。
图19至图26绘示了本发明的第五较佳实施例的发光二极管封装的制作方法的示意图。
图27绘示了本发明的第六较佳实施例的发光二极管封装的示意图。
具体实施方式
为使熟悉本发明所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合附图详细说明本发明的构成内容及所欲达成的功效。
请参考图1至图9。图1至图9绘示了本发明第一较佳实施例的发光二极管封装的制作方法的示意图，其中为彰显本发明的发光二极管封装的制作方法的特征，图1、图3、图5与图7以上视示意形式绘示，图2、图4、图6与图8以剖面示意形式绘示，图9则以外观示意形式绘示。如图1与图2所示，首先提供一基板10。在本实施例中，基板10为一印刷电路板，但不以此为限而可为其它类型的基板。基板10包括一绝缘基材(绝缘层)12、一上导电层14设置于绝缘基材12的上表面，以及一下导电层16设置于绝缘基材12的下表面，其中绝缘基材12可为各式绝缘材料例如玻璃纤维(glass fiber)或树脂，且上导电层14与下导电层16可为各式导电材料例如铜箔，但不以此为限。此外，基板10上形成有多条切割道18与多个元件区20，其中各元件区20包括一第一导线区201、一第二导线区202与一隔离区203。接着，去除位于各元件区20的第一导线区201内的部分上导电层14及隔离区203内的上导电层14，以及一并去除位于各元件区20的第二导线区202内的部分下导电层16及隔离区203内的下导电层16，以分别于第一导线区201形成一第一导线22的一部分以及于第二导线区202形成一第二导线24的一部分，以及于各第一导线区201的上导电层14内分别形成一开口，其中开口部分暴露出绝缘基材12。在本实施例中，上述图案化上导电层14与图案化下导电层16的步骤是以蚀刻方式进行，但不以此为限。
如图3与图4所示，接着去除位于各元件区20的第一导线区201中露出上表面的绝缘基材12以形成一凹槽26，并一并去除位于各元件区20的第二导线区202中露出下表面的绝缘基材12，以分别于各第二导线区202内形成一通孔28，其中凹槽26暴露出位于第一导线区201的下导电层16，且通孔28暴露出位于第二导线区202的上导电层14。在本实施例中，凹槽26为发光二极管的设置空间，通过此凹陷设计可使发光二极管不致太过于突出绝缘基材12的上表面，而可缩减发光二极管的封装结构的厚度，且通孔28是位于第二导线区202的边缘的中央区，如图3所示。在本实施中，绝缘基材12的凹槽26与通孔28是以激光钻孔方式形成，但不以此为限。值得说明的是，在本实施例中，位于同一列的各第一导线区201的凹槽26为彼此连通而形成一沟渠，藉此各凹槽26的两相侧无侧壁而可增加出光角度，但并不以此为限。举例而言，各第一导线区201的凹槽26亦可分别为一彼此不连通的封闭型凹槽。此外，凹槽26的侧壁亦不限于为垂直侧壁，而可视出光角度与光型的设计不同或工艺不同而具有倾斜侧壁。
如图5与图6所示，随后于绝缘基材12的各凹槽26内分别形成一上导电图案30，其中各上导电图案30覆盖各凹槽26的侧壁并与凹槽26以共形方式形成，使得在各第一导线区201中，各上导电图案30分别与各上导电层14以及各凹槽26暴露出的下导电层16电性连接，藉此上导电图案30、上导电层14与下导电层16形成第一导线22，因而使得在第一导线22的一侧面的上导电层14与下导电层16夹置部分绝缘基材12。换言之，绝缘基材12是自第一导线22的侧向延伸。此外，并一并于各通孔28内分别形成一下导电图案32，其中各下导电图案32与位于各第二导线区202中的下导电层16以及各通孔28暴露出的上导电层14电性连接。由于凹槽26贯穿绝缘基材12，因此在各第一导线区201中，可使位于绝缘基材12的上表面的上导电层14通过上导电图案30电性连接至位于绝缘基材12的下表面的下导电层16，以利于后续作对外电性连接。此外，覆盖于凹槽26的侧壁的上导电图案30另具有反射作用，可增加发光的利用率。通孔28亦是贯穿绝缘基材12，因此在各第二导线区202中，可使位于绝缘基材12的上表面的上导电层14通过下导电图案32电性连接至位于绝缘基材12的下表面的下导电层16，以利于后续作对外电性连接。在本实施例中，上导电图案30与下导电图案32的材质可为各式导电材料，且其可为单一导电层或复合导电层。例如在本实施例中，上导电图案30与下导电图案32的材料可为由镍与银两层金属所构成的复合导电层，并可利用电镀方式形成，但不以此为限。此外，于形成上导电图案30与下导电图案32之后，可选择性地于位于各第二导线区202的上导电层14的表面并位于通孔28的上方形成一识别标记34，藉此区别第一导线22与第二导线24，以及形成一下防焊绝缘层36，其覆盖于各第一导线区201的下导电层16的部分表面以及隔离区203的绝缘基材12的下表面，亦即部分覆盖第一导线22的下表面，以降低发光二极管封装完成后于装配于电子装置时的回焊工序中发生短路的风险。值得说明的是，于形成下防焊绝缘层36之前可先将对应下防焊绝缘层36的下导电层16的厚度作适度缩减，藉此当下防焊绝缘层36形成后可与相邻的下导电层16大体上形成一平坦表面，而有利于后续将发光二极管封装焊接于另一电子装置的基板上(图未示)。
如图7与图8所示，提供多个发光二极管38，其中各发光二极管38包括一第一电极381与一第二电极382。随后，将各发光二极管38固定于各凹槽26内的第一导线22上，并使各发光二极管38的第一电极381与对应的各第一导线22电性连接，以及使各发光二极管38的第二电极382与对应的各第二导线24电性连接。在本实施例中，发光二极管38的第一电极381与第二电极382分别位于发光二极管38不同一侧的两相对表面，第一电极381设置于第一导线22的表面并与第一导线22直接电性连接，而第二电极382则利用一焊线40电性连接至第二导线24，但不以此为限。接着，在整个基板10上包括于发光二极管38上形成一封胶层42，将发光二极管38包覆并封装，并沿切割道18对基板10进行切割，以形成多个发光二极管封装44，如图9所示。
本发明的发光二极管封装的制作方法并不以上述实施例所教导的方法为限，而可具有其它实施样态。请参考图10。图10绘示了本发明一第二较佳实施例的发光二极管封装的制作方法的示意图。为了便于比较各实施例的相异处及简化说明，本实施例与前述实施例使用相同符号标注相同元件，且仅针对与前述实施例不同的步骤进行说明，至于相同的方法步骤请参考图1至图9。本实施例与前述实施例的差异在于发光二极管的型式与电性连接方式。如图10所示，在本实施例中，发光二极管38的第一电极381与第二电极382是位于发光二极管38的同一侧的表面上，且发光二极管38的第一电极381通过一焊线40与第一导线22电性连接，而发光二极管38的第二电极382通过另一焊线40与第二导线24电性连接。
请参考图11至图17。图11至图17绘示了本发明的第三较佳实施例的发光二极管封装的制作方法的示意图。为彰显本发明的发光二极管封装的制作方法的特征，图11与图13以上视示意形式绘示，第12A-12B图、图14至图16以剖线示意形式绘示，图17则以外观示意形式绘示，其中第12B图为沿图11的A-A’剖面线绘示的剖面示意图、图14为沿图13的B-B’剖面线绘示的剖面示意图。如图11与图12A-12B所示，首先提供一基板50。在本实施例及下文所述的其它实施例中，基板为例如一印刷电路板，但不以此为限，而可为其它类型的基板。基板50包括一绝缘基材52、一上导电层54设置于绝缘基材52的上表面，以及一下导电层56设置于绝缘基材52的下表面，其中绝缘基材52可为各式绝缘材料例如玻璃纤维或树脂等，且上导电层54与下导电层56可视电性需求为各式导电材料例如铜，但不以此为限。此外，基板50上形成有多条切割道58与多个元件区60。接着，图案化上导电层54及下导电层56，以分别于各元件区60内形成电性分离的一第一导线区601及一第二导线区602。上导电层54在图案化工序后会分别于各第一导线区601内形成一开口54A，部分暴露出绝缘基材52。在本实施例中，图案化上导电层54及下导电层56的步骤是利用蚀刻方式达成，但不以此为限。接着，去除上导电层54的开口54A所暴露出的绝缘基材52，以分别于各第一导线区601内的绝缘基材52内形成一凹槽52A。在本实施例中，绝缘基材52的凹槽52A是利用激光钻孔方式形成，且凹槽52A可贯穿绝缘基材52而暴露出部分的下导电层56，但并不以此为限。例如，绝缘基材52的凹槽52A亦可利用其它方式加以形成，且凹槽52A亦可不贯穿绝缘基材52。此外，由上视方向观之，凹槽52A可为一封闭型凹槽，但不以此为限。凹槽52A的形状可为矩形，但不以此为限而可为其它各种形状；再者，凹槽52A的侧壁亦可为垂直侧壁、向内倾斜或向外倾斜的侧壁，或是具有弧度的侧壁。
如图13与图14所示，接着去除各元件区60的四个角落区的下导电层56、绝缘基材52与上导电层54，以分别于各元件区60的四个角落形成一贯穿基板50的通孔66。在本实施例中，通孔66是利用机械钻孔方式形成，但通孔66并不限于以机械钻孔方式形成。接着，于各元件区60的四个角落区的上导电层54上分别形成一上防焊绝缘层62，并使各上防焊绝缘层62覆盖相对应的通孔66，以及于各元件区60的第一导线区601内的下导电层56上形成一下防焊绝缘层64。在本实施例中，上防焊绝缘层62为一饼图案，但不以此为限，例如上防焊绝缘层62亦可为其它形状的图案，例如矩形图案、菱形图案或其它几何图案。此外，上防焊绝缘层62除了具有避免短路的作用外，还可避免于切割工序后上导电层的切割面产生毛边现象，而可增加发光二极管封装的可靠度。
如图15所示，随后于各通孔66的一侧壁上形成一导电图案68，分别电性连接对应于各通孔66旁的上导电层54与下导电层56，以于各第一导线区601形成一第一导线70，以及于各第二导线区602形成一第二导线72，其中第一导线70是由第一导线区601内的上导电层54、下导电层56与导电图案68所共同形成，而第二导线72则是由第二导线区602内的上导电层54、下导电层56与导电图案68所共同形成，且第一导线70与第二导线72电性分离。此外，在本实施例中，第一导线70的上导电层54、下导电层56与导电图案68是在凹槽52A以及两个通孔66所在的三个位置电性连接，而第二导线72的上导电层54、下导电层56与导电图案68则是在另外两个通孔66所在的两个位置电性连接。另外，导电图案68的材质可为各式导电材料，且其可为单一导电层或复合导电层。例如在本实施例中，导电图案68的材料可为由镍与银两层金属所构成的复合导电层。此外，导电图案68可利用例如电镀方式形成，且导电图案68除了形成于通孔66的侧壁外，亦可一并形成于各凹槽52A的侧壁、各凹槽52A所暴露出的下导电层56，以及任何暴露出的上导电层54与下导电层56的表面。此外，导电图案68较佳是以共形方式形成，亦即导电图案68大体上具有均匀的厚度，藉此可使凹槽52A的底部仍可维持平坦，而有利于后续发光二极管的设置，而不会因凹槽52A的底部不平坦而影响发光二极管的出光方向。举例而言，在导电图案68的材料中不添加例如光泽剂的状况下，即可使导电图案68具有较佳的共形性。
如图16所示，随后于各凹槽52A内至少设置一发光二极管74，并使各发光二极管74的一第一电极741与对应的第一导线70电性连接，以及使各发光二极管74的一第二电极742与对应的第二导线72电性连接。在本实施例中，发光二极管74的第一电极741与第二电极742位于发光二极管74的同一侧，且第一电极741与第二电极742分别通过焊线761、762与第一导线70以及第二导线72电性连接，但发光二极管74与第一导线70以及第二导线72的电性连接方式并不以此为限。接着，在基板50上形成一封胶层78封装发光二极管74。
接着进行一切割工序，沿着相邻的元件区60之间的切割道58(如图11所示)切割基板50，以形成发光二极管封装80，如图17所示。
请再参考图18。图18绘示了本发明的第四较佳实施例的发光二极管封装的示意图，其中为简化说明并便于比较各实施例的相异处，本实施例与前述第三实施例使用相同的符号标注相同的元件，并仅针对不同处加以说明，而不再对工序方法作重复赘述。本实施例的发光二极管与第一导线以及第二导线的电性连接方式与前述第三实施例有所不同。如图18所示，本实施例的发光二极管封装90的第一电极741与第二电极742位于发光二极管74的不同一侧，其中第一电极741是直接与凹槽52A内的第一导线70电性连接，而第二电极742则通过焊线762与第二导线72电性连接。
请参考图19至图26。图19至图26绘示了本发明的第五较佳实施例的发光二极管封装的制作方法的示意图。为彰显本发明的发光二极管封装的制作方法的特征，图19、图21与图24以上视示意形式绘示，图20A-20B、图22、图23与图25以剖面示意形式绘示，图26则以外观示意形式绘示，其中第20B图为沿图19的C-C’剖面线绘示的剖面示意图、图22为沿图21的D-D’剖面线绘示的剖面示意图、图25为沿图24的E-E’剖面线绘示的剖面示意图。如图19与图20A-20B所示，首先提供一基板100。基板100包括一绝缘基材102、一上导电层104设置于绝缘基材102的上表面，以及一下导电层106设置于绝缘基材102的下表面。此外，基板100上形成有多条切割道108与多个元件区110。接着，图案化上导电层104及下导电层106，以分别于各元件区110内形成电性分离的一第一导线区1101、一第二导线区1102与一第三导线区1103。上导电层104在图案化工序后会分别于各第一导线区1101内形成一开口104A，部分暴露出绝缘基材102。在本实施例中，图案化上导电层104及下导电层106的步骤是利用蚀刻方式达成，但不以此为限。接着，去除上导电层104的开口104A所暴露出的绝缘基材102，以分别于各第一导线区1101内的绝缘基材102内形成一凹槽102A。在本实施例中，绝缘基材102的凹槽102A是利用激光钻孔方式形成，且凹槽102A可贯穿绝缘基材102而暴露出部分的下导电层106，但并不以此为限。例如，绝缘基材102的凹槽102A亦可利用其它方式加以形成，且凹槽102A亦可不贯穿绝缘基材102。此外，由上视方向观之，凹槽102A的形状为矩形，但不以此为限而可为其它各种形状；再者，凹槽102A的侧壁亦可为垂直侧壁、向内倾斜或向外倾斜的侧壁，或是具有弧度的侧壁。
如图21与图22所示，接着去除各元件区110的四个角落区的下导电层106与绝缘基材102，以分别于各元件区110的四个角落形成一通孔116，其中各通孔116分别部分暴露出上导电层104。在本实施例中，通孔116是利用激光钻孔方式形成，但不以此为限。接着，于各元件区110的周边的上导电层104上分别形成一上防焊绝缘层112，以及于各元件区110的第一导线区1101内的下导电层106上形成一下防焊绝缘层114。在本实施例中，各上防焊绝缘层112分别环绕各元件区110，但上防焊绝缘层112的位置与形状并不以此为限。
如图23所示，随后于各通孔116的一侧壁上形成一导电图案118，分别电性连接对应于各通孔116暴露出的上导电层104以及各通孔116旁的下导电层106，以于各第一导线区1101形成一第一导线120、于各第二导线区1102形成一第二导线122以及于各第三导线区1103(图23未示)形成一第三导线124(图23未示)，其中第一导线120是由第一导线区1101内的上导电层104、下导电层106与导电图案118所共同形成，第二导线122则是由第二导线区1102内的上导电层104、下导电层106与导电图案118所共同形成，第三导线124则是由第三导线区1103内的上导电层104、下导电层106与导电图案118所共同形成，且第一导线120、第二导线122与第三导线124三者电性分离。导电图案118的材质可为各式导电材料，且其可为单一导电层或复合导电层。例如在本实施例中，导电图案118的材料可为由镍与银两层金属所构成的复合导电层。此外，导电图案118可利用例如电镀方式形成，因此导电图案118除了形成于通孔116的侧壁外，亦可一并形成于各凹槽102A的侧壁、各凹槽102A所暴露出的下导电层106，以及任何暴露出的上导电层104与下导电层106的表面。此外，导电图案118较佳是与凹槽102A以共形方式形成，亦即导电图案118大体上具有均匀的厚度，藉此可使凹槽102A的底部仍可维持平坦，而有利于后续发光二极管的设置，而不会因凹槽102A的底部不平坦而影响发光二极管的出光方向。举例而言，在导电图案118的材料中仍不添加例如光泽剂的状况下，即可使导电图案118具有较佳的共形性。
如图24与图25所示，随后于各凹槽102A内设置一第一发光二极管130与一第二发光二极管132，并使各第一发光二极管130的一第一电极1301与第一导线120电性连接，使各第一发光二极管130的一第二电极1302与第二导线122电性连接，使各第二发光二极管132的一第一电极1321与第一导线120电性连接，以及使各第二发光二极管132的一第二电极1322与第三导线124电性连接。在本实施例中，第一电极1301与第二电极1302位于第一发光二极管130的同一侧，且第一电极1301与第二电极1302分别通过焊线1341、1342与第一导线120以及第二导线122电性连接；第一电极1321与第二电极1322位于第二发光二极管132的同一侧，且第一电极1321与第二电极1322分别通过焊线1361、1362与第一导线120以及第三导线124电性连接。接着，在基板100上形成一封胶层138(图24未示)封装第一发光二极管130与第二发光二极管132。
接着进行一切割工序，沿着相邻的元件区110之间的切割道108(如图19所示)切割基板100，以形成发光二极管封装140，如图26所示。
请再参考图27。图27绘示了本发明的第六较佳实施例的发光二极管封装的示意图，其中为简化说明并便于比较各实施例的相异处，本实施例与前述第五实施例使用相同的符号标注相同的元件，并仅针对不同处加以说明，而不再对制作方法作重复赘述。本实施例的第一发光二极管与第一导线以及第二导线的电性连接方式以及第二发光二极管与第一导线以及第三导线的电性连接方式与前述第三实施例有所不同。如图27所示，在本实施例中，发光二极管封装150的第一发光二极管130的第一电极1301与第二电极1302位于第一发光二极管130的不同一侧，其中第一电极1301直接与凹槽102A内的第一导线120电性连接，而第二电极1302则是通过焊线1342与第二导线122电性连接；此外，第二发光二极管132的第一电极1321与第二电极1322是位于第二发光二极管132的不同一侧，其中第一电极1321直接与凹槽102A内的第一导线120电性连接，而第二电极1322则通过焊线1362与第三导线124电性连接。
综上所述，本发明的发光二极管封装将发光二极管设置于基板的凹槽内，可有效缩减发光二极管封装的整体厚度。此外，导电图案是以共形方式形成于凹槽的底部与侧壁，因此可保持平坦性而确保设置于其上的发光二极管封装的发光方向。再者，通过调整凹槽的形状或侧壁角度可以改变出光角度与光型，进而增加发光二极管的应用范围。另外，基板的通孔除了提供上导电层与下导电层的连接途径之外，还可在后续进行表面黏着(surface mount)的回焊工序时作为焊锡的缓冲空间，而有效提升表面黏着工艺的良率。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (48)

1.一种发光二极管封装的制作方法，包括：
提供一基板，该基板包括一绝缘基材及设置于该绝缘基材上的一上导电层及一下导电层，该基板上包括有多个元件区；
图案化各该元件区中的该上导电层及该下导电层，以形成电性分离的一第一导线区及一第二导线区，并于各该第一导线区的该上导电层内分别形成一开口，其中这些开口部分暴露出该绝缘基材；
去除位于各该第一导线区中暴露的该绝缘基材而形成一凹槽；
电性连接各该第一导线区的该图案化上导电层及该图案化下导电层以形成一第一导线；
电性连接各该第二导线区的该图案化上导电层及该图案化下导电层以形成一第二导线；
将多个发光二极管分别设置于各该凹槽内，并使各该发光二极管的一第一电极与各该第一导线电性连接，以及使各该发光二极管的一第二电极与各该第二导线电性连接；
在该基板上形成一封胶层封装这些发光二极管；以及
切割该基板，而形成多个发光二极管封装。
2.根据权利要求1所述的发光二极管封装的制作方法，其特征在于，各该凹槽暴露出各该第一导线区中的部分该下导电层。
3.根据权利要求2所述的发光二极管封装的制作方法，其特征在于，形成该第一导线的步骤包括在各该凹槽中形成一上导电图案，该上导电图案电性连接该各该第一导线区的该图案化上导电层及该图案化下导电层。
4.根据权利要求3所述的发光二极管封装的制作方法，其特征在于，该上导电图案位于各该发光二极管与该下导电层之间。
5.根据权利要求3所述的发光二极管封装的制作方法，其特征在于，该上导电图案与该凹槽是以共形方式形成。
6.根据权利要求1所述的发光二极管封装的制作方法，其特征在于，形成该第二导线的步骤包括：
去除位于各该第二导线区中暴露的该绝缘基材而形成一通孔并暴露出各该第二导线区中的部分该上导电层；以及
在各该通孔中形成一下导电图案，该下导电图案电性连接该各该第二导线区的该图案化上导电层及该图案化下导电层。
7.根据权利要求6所述的发光二极管封装的制作方法，其特征在于，各该通孔分别位于各该第二导线区的一边缘的一中央区。
8.根据权利要求1所述的发光二极管封装的制作方法，其特征在于，还包括于位于各该第二导线区的该上导电层的表面形成一识别标记。
9.根据权利要求6所述的发光二极管封装的制作方法，其特征在于，还包括于位于各该第二导线区的该上导电层的表面形成一识别标记，其中该识别标记位于该通孔的上方。
10.根据权利要求1所述的发光二极管封装的制作方法，其特征在于，还包括于各该元件区中形成一下防焊绝缘层，部分覆盖该第一导线的一下表面。
11.根据权利要求1所述的发光二极管封装的制作方法，其特征在于，还包括：
去除各该元件区的四个角落区的该下导电层、该绝缘基材与该上导电层，以于各该元件区的四个角落区分别形成一通孔；
于各该元件区的四个角落区的该上导电层上分别形成一上防焊绝缘层，并使各该上防焊绝缘层覆盖相对应的该通孔；以及
于各该通孔的一侧壁上形成一导电图案，分别电性连接对应于各该通孔旁的该上导电层与该下导电层，以于各该第一导线区形成一第一导线，以及于各该第二导线区形成一第二导线。
12.根据权利要求11所述的发光二极管封装的制作方法，其特征在于，各该导电图案另覆盖各该凹槽的侧壁以及各该凹槽所暴露出的该下导电层。
13.根据权利要求12所述的发光二极管封装的制作方法，其特征在于，这些导电图案与这些凹槽是以共形方式形成。
14.根据权利要求1所述的发光二极管封装的制作方法，其特征在于，该第一电极与该第二电极位于该发光二极管的同一侧，该第一电极与该第二电极分别通过焊线与该第一导线以及该第二导线电性连接。
15.根据权利要求1所述的发光二极管封装的制作方法，其特征在于，该第一电极与该第二电极位于该发光二极管的不同一侧，该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
16.根据权利要求1所述的发光二极管封装的制作方法，其特征在于，该凹槽为一封闭型凹槽。
17.一种发光二极管封装，包括：
一第一导线；
一绝缘层，自该第一导线的一侧向延伸；
一第二导线，设置于该绝缘层上并延伸于该绝缘层的一上表面及一下表面上，其中该第二导线与该第一导线电性分离；
一发光二极管，设置在该第一导线上，该发光二极管的一第一电极与该第一导线电性连接，且该发光二极管的一第二电极与该第二导线电性连接；以及
一封胶层，封装该发光二极管。
18.根据权利要求17所述的发光二极管封装，其特征在于，该第一导线的一侧面夹置部分该绝缘层。
19.根据权利要求18所述的发光二极管封装，其特征在于，该第一导线上形成有一凹槽，且该发光二极管设置于该凹槽内。
20.根据权利要求19所述的发光二极管封装，其特征在于，该第一导线包含一上导电图案与一下导电层，该上导电图案形成该凹槽并与该下导电层电性连接。
21.根据权利要求17所述的发光二极管封装，其特征在于，还包括至少一识别标记，设置于位于该第二导线上。
22.根据权利要求17所述的发光二极管封装，其特征在于，还包括一防焊绝缘层，设置于该绝缘层的该下表面并覆盖部分该第一导线的一下表面。
23.根据权利要求17所述的发光二极管封装，其特征在于，该第一电极与该第二电极位于该发光二极管的同一侧，该第一电极与该第二电极分别通过焊线与该第一导线以及该第二导线电性连接。
24.根据权利要求17所述的发光二极管封装，其特征在于，该第一电极与该第二电极位于该发光二极管的不同一侧，该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
25.一种发光二极管封装，包括：
一绝缘基材，其具有一凹槽，以及多个通孔分别位于该绝缘基材的角落区；
一第一导线，部分覆盖该绝缘基材的一上表面与一下表面以及覆盖部分这些通孔的侧壁；
一第二导线，部分覆盖该绝缘基材的该上表面与该下表面以及覆盖部分这些通孔的侧壁，且该第一导线与该第二导线电性分离；
多个上防焊绝缘层，分别部分覆盖该第一导线的一上表面并对应部分该通孔，以及覆盖该第二导线的一上表面并对应部分该通孔；
一发光二极管，设置于该凹槽内，该发光二极管的一第一电极与该第一导线电性连接，且该发光二极管的一第二电极与该第二导线电性连接；以及
一封胶层，封装该发光二极管。
26.根据权利要求25所述的发光二极管封装，其特征在于，该第一导线另覆盖该凹槽的侧壁。
27.根据权利要求25所述的发光二极管封装，其特征在于，另包括一下防焊绝缘层，部分覆盖该第一导线的一下表面。
28.根据权利要求25所述的发光二极管封装，其特征在于，该第一电极与该第二电极位于该发光二极管的同一侧，该第一电极与该第二电极分别通过焊线与该第一导线与该第二导线电性连接。
29.根据权利要求25所述的发光二极管封装，其特征在于，该第一电极与该第二电极位于该发光二极管的不同一侧，该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
30.一种发光二极管封装的制作方法，包括：
提供一基板，该基板包括一绝缘基材以及设置于该绝缘基材上的一上导电层与一下导电层，且该基板包括有多个元件区；
图案化该上导电层及该下导电层，以分别于各该元件区内形成电性分离的一第一导线区、一第二导线区与一第三导线区，并于各该第一导线区的该上导电层内分别形成一开口，其中这些开口部分暴露出该绝缘基材；
去除该上导电层的这些开口所暴露出的该绝缘基材，以分别于各该第一导线区内的该绝缘基材内形成一凹槽；
去除各该元件区的四个角落区的该下导电层与该绝缘基材，以于各该元件区的四个角落区分别形成一通孔，其中各该通孔部分暴露出该上导电层；
于各该元件区的周边的该上导电层上分别形成一上防焊绝缘层；
于各该通孔的一侧壁上形成一导电图案，分别电性连接对应于各该通孔暴露出的该上导电层以及各该通孔旁的该下导电层，以于各该第一导线区形成一第一导线，于各该第二导线区形成一第二导线，以及于各该第三导线区形成一第三导线；
于各该凹槽内设置一第一发光二极管与一第二发光元件，并使各该第一发光二极管的一第一电极与该第一导线电性连接，使各该第一发光二极管的一第二电极与该第二导线电性连接，使各该第二发光二极管的一第一电极与该第一导线电性连接，以及使各该第二发光二极管的一第二电极与该第三导线电性连接；
在该基板上形成一封胶层封装这些发光二极管；以及
沿着相邻的这些元件区之间切割该基板，以形成多个发光二极管封装。
31.根据权利要求30所述的发光二极管封装的制作方法，其特征在于，各该凹槽暴露出各该第一导线区内的部分该下导电层。
32.根据权利要求31所述的发光二极管封装的制作方法，其特征在于，各该导电图案另覆盖各该凹槽的侧壁以及各该凹槽所暴露出的该下导电层。
33.根据权利要求32所述的发光二极管封装的制作方法，其特征在于，这些导电图案是以共形方式形成。
34.根据权利要求30所述的发光二极管封装的制作方法，其特征在于，另包括于各该元件区的该第一导线区内的该下导电层上形成一下防焊绝缘层。
35.根据权利要求30所述的发光二极管封装的制作方法，其特征在于，各该第一发光二极管的该第一电极与该第二电极位于该第一发光二极管的同一侧，且各该第一发光二极管的该第一电极与该第二电极是分别通过焊线与该第一导线以及该第二导线电性连接。
36.根据权利要求30所述的发光二极管封装的制作方法，其特征在于，各该第二发光二极管的该第一电极与该第二电极位于该第二发光二极管的同一侧，且各该第二发光二极管的该第一电极与该第二电极分别通过焊线与该第一导线以及该第三导线电性连接。
37.根据权利要求30所述的发光二极管封装的制作方法，其特征在于，各该第一发光二极管的该第一电极与该第二电极位于该第一发光二极管的不同一侧，各该第一发光二极管的该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
38.根据权利要求30所述的发光二极管封装的制作方法，其特征在于，各该第二发光二极管的该第一电极与该第二电极位于该第二发光二极管的不同一侧，各该第二发光二极管的该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第三导线电性连接。
39.根据权利要求30所述的发光二极管封装的制作方法，其特征在于，各该上防焊绝缘层分别环绕各该元件区。
40.一种发光二极管封装，包括：
一绝缘基材，其具有一凹槽，以及多个通孔分别位于该绝缘基材的角落区；
一第一导线，部分覆盖该绝缘基材的一上表面与一下表面以及覆盖部分这些通孔的侧壁；
一第二导线，部分覆盖该绝缘基材的该上表面与该下表面以及覆盖部分这些通孔的侧壁；
一第三导线，部分覆盖该绝缘基材的该上表面与该下表面以及覆盖部分这些通孔的侧壁，其中该第一导线、该第二导线与该第三导线电性分离；
多个上防焊绝缘层，分别位于各该元件区的周边的该上导电层上；
一第一发光二极管与一第二发光二极管，设置于该凹槽内，该第一发光二极管的一第一电极与该第一导线电性连接，该第一发光二极管的一第二电极与该第二导线电性连接，该第二发光二极管的一第一电极与该第一导线电性连接，该第二发光二极管的一第二电极与该第三导线电性连接；以及
一封胶层，封装该第一发光二极管与该第二发光二极管。
41.根据权利要求40所述的发光二极管封装，其特征在于，该第一导线另覆盖该凹槽的侧壁。
42.根据权利要求40所述的发光二极管封装，其特征在于，另包括一下防焊绝缘层，部分覆盖该第一导线的一下表面。
43.根据权利要求40所述的发光二极管封装，其特征在于，各该第一发光二极管的该第一电极与该第二电极位于该第一发光二极管的同一侧，且各该第一发光二极管的该第一电极与该第二电极分别通过焊线与该第一导线以及该第二导线电性连接。
44.根据权利要求40所述的发光二极管封装，其特征在于，各该第二发光二极管的该第一电极与该第二电极位于该第二发光二极管的同一侧，且各该第二发光二极管的该第一电极与该第二电极分别通过焊线与该第一导线以及该第三导线电性连接。
45.根据权利要求40所述的发光二极管封装，其特征在于，各该第一发光二极管的该第一电极与该第二电极位于该第一发光二极管的不同一侧，各该第一发光二极管的该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第二导线电性连接。
46.根据权利要求40所述的发光二极管封装，其特征在于，各该第二发光二极管的该第一电极与该第二电极位于该第二发光二极管的不同一侧，各该第二发光二极管的该第一电极直接与该凹槽内的该第一导线电性连接，该第二电极通过一焊线与该第三导线电性连接。
47.根据权利要求40所述的发光二极管封装，其特征在于，各该上防焊绝缘层分别环绕各该元件区。
48.根据权利要求40所述的发光二极管封装，其特征在于，另包括一下防焊绝缘层，设置于各该元件区的该第一导线区内的该下导电层上。
CN 201010165571 2010-01-22 2010-04-16 发光二极管封装及其制作方法 Active CN102136431B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310051620.3A CN103107273B (zh) 2010-01-22 2010-04-16 发光二极管封装
CN 201010165571 CN102136431B (zh) 2010-01-22 2010-04-16 发光二极管封装及其制作方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201010110131.7 2010-01-22
CN201010110131 2010-01-22
CN 201010165571 CN102136431B (zh) 2010-01-22 2010-04-16 发光二极管封装及其制作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310051620.3A Division CN103107273B (zh) 2010-01-22 2010-04-16 发光二极管封装

Publications (2)

Publication Number Publication Date
CN102136431A true CN102136431A (zh) 2011-07-27
CN102136431B CN102136431B (zh) 2013-07-24

Family

ID=44296171

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310051620.3A Active CN103107273B (zh) 2010-01-22 2010-04-16 发光二极管封装
CN 201010165571 Active CN102136431B (zh) 2010-01-22 2010-04-16 发光二极管封装及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310051620.3A Active CN103107273B (zh) 2010-01-22 2010-04-16 发光二极管封装

Country Status (1)

Country Link
CN (2) CN103107273B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810456A (zh) * 2014-01-29 2015-07-29 亚世达科技股份有限公司 发光二极管封装模组

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103727464B (zh) * 2014-01-08 2016-02-24 昆山龙腾光电有限公司 背光模组及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151799A1 (en) * 2005-01-07 2006-07-13 Seishi Watanabe Surface mount led
KR100771320B1 (ko) * 2006-05-29 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
US20090230417A1 (en) * 2008-03-12 2009-09-17 Industrial Technology Research Institute Light emitting diode package structure and method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200541094A (en) * 2004-06-03 2005-12-16 Yu-Nung Shen Light-emitting diode wafer package and packaging method thereof
CN100505339C (zh) * 2005-05-19 2009-06-24 沈育浓 发光二极管芯片封装体及其封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151799A1 (en) * 2005-01-07 2006-07-13 Seishi Watanabe Surface mount led
KR100771320B1 (ko) * 2006-05-29 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
US20090230417A1 (en) * 2008-03-12 2009-09-17 Industrial Technology Research Institute Light emitting diode package structure and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810456A (zh) * 2014-01-29 2015-07-29 亚世达科技股份有限公司 发光二极管封装模组

Also Published As

Publication number Publication date
CN103107273B (zh) 2016-03-02
CN102136431B (zh) 2013-07-24
CN103107273A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
US9951925B2 (en) Light emitting device
US9374909B2 (en) Method of manufacturing LED module
CN102136431B (zh) 发光二极管封装及其制作方法
CN112331639B (zh) 用于制作led光源的基板及制作方法、led光源组件
CN101728370B (zh) 化合物半导体元件的封装模块结构及其制造方法
CN110752201B (zh) 显示背板及其制备方法、显示装置
CN216958026U (zh) 一种复合基底Mini LED背光模组
CN216957348U (zh) 一种玻璃基底Mini LED背光模组
CN115411032A (zh) Cmos集成电路基板、其制备方法及显示面板
CN102082218B (zh) 发光二极管及其装置、封装方法
JP5232698B2 (ja) 多面付け基板および半導体発光装置の製造方法。
CN103000783A (zh) 发光二极管及其制造方法
TWI420711B (zh) 發光二極體封裝及其製作方法
TW202224173A (zh) 發光顯示裝置及其製造方法
EP2853140B1 (en) Interconnection substrate and method of manufacturing the same
CN217361577U (zh) 一种Mini LED背光模组
CN105378953A (zh) 发光器件
CN216054777U (zh) 一种led发光器件、显示模组及显示设备
CN204558531U (zh) 发光式封装结构
TWI811133B (zh) 顯示面板
CN217485444U (zh) 一种led发光器件
KR102161006B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
CN116799108A (zh) 一种led灯珠的制作方法及led灯珠
CN103178191A (zh) 发光二极管
US20230307586A1 (en) Mounting arrangements for semiconductor packages and related methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: China Taiwan New Taipei city forest region of the road 6 No. 8

Applicant after: Everlight Electronics Co.,Ltd.

Address before: 25, Lane 76, three section, Central Road, Tu County, Taiwan, Taipei, China

Applicant before: Everlight Electronics Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180118

Address after: Wujiang economic and Technological Development Zone, Suzhou City, Jiangsu, Jiangsu Province, Zhongshan North Road No. 2135

Patentee after: Everlight Electronics (China) Co.,Ltd.

Address before: China Taiwan New Taipei city forest region of the road 6 No. 8

Patentee before: Everlight Electronics Co.,Ltd.

TR01 Transfer of patent right