CN102132492B - 合成器和使用它的接收装置及电子设备 - Google Patents

合成器和使用它的接收装置及电子设备 Download PDF

Info

Publication number
CN102132492B
CN102132492B CN200980132788.9A CN200980132788A CN102132492B CN 102132492 B CN102132492 B CN 102132492B CN 200980132788 A CN200980132788 A CN 200980132788A CN 102132492 B CN102132492 B CN 102132492B
Authority
CN
China
Prior art keywords
frequency
unit
signal
synthesizer
oscillator signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980132788.9A
Other languages
English (en)
Other versions
CN102132492A (zh
Inventor
槻尾泰信
南波昭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102132492A publication Critical patent/CN102132492A/zh
Application granted granted Critical
Publication of CN102132492B publication Critical patent/CN102132492B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本发明的合成器(1)包括：根据基准振荡信号输出振荡信号的合成器单元(2)、检测温度的温度检测单元(3)、根据温度检测单元的温度检测结果检测基准振荡信号的频率的时间变动的时间变动检测单元(4)、根据时间变动检测单元的检测结果进行从合成器单元输出的振荡信号的频率调整的控制单元(5)。通过这样的结构，进行温度系数大的振子的频率补偿控制。

Description

合成器和使用它的接收装置及电子设备
技术领域
本发明涉及合成器和接收装置及电子设备。
背景技术
以下，使用图6说明以往的合成器。
图6是以往的合成器的方框图。在图6中，合成器60具有：相位比较器61，输出与从基准振荡器69输出的基准振荡信号和从后述的分频器64输出的比较信号之间的相位差成比例的脉冲宽度信号；环路滤波器62，输入该脉冲宽度信号并输出低频带滤波后信号；VCO63，根据该低频带滤波后信号输出振荡信号；以及分频器64，根据后述的控制单元68设定的分频比分频振荡信号并输出比较信号。它们构成锁相环(Phase Locked Loop，(以下称为“PLL”))。
而且，合成器60具有：温度检测单元65，检测基准振荡器69的周围温度；AD变换单元66，将该检测温度变换为数字化的温度信息；非易失性存储器67，存储了与该温度信息对应的分频比信息；以及控制单元68，根据该分频比信息设定分频器64的分频比。
通过这样的结构，即使基准振荡信号的频率依赖于基准振荡器69的周围温度而变化，也可以进行将从合成器60输出的振荡信号保持为固定值的控制(以下称为“频率补偿控制”)。在合成器60中包含的PLL中，若将基准振荡信号的频率设为Fref，将分频比设为M，则从合成器60输出的振荡信号的频率Fvco以(式1)表示。
Fvco＝Fref×M...(式1)
其中，Fref是温度的函数。通过使用该关系，在基准振荡器69的周围温度变化从而Fref成为了a倍的情况下，若将M设定为1/a倍，则可以与温度变化无关地将Fvco保持为固定值。因此，通过将基准振荡器69的周围温度和用于使Fvco成为固定值的分频比M的组合表预先写入非易失性存储器67，控制单元68将根据温度检测单元65检测到的温度而从非易失性存储器67读出的分频比M设定给分频器64，可以进行频率补偿控制。作为与该提出申请的发明相关联的现有技术文献信息，例如已知专利文献1。
但是，在上述以往的控制方法中，有时从合成器60输出的振荡信号产生规定值以上的频率变动幅度，有时对连接在合成器60的后级的信号处理单元(未图示)的处理产生不良影响。
现有技术
专利文献
专利文献1：特开平3-209917号公报
发明内容
本发明的合成器包括：合成器单元，根据基准振荡信号输出振荡信号；温度检测单元，检测温度；时间变动检测单元，根据所述温度检测单元检测出的所述温度的每单位时间的温度变化来检测所述基准振荡信号的频率的时间变化率；以及控制单元，根据所述时间变动检测单元的检测结果，调整从所述合成器单元输出的振荡信号的频率。
本发明的合成器包括：合成器单元，根据基准振荡信号输出振荡信号；时间变动检测单元，根据所述合成器单元的输出信号检测所述基准振荡信号的频率的时间变化率；以及控制单元，根据所述时间变动检测单元的检测结果，调整从所述合成器单元输出的振荡信号的频率。
本发明的接收装置包括：变频器，对接收信号进行频率变换；基准振荡器，输出基准振荡信号；合成器单元，根据从所述基准振荡器输出的基准振荡信号，将振荡信号提供给所述变频器；温度检测单元，检测温度；时间变动检测单元，根据所述温度检测单元检测出的所述温度的每单位时间的温度变化来检测所述基准振荡信号的频率的时间变化率；以及控制单元，根据所述时间变动检测单元的检测结果，调整从所述合成器单元输出的振荡信号的频率。
本发明的接收装置包括：变频器，对接收信号进行频率变换；基准振荡器，输出基准振荡信号；合成器单元，根据从所述基准振荡器输出的基准振荡信号，将振荡信号提供给所述变频器；时间变动检测单元，根据所述变频器的输出信号检测所述基准振荡信号的频率的时间变化率；以及控制单元，根据所述时间变动检测单元的检测结果，调整从所述合成器单元输出的振荡信号的频率。
通过上述结构，可以将从合成器输出的振荡信号的频率变动幅度抑制到规定值以下，抑制对后级的信号处理单元的不良影响。
附图说明
图1是本发明的实施方式1中的合成器的方框图。
图2是装载了本发明的实施方式1中的合成器的接收装置的方框图。
图3是本发明的实施方式1中的合成器的振荡信号频率的说明图。
图4是装载了本发明的实施方式2中的合成器的接收装置的方框图。
图5是本发明的实施方式2中的合成器的振荡信号频率的说明图。
图6是以往的合成器的方框图。
标号说明
1，41合成器
2，41a合成器单元
2a相位比较器
2b环路滤波器
2c VCO
2d分频器
3温度检测单元
4，41c时间变动检测单元
4aAD变换单元
4b微分单元
4c，22频率换算单元
5，41b控制单元
6基准振荡器
20，40接收装置
21接收单元
23，42信号处理单元
30，50以往的振荡信号
31，51本发明的振荡信号
42a解调单元
42b频率偏差检测单元
具体实施方式
(实施方式1)
图1是本发明的实施方式1中的合成器的方框图。在图1中，合成器1具有：合成器单元2，根据从基准振荡器6输出的基准振荡信号和由控制单元5设定的分频比输出振荡信号；温度检测单元3，检测基准振荡器6的周围温度；时间变动检测单元4，根据温度检测单元3的温度检测结果检测基准振荡信号的频率的时间变动；控制单元5，根据该时间变动进行从合成器单元2输出的振荡信号的频率调整。而且，合成器单元2具有：相位比较器2a，输出与从基准振荡器6输出的基准振荡信号和比较信号之间的相位差成比例的脉冲宽度信号；环路滤波器2b，输入脉冲宽度信号并输出低频带滤波后信号；VCO2c，根据低频带滤波后信号输出振荡信号；以及分频器2d，将振荡信号根据由控制单元5设定的分频比进行分频并输出比较信号。然后，这些部件构成锁相环(PLL)。而且，时间变动检测单元4具有：AD变换单元4a，将从温度检测单元3输出的检测温度变换为数字信号；微分单元4b，对变换为该数字信号的温度进行时间微分；频率换算单元4c，根据该时间微分值输出基准振荡信号的频率的时间变动量。
图2是装载了本发明的实施方式1中的合成器的接收装置的方框图。在图2中，接收装置20具有：基准振荡器6，输出基准振荡信号；合成器1，根据该基准振荡信号输出振荡信号；变频器22，根据从合成器1输出的振荡信号对从接收单元21输出的接收信号进行频率变换，并对信号处理单元23输出基带信号(以下称为BB信号)。而且，也可以变频器22输出特定的频率的信号，使用连接在变频器22的后级的第2变频器(未图示)变换为BB信号。
这里，有时在从合成器1输出的振荡信号的频率变动时，对信号处理单元23进行的信号处理产生不良影响。例如，在接收日本的地面数字广播(ISDB-T)的情况下，BB信号被实施基于64QAM等的1次调制和基于OFDM的2次调制，信号处理单元23进行该被调制了的BB信号的解调处理。振荡信号的频率变动破坏构成OFDM的载波间的正交性，并且对64QAM等的调制产生相位变动。因此，导致解调处理的性能劣化，使视频显示产生噪声。振荡信号的频率变动量和解调处理的性能劣化量之间的关系，由于系统而有所不同。在ISDB-T中，构成OFDM的各个载波的间隔约为1kHz(模式3的情况)，所以在振荡信号进行±500Hz以上的频率变动时，产生与相邻载波的判别出错的情况。而且，为了减小载波间干扰和相位变动的影响，例如还希望频率变动抑制到作为其十分之一的±50Hz以下。因此，在将以信号处理单元23的处理性能决定的容许频率偏差设为ΔFmax时，控制单元5需要以ΔFmax以下的单位进行频率补偿控制。
在以往的合成器60的频率补偿控制的情况下，为了使用频率温度特性为X(ppm/℃)的基准振荡信号，将从合成器60输出的振荡信号的频率Fvco(Hz)的变动抑制到ΔFmax(Hz)以下，温度检测单元65的温度检测精度Z(℃)需要满足(式2)。
Z≤(ΔFmax/Fvco)/X...(式2)
在使用以往使用的AT切割(AT cut)的石英振子构成基准振荡器69的情况下，基准振荡信号的常温附近的频率温度特性X最多为0.1(ppm/℃)。因此，在ISDB-T中使用的UHF频带(470～770MHz)中，为了实现ΔFmax＝50Hz，温度检测单元3的温度检测精度为Z≤0.65℃。半导体基板的简易的温度检测单元也能够实现±0.5℃的温度检测精度，所以可以满足(式2)的条件，不会产生信号处理单元23的处理性能劣化的问题。
但是，在使用温度特性大的振子构成了基准振荡器69的情况下，温度检测精度Z变小，频率补偿控制难以实现。作为具体例子，举出近年来进行实用化研究的MEMS(MicroElectronics mechanical System，微机电系统)振子。由于与石英振子相比MEMS振子可以实现小型化和低成本化，所以被期待作为石英振子的替代器件。但是，与石英振子相比，有温度特性差的缺点。例如，作为MEMS振子之一的硅振子，温度特性的1次系数约为-30ppm/℃，频率补偿控制所需要的温度检测精度Z在Δfmax＝50Hz的情况下，为Z≤0.0022℃。由于实现该温度检测精度的温度传感器困难，所以成为将小型且便宜的硅振子等MEMS振子适用于广播接收装置等高频接收装置的阻碍要因之一。
本实施方式1中的合成器1，着眼于与从温度检测精度Z决定的频率控制单位相比，分频器2d的分频比的最小控制单位足够小，并且通过根据检测温度的时间变化而不是检测温度的绝对值来决定分频器2d的控制量，从而可以进行抑制了信号处理单元23的处理性能的劣化的频率补偿控制。
以下，说明本实施方式1中的频率补偿控制的具体方法。
微分单元4b根据从AD变换单元4a输出的进行了数字化的温度，输出每单位时间的温度变化VT(℃/秒)。频率换算单元4c通过将VT与基准振荡器6的温度特性X(ppm/℃)相乘，计算基准振荡信号的频率变动的时间变化率(ppm/秒)。而且，通过乘以振荡信号的频率Fvco(Hz)，可以得到振荡信号的频率变动量的时间变化率Vvco(Hz/秒)。即，振荡信号的时间变化率Vvco(Hz/秒)用(式3)表示。
Vvco＝VT×X×Fvco...(式3)
控制单元5通过控制分频器2d的分频比，使得振荡信号的时间变化率为“-Vvco”，进行频率补偿控制。由此，起因于温度变化的振荡信号的频率的时间变化率和起因于分频比的控制的振荡信号的频率的时间变化率相互抵消。在将分频器2d的最小变更单位设为Fmin(Hz)时，控制单元5只要在每个控制周期T(秒)，将分频比加上(式4)表示的Mstep即可。
Mstep＝INT(Vvco×T/Fmin)...(式4)
其中，INT(X)表示将X四舍五入等得到的整数。通过(式4)，需要使分频器2d的最小变更单位Fmin比Vvco×T小。作为使Fmin减小的方法，有流数的(fluxional)N方式和Δ∑方式等分数分频方式。例如，在使用了Δ∑方式的情况下，在将分频器2d中包含的累加器(accumulator)(未图示)的比特数设为N时，使用基准振荡信号的频率Fref以(式5)表示Fmin。
Fmin＝Fref/(2^N)...(式5)
因此，通过使N增大，可以显著缩小最小变更单位Fmin。
通过以上的控制，即使在使用了温度特性差的振子构成的基准振荡器6的情况下，控制单元5也可以使从合成器1输出的振荡信号的频率小于需要的变动比R。用图3说明该状况。
图3是本发明的实施方式1中的合成器的振荡信号频率的说明图。在图3中，横轴表示时间，纵轴表示频率。而且，以往振荡信号30表示进行以往的控制时的振荡信号的频率变动，本发明的振荡信号31表示进行了本发明发明的控制时的振荡信号的频率变动。在初始状态(t＝t0)，以往的振荡信号30和本发明的振荡信号31设为希望的振荡频率(fLo)。在将信号处理单元23的容许频率偏差设为Δfmax时，振荡信号的频率f在不满足(式6)的情况下，接收质量劣化。
(fLo-Δfmax)＜f＜(fLo+Δfmax)...(式6)
以往的合成器60中的控制单元68从非易失性存储器67读出与温度检测单元65的检测温度对应的分频比并将其设定给分频器64，所以温度检测单元65的温度检测精度Z(℃)约束频率控制精度。即，从合成器60输出的振荡信号的频率控制单位Δfz用(式7)表示。
Δfz＝X×Z×Fvco...(式7)
在图3中，控制单元68以控制周期T工作，但是由于最小控制单位是Δfz，所以只能以t3、t6、t9的定时控制分频器64的分频比，在t1、t2等的定时不能进行控制。其结果，以往的振荡信号30以±Δfz的范围变动，不满足(式6)的条件，所以接收质量劣化。
本实施方式1的合成器1中的时间变动检测单元4根据t0和t3中的检测温度，振荡信号的频率变动量的时间变化率可以计算为(式8)。
Vvco＝Δfz/(t3-3t0)...(式8)
控制单元5根据Vvco，在t4和t5的时刻，将以(式4)表示的分频比Mstep加到对分频器2d设定的分频比。其结果，本发明的振荡信号31可以在被温度检测精度Z约束的频率控制单位Δfz以下，进行频率补偿控制。由此，可以将振荡信号的频率变动抑制到±Δfmax以下，能够抑制接收质量的劣化。而且，由于t6下温度检测单元3的检测温度变化，所以只要根据t0、t3、t6中的检测温度决定t7以后的分频比的相加量即可。
在上述的说明中，使用了从温度检测结果计算出的频率变化的斜率(1阶微分值)，但是也能够通过还考虑2阶微分值，提高对于频率变化的斜率随时间变化的情况的跟踪性。而且，通过对温度检测结果实施了移动平均处理或者附加了规定的权重的滑动(sliding)平均处理后，计算频率变化量的时间变化率Vvco，能够排除短周期的温度变动和测量偏差的影响，进行稳定的控制。
而且，本发明具有根据频率的时间变动，以小于被温度检测精度Z约束的频率控制精度的单位进行频率补偿控制。因此，时间变动检测单元4中的Vvco的计算方法不限于上述的微分等，也可以加上与当前的检测温度成比例的项、或者由以前的检测温度计算出的积分项。
而且，如图2所示，通过使用本实施方式1中的合成器1，可以使用采用了MEMS振子等温度特性差的振子的基准振荡器6，构成抑制了后级的信号处理单元23中的接收质量劣化的接收装置20。
而且，通过信号处理单元23以及其后级具有显示单元(未图示)，可以构成采用了MEMS振子等的小型的电子设备。
(实施方式2)
图4是装载了本发明的实施方式2中的合成器的接收装置的方框图。在图4中，合成器41具有：合成器单元41a，根据从基准振荡器6输出的基准振荡信号输出振荡信号；时间变动检测单元41c，根据从外部输入的频率偏差，检测从合成器41输出的振荡信号的频率的时间变动；以及控制单元41b，根据该时间变动调整振荡信号的频率。而且，接收装置40具有：基准振荡器6、合成器41、根据从合成器41输出的振荡信号对从接收单元21输出的接收信号进行频率变换并输出BB信号的变频器22。而且，信号处理单元42具有：对BB信号进行处理的解调单元42a和输出BB信号的频率偏差的频率偏差检测单元42b。
以下，说明BB信号的频率变差的检测方法，并且说明根据该频率偏差的时间变动进行频率补偿控制的方法。
频率偏差检测单元42b可以通过使用在被插入到BB信号的发送接收期间已知的基准信号(例如，保护间隔信号)或者调制波形的特征检测频率偏差。在ISDB-T的例子中，使用宽频带载波频率偏差计算电路(未图示)和窄频带载波频率偏差计算电路(未图示)两个频率偏差计算电路。宽频带载波频率偏差计算电路可以通过使用在发送端以规定的周期插入的频率同步用的基准码元，计算载波间隔单位的频率偏差。因此，宽频带载波频率偏差计算电路的检测范围是传输带宽，频率偏差的检测精度约为1kHz(模式3的情况)。而且，由于OFDM信号中的保护期间信号为有效码元期间信号的后部的复本，所以窄频带载波频率偏差计算电路通过利用它们之间的相关，检测载波间隔内的频率偏差。该窄频带载波频率偏差计算电路的检测范围是载波间隔(约1kHz)，频率偏差的检测精度能够达到载波间隔的1％(约10Hz)以内。频率偏差检测单元42b可以使用这些宽频带载波频率偏差计算电路和窄频带载波频率偏差计算电路进行宽范围且高精度的频率偏差的检测。
这里，与频率变动速度相比，在频率偏差检测单元42b的检测周期慢的情况下，以基于频率偏差的频率补偿控制不能跟踪频率变动。在ISDB-T的情况下，以大约1毫秒(模式3的情况)的间隔获取宽频带载波频率偏差计算电路中使用的基准码元和窄频带载波频率偏差计算电路中使用的有效码元期间信号，所以检测周期不能比1毫秒快。而且，实际上，由于进行用于缓和检测偏差的平均化处理，检测周期为数十毫秒～数百毫秒。因此，检测周期内的频率变动超过了以解调单元42a的处理能力决定的容许频率偏差Δfmax的情况下，造成接收质量的劣化。
本实施方式2中的合成器41通过时间变动检测单元41c对从频率偏差检测单元42b输出的频率偏差实施时间微分，检测从合成器41输出的振荡信号的频率偏差的时间变化率。于是，可以根据该时间变化率，以比检测周期短的周期进行频率补偿控制。
以下，说明本实施方式2中的合成器41中的频率补偿控制的方法。
使用接收信号具有的频率偏差ΔfRf(t)和从合成器41输出的振荡信号的频率偏差ΔfLo(t)，以(式9)表示频率偏差检测单元42b检测出的频率偏差Δf(t)。
Δf(t)＝ΔfRf(t)+ΔfLo(t)...(式9)
用检测周期Δt除两边时，成为(式10)。
Δf(t)/Δt＝ΔfRf(t)/Δt+ΔfLo(t)/Δt...(式10)
这里，由于在广播台中的发送机中一般使用OCXO等频率稳定性优良的振荡器，所以发送频率的时间变动足够小。因此，第1项的ΔfRf(t)/Δt可以设为0，时间变动检测单元41c计算出的Δf(t)/Δt可以认为是振荡信号的频率变动ΔfLo(t)/Δt。
因此，控制单元41b只要根据从时间变动检测单元41c输出的Δf(t)/Δt决定合成器单元41a的调整速度，使得振荡信号的频率为0即可。
利用图5说明本实施方式2中的振荡信号的频率变动。图5是本发明的实施方式2中的合成器的振荡信号频率的说明图。在图5中，横轴表示时间，纵轴表示频率。控制单元41b的控制周期为T，频率偏差的检测周期为3T。以往的振荡信号50表示根据从频率偏差检测单元42b输出的频率偏差的绝对值进行了合成器单元41a的控制的情况下的振荡信号的频率变动。而且，本发明的振荡信号51表示进行了本实施方式中的控制的情况下的振荡信号的频率变动。
以往的振荡信号50只能以比控制周期慢的周期3T(t0、t3、t6、...)进行频率补偿控制。因此，振荡信号的频率偏差超过Δfmax，造成接收质量的劣化。
另一方面，本发明的振荡信号51根据在t0和t3检测到的频率偏差检测振荡信号的频率偏差的时间变化率。于是，通过基于该时间变化率，在t4以后可以以周期T进行频率补偿控制。因此，可以将振荡信号的频率偏差抑制到Δfmax以下，可以抑制接收质量的劣化。而且，由于在t6新从频率偏差检测单元42b输出频率偏差，所以只要根据t0、t3、t6中的检测温度决定t7以后的分频比的相加量即可。
产业上的可利用性
本发明的合成器可以利用于接收装置和电子设备。

Claims (10)

1.合成器，包括：
合成器单元，根据基准振荡信号输出振荡信号；
温度检测单元，检测温度；
时间变动检测单元，在比控制周期长的期间中根据所述温度检测单元检测出的所述温度的每单位时间的温度变化来检测所述基准振荡信号的频率的时间变化率；以及
控制单元，能够根据所述频率的所述检测出的时间变化率，以小于被所述温度检测单元的温度检测精度约束的频率控制精度的单位，对所述每个控制周期调整从所述合成器单元输出的振荡信号的频率。
2.合成器，包括：
合成器单元，根据基准振荡信号输出振荡信号；
时间变动检测单元，在频率偏差检测周期中根据所述合成器单元的输出信号的频率偏差检测所述基准振荡信号的频率的时间变化率；以及
控制单元，能够根据所述频率的所述检测出的时间变化率，以小于所述合成器单元的所述输出信号的所述频率偏差的量，对比所述频率偏差检测周期短的每个控制周期调整从所述合成器单元输出的振荡信号的频率。
3.如权利要求1或2所述的合成器，
所述频率的时间变化率是频率的1阶时间微分值。
4.如权利要求1或2所述的合成器，
所述频率的时间变化率是频率的2阶时间微分值。
5.接收装置，包括：
变频器，对接收信号进行频率变换；
基准振荡器，输出基准振荡信号；
合成器单元，在比控制周期长的期间中根据从所述基准振荡器输出的基准振荡信号，将振荡信号提供给所述变频器；
温度检测单元，检测温度；
时间变动检测单元，根据所述温度检测单元检测出的所述温度的每单位时间的温度变化来检测所述基准振荡信号的频率的时间变化率；以及
控制单元，能够根据所述频率的所述检测出的时间变化率，以小于被所述温度检测单元的温度检测精度约束的频率控制精度的单位，对所述每个控制周期调整从所述合成器单元输出的振荡信号的频率。
6.接收装置，包括：
变频器，对接收信号进行频率变换；
基准振荡器，输出基准振荡信号；
合成器单元，根据从所述基准振荡器输出的基准振荡信号，将振荡信号提供给所述变频器；
时间变动检测单元，在频率偏差检测周期中根据所述变频器的输出信号的频率偏差检测所述基准振荡信号的频率的时间变化率；以及
控制单元，能够根据所述频率的所述检测出的时间变化率，以小于所述合成器单元的所述输出信号的所述频率偏差的量，对比所述频率偏差检测周期短的每个控制周期调整从所述合成器单元输出的振荡信号的频率。
7.如权利要求6所述的接收装置，
所述时间变动检测单元根据所述变频器的输出信号中包含的基准码元，检测所述基准振荡信号的频率的时间变化率。
8.如权利要求6所述的接收装置，
所述时间变动检测单元根据所述变频器的输出信号中包含的保护间隔信号，检测所述基准振荡信号的频率的时间变化率。
9.如权利要求5或6所述的接收装置，
所述基准振荡器具有微机电系统振子。
10.电子设备，包括：
权利要求5或6所述的接收装置；
连接在所述变频器的输出端的信号处理单元；以及
连接在所述信号处理单元的输出端的显示单元。
CN200980132788.9A 2008-08-28 2009-08-26 合成器和使用它的接收装置及电子设备 Expired - Fee Related CN102132492B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP219157/08 2008-08-28
JP2008219157 2008-08-28
PCT/JP2009/004104 WO2010023883A1 (ja) 2008-08-28 2009-08-26 シンセサイザ及びこれを用いた受信装置及び電子機器

Publications (2)

Publication Number Publication Date
CN102132492A CN102132492A (zh) 2011-07-20
CN102132492B true CN102132492B (zh) 2014-07-30

Family

ID=41721066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980132788.9A Expired - Fee Related CN102132492B (zh) 2008-08-28 2009-08-26 合成器和使用它的接收装置及电子设备

Country Status (5)

Country Link
US (1) US8390334B2 (zh)
EP (1) EP2328272A4 (zh)
JP (1) JP5310728B2 (zh)
CN (1) CN102132492B (zh)
WO (1) WO2010023883A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257993B2 (en) * 2010-10-11 2016-02-09 Imec Control of multi-temperature micro-oven for MEMS devices
US9344065B2 (en) * 2012-10-22 2016-05-17 Mediatek Inc. Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
JP2021129138A (ja) 2020-02-10 2021-09-02 セイコーエプソン株式会社 発振器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069426A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
JP2007175577A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp Ｍｅｍｓ振動子
CN101032087A (zh) * 2005-06-13 2007-09-05 松下电器产业株式会社 接收模块以及使用该接收模块的接收单元

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209917A (ja) 1990-01-11 1991-09-12 Japan Radio Co Ltd Ｐｌｌ方式の周波数シンセサイザ
JP3027021B2 (ja) * 1991-04-16 2000-03-27 シチズン時計株式会社 温度補償付電子時計
JPH04367102A (ja) * 1991-06-13 1992-12-18 Nec Corp 水晶発振器
JPH07245563A (ja) * 1994-03-04 1995-09-19 Hitachi Ltd 自動周波数制御方式
US5604468A (en) * 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
US6965754B2 (en) * 2001-10-09 2005-11-15 Motorola, Inc. Satellite positioning system receiver with reference oscillator circuit and methods therefor
JP4302968B2 (ja) * 2002-11-19 2009-07-29 京セラキンセキ株式会社 発振器の温度補償方法
US7064617B2 (en) * 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
JP2005348222A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp Ｍｅｍｓデバイス及び電子機器
JP2006303855A (ja) * 2005-04-20 2006-11-02 Seiko Epson Corp 温度補償発振回路の温度補償方法、温度補償発振回路および圧電デバイス
US7787841B2 (en) * 2005-06-13 2010-08-31 Panasonic Corporation Receiving module and receiving device using the same
US7733986B2 (en) * 2005-07-29 2010-06-08 Panasonic Corporation Receiver and electronic apparatus
JP4656103B2 (ja) * 2007-07-31 2011-03-23 パナソニック株式会社 発振器と、これを用いた受信装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069426A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
CN101032087A (zh) * 2005-06-13 2007-09-05 松下电器产业株式会社 接收模块以及使用该接收模块的接收单元
JP2007175577A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp Ｍｅｍｓ振動子

Also Published As

Publication number Publication date
EP2328272A4 (en) 2014-08-27
US20110133798A1 (en) 2011-06-09
US8390334B2 (en) 2013-03-05
CN102132492A (zh) 2011-07-20
WO2010023883A1 (ja) 2010-03-04
EP2328272A1 (en) 2011-06-01
JP5310728B2 (ja) 2013-10-09
JPWO2010023883A1 (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
US8107581B2 (en) Method for frequency compensation in timing recovery
US5661765A (en) Receiver and transmitter-receiver
US6369659B1 (en) Clock recovery system using wide-bandwidth injection locked oscillator with parallel phase-locked loop
US8130892B2 (en) ADPLL frequency synthesizer
KR100547831B1 (ko) 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
JP5623279B2 (ja) 拡張されたトラッキング範囲を有する位相ロック・ループ（ｐｌｌ）
KR20070106798A (ko) 미약 전력에 의한 스펙트럼 확산 통신방법 및 시스템,고주파 무선기
WO2000001095A1 (en) Method, apparatus and system for determining a location of a frequency synchronization signal
EP1039640A1 (en) PLL circuit
US7639769B2 (en) Method and apparatus for providing synchronization in a communication system
CN102132492B (zh) 合成器和使用它的接收装置及电子设备
US20230396259A1 (en) Phase-locked loop (pll) with direct feedforward circuit
EP1988634A1 (en) Pll circuit
EP3276873B1 (en) Data phase tracking device, data phase tracking method, and communication device
US20100040185A1 (en) Methods and apparatus for digital clock recovery
US9509491B2 (en) Data reception apparatus and method of determining identical-value bit length in received bit string
CN111917452B (zh) 一种大频偏抑制载波跟踪的方法及系统
KR100342635B1 (ko) 채널 특성 추정 장치 및 방법과, 채널 특성 추정 장치를포함하는 무선 수신기
JP6746424B2 (ja) 周波数差検出器
KR20020049016A (ko) 코드 신호의 이상적인 동기화를 위한 장치
US20230163765A1 (en) Clock and data recovery circuit with spread spectrum clocking synthesizer
Derecha et al. Analysis of the Joint Functioning of the Timing and Phase Synchronization Algorithms of the GMSK-Signal
JP2010109831A (ja) Ｐｌｌ過渡応答制御システムおよびｐｌｌ過渡応答制御方法
JP2005303631A (ja) データ通信システム
JPH05227241A (ja) チャネル周波数の粗同調方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140730

Termination date: 20150826

EXPY Termination of patent right or utility model