CN102130601A

CN102130601A - 原边控制恒流实现电路

Info

Publication number: CN102130601A
Application number: CN2011100793565A
Authority: CN
Inventors: 金希根; 刘志东; 葛涛; 严凯; 程玉华
Original assignee: Shanghai Research Institute of Microelectronics of Peking University
Current assignee: Shanghai Research Institute of Microelectronics of Peking University
Priority date: 2011-03-30
Filing date: 2011-03-30
Publication date: 2011-07-20

Abstract

本发明提供了一种适用于发光二极管(LED)驱动的原边控制恒流实现电路，以消除传统恒流实现电路中的光藕和分离运算放大器。对于工作于不连续模式的芯片来说，原边控制技术直接在变压器的辅助绕组采样输出电压，用电路采样输出端续流二极管放电的时间和芯片的工作周期，通过设定这两个时间的比值为常数以实现恒流。其中所述原边控制电路包括：电流基准产生模块，电流镜模块，采集输出二极管放电时间的模块，采集芯片工作周期的模块和比较器模块。电流基准产生模块产生电流基准，电流镜模块镜像不同的电流对两个电容充电，这两个电容分别采集续流二级管放电时间和工作周期，当两个电容的电压相等的时候打开功率开关管以实现恒流。

Description

原边控制恒流实现电路

技术领域

本发明专利涉及驱动LED的反激式变换器的原边控制恒流实现电路。属于电力电子技术领域。

背景技术

目前，多数反激式变换器的反馈电路或者由光藕和电压基准元组成，或者由与发光二极管串联的电阻取样电压和电压基准元组成。使用光藕的方案用分压电阻取样输出端的电压，与电压基准比较，改变流过光藕二极管的电流，进而改变光藕三级管的电流，最终将误差电压反馈给驱动芯片。这种方式稳压效果好，但是光藕的电流传输比会随着时间和高温衰减，使电路不稳定，而且光藕及其外围器件增加了总的外围元件数，因此增加了成本，而且对于LED驱动这种要求体积小的应用场合带来了不便。采用与LED串联电阻的方案，因为流过LED的电流较大(典型情况下为350mA)，电阻消耗了功率，影响工作效率。对于工作于不连续模式的芯片来说，原边控制技术直接在变压器的辅助绕组采样输出电压，用电路采样输出端续流二极管放电的时间和芯片的工作周期，通过设定这两个时间的比值为常数以实现恒流。图1为原边控制的原理图，从上到下的波形分别为栅驱动端的波形，初级电感电流的波形，续流二级管中电流的波形和变压器辅助绕组端的电压波形。对于LED驱动芯片来说，当开关管导通时，初级电感中的电流几乎线性上升，上升的斜率为：

\frac{{dI}_{ds}}{dt} = \frac{V_{DL}}{L_{m}}

其中I_ds是初级电感中的电流，V_DL是接到变压器初级绕组上的线电压，I_m是变压器初级电感值。初级电感中的峰值电流由下式决定：

I_{pk} = \frac{V_{CS}}{R_{CS}}

其中V_CS是芯片内部设置的限流关断电压，R_CS是功率开关管下面串联的电阻，电阻的上端接NMOS开关管的源级，下端接地。当开关管关断，此初级电感中的电流峰值反射到输出端即为续流二级管的峰值电流，其由下式决定：

I_{pks} = \frac{N_{p}}{N_{s}} I_{pk}

其中N_P是变压器初级的匝数，N_S是变压器次级的匝数。此电流几乎线性下降到零，因为芯片工作与不连续模式，电流下降到零后再经过一段时间开关才会再次导通。续流二级管放电电荷的总量等于提供给负载的电荷总量，输出电流的表达式为：

I_{0} = \frac{1}{2} I_{pk} \frac{N_{P}}{N_{S}} \frac{t_{DIS}}{t_{S}}

可以看到只要保证I_pk和

恒定，输出电流即保持恒定。

发明内容

本发明专利的目的是提供一种适用于LED驱动的原边控制恒流实现电路，以克服现有的隔离型反激变换器存在光藕的电流传输比衰减，电路体积大，外围期间较多等问题。

为了达到上述目的，要求对续流二级管放电时间和开关周期进行采样以设定精确的时间比值。本发明专利的反激式变换器包括变压器，其有三个绕组分别为原边绕组，输出绕组和辅助绕组。接在变压器原边的功率开关管及与之串联的R_cs电阻，接在变压器输出端的续流二级管。本发明的适用于LED驱动的原边控制恒流实现电路的工作原理如图二所示：当反激变换器开关管关断时，变压器辅助绕组的输出端为高电平，触动电流源对电容C4进行充电，此充电过程持续的时间为续流二级管放电的时间。当续流二级管放电结束后，C4上端的电压达到最大值并保持不变。而当栅驱动信号Vout上升到高电平的时候另一个电流源就开始对C2进行充电，此充电过程持续整个驱动周期。比较器通过比较两个充电电容上端的电压输出高电平信号以开启功率开关管，通过设置合适的电容的比值以保证续流二级管放电时间与芯片工作周期的比值为一个常数。当功率开关管栅驱动信号上升的时候，电容C2快速放电其上端的电压迅速下降到零。与此同时，电容C4也快速放电导致电容上端的电压也迅速下降到零。

本发明的有益效果是，控制外围元器件都可以集成在一起。，经过与控制芯片集成在一起，外围电路得到很大的简化，整个电路的体积也会相应的减小。该隔离型反激变换器没有使用光藕，从而不存在光藕的电流传输比衰减的问题，还可以把控制电路集成到PWM控制芯片中去可以大大简化外围电路。

附图说明

图1是隔离型反激变换器的原边控制原理图

图2是隔离型反激变换器原边控制恒流实现的示意图

图3是隔离型反激变换器原边控制恒流实现的具体电路图

具体实施方式

下面结合附图三对本发明做进一步说明。

图3是隔离型反激变换器原边控制恒流实现的具体电路图，运算放大器OP1的负端接参考电压V_ref，正端接电阻R1的上端，该运放的输出驱动调整NMOS管M1的栅极。电阻R1的下端接地，因此电阻R1上端的电压被嵌位在V_ref，流过R1的电流为V_ref/R1。NMOS管M1的漏极接共源共栅PMOS管M4的漏极，M4管接为二级管的形式，即它的漏极和它的栅极连接在一起。M4的源级接PMOS管M2的漏极，M2的漏极和栅极同样连接在一起，M2的源级接芯片Vcc端的供电电源。M2，M3，M4，M5组成共源共栅电流镜，M3的宽长比是M2的两倍，M5的宽长比是M4的两倍，流过M3和M5的电流是流过M2和M4支路电流的两倍。M5的漏极接电容C4的上端，电容C4的下端接地。电容C3的上端接二级管D3的阳极，二极管D3的阴极接二级管D2的阴极，二极管D2的阳极接电容C4的上端，电容C3的下端同样接地，电容C3的大小和C4相同。电容C3的上端接NMOS晶体管M9的漏极，M9的源级接地，M9的栅极接电阻R2的上端。这样当功率开关管M的栅驱动信号由低上升的时候，M9的栅端为高电为，晶体管M9导通，使电容C3放电，C3上端的电压快速放电到零。电容C4的上端接BJT1的发射极，BJT1的集电极接地，基极接二级管电阻R3的一端，电阻R3的另一端接变压器辅助绕组的上端。M6，M7和M2，M3构成另一对共源共栅电流镜，其中M6和M2，M7和M3的宽长比分别相同，流过M6和M7的电路等于流过M2和M3的电流。PMOS管M7的漏极接电容C2的上端，电容C2的下端接地。电容C2的上端接二级管D4的阳极，D4的阴极接比较器comp1的负向输入端。NMOS管M8的漏极接电容C2的上端，源极接地，栅极连接电阻R2的上端，R2的上端接电容C4的下端，电容C4的下端接栅驱动信号Vout，这样当栅驱动信号上升到高电平的过程中电阻R2的上端为高电平，从而NMOS管M8导通，电容C2上的电荷快速泻放使电容两端的电压降为零。电容C3两端的电压接比较器comp1的正端，二极管D4的阴极接电压接比较器comp1的负端，比较器的输出连接RS触发器的置位端，从而产生栅驱动信号的高电平以开启功率开关管。功率开关管M的漏端接变压器的初级绕组的下端，M的源端接检测电阻R_cs，R_cs的下端接地。同时R_cs的上端连接比较器comp2的正端，比较起comp2的负端接固定电压V_CS，比较器的输出端接RS触发器的复位端。所以当流过R_cs的电流达到V_CS/R_cs时，比较起comp2输出高电平，RS触发器被复位，功率管栅端的信号变为低电平，功率管关断。BJT1管导通，电容C4两端的电压迅速降为零。整个电路的工作原理如下，当栅驱动信号为低电平时，第三绕组上的电压为高电平，从而BJT1的基极为高电位，BJT1管截止，电流源开始对电容C4充电。充电时间为续流二级管D1的放电时间，因为放电时间结束后，第三绕组的输出变为低电平，电流不再对电容C4充电。电容C3两端的电压到达最大值。电容C4两端的电压减去二级管D3和D2的正向导通电压VF即为比较器正端的电压，此最大电压值V3可用下式表示为：

V 3 = \frac{V_{ref}}{R 1} \frac{T_{DIS}}{C 4} - V_{F}

其中V_F为二级管D3的正向导通电压。当栅驱动信号Vout由低变高的时候，NMOS管M8的栅极为高电平，电容C2快速放电，电容C2两端的电压迅速降为零，当Vout上升到高电平以后，NMOS管M8的栅端固定为低电平，NMOS管M8关断，电流源开始对电容C2充电。充电时间为芯片的整个工作周期，因为直到功率开关管M的栅极信号再次上升的时候M8才再次导通，给电容C2放电。此时比较器comp1输出高电平，比较器正端的电压达到最大值并且等于负端的电压。而比较器负向输入端的电压等于电容C2两端的电压减去二级管D4的正向导通压降V_F，此最大值电压可表示为：

V 4 = \frac{V_{ref}}{R 1} \frac{T_{S}}{C 2} - V_{F}

用相同的二级管，假设V_F相等，并且令这两个最大电压值相等可以得到

\frac{T_{DIS}}{C 4} = \frac{T_{S}}{C 2},

变形可得

\frac{T_{DIS}}{T_{S}} = \frac{C 4}{C 2}

因此这要适当的选择C2和C4，即可以保证T_DIS/T_D为恒定值。此电路的优点在于比值与电容的绝对值没有关系，只和电容的比值有关系，因此可以达到较高的准确性。注意，此用于LED驱动的原边控制恒流实现电路只是控制逻辑中的一个部分，并不是整个的控制逻辑。

Claims

1.一种适用于LED驱动的原边控制恒流实现电路，包括采集续流二级管的导通时间和采集芯片的工作时间的模块，其特征在于，这两个时间的采集准确度取决于电容的比值而不是绝对数值，故易于集成在芯片内部。

2.如权利要求1所述的采集电路，其特征在于，还包括电流镜电路，所述电流镜电路包括：

电流基准产生模块，用于产生一个基准电流；

电流镜模块两个，镜像基准电流以产生对电容的充电电流。

3.如权利要求2所述的电流镜电路，其特征在于，这两个充电电流之比为2∶1，因为其中一个电流对两个相同的电容充放电，并且两个电容的电压相差二级管正向压降的2倍。

4.如权利要求1所述的采集电路，其特征在于，当栅驱动电压由低变高时，两个电容都快速泻放电荷使电容两端的压降为零。

5.如权利要求1所述的采集电路，其特征在于，当栅驱动信号为低时，续流二级管导通，此时一镜像电流对电容的充电正常进行，此电容用于采集输出端续流二级管的放电时间。

6.如权利要求1所述的采集电路，其特征在于，在整个周期中，一镜像电流对电容的充电都在进行，此电路用于采集芯片工作周期。

7.如权利要求1所述的采集电路，三个二级管的正向导通压降会影响精度，要求他们的差异比较小。