负载调整补偿开关电源
技术领域
本发明属于集成电路领域,涉及一种负载调整补偿开关电源。
背景技术
随着开关电源效率的提高,体积的减小及成本的降低,开关电源技术越来越广泛的应用到电子设计中,产品走进千家万户。由于LED(Light Emitting Diode)为电流型器件,发光亮度受电流影响较大,因此,为LED提供恒定的工作电流尤为重要。
近年来,LED照明电源驱动中广泛采用临界电流导通模式(BCM)和断流控制模式(DCM)实现恒流输出控制。为了实现更高的电源效率,有的电源驱动芯片采用了准谐振控制模式,一种介于BCM和DCM之间的控制模式。如图1所示,是一种采用准谐振控制模式的原边控制的LED恒流驱动的典型应用电路之一。该电路包括如图1所示,是现有技术的原边反馈控制器的典型应用电路。该应用电路包括二极管整流器D0~D3,输入电容Cin,启动电阻Rst,VDD启动电容C1,耦合电感L1&L2,VDD供电续流二极管D4,FB采样比例分压电阻Rfh,Rfl,开关功率器件Q1,电流采样电阻Rcs,输出续流二极管D5,输出电容Cout以及芯片控制器20。当开关功率Q1关断时候,耦合电感L2上的电压会跟随L1上的电压波形,FB比例分压电阻将采样的L1的电压波形信息输入到控制器的ZCD&valley detect进行处理,产生当LX为处于谐振波谷时对RS触发器的置位信号。RS触发器的输出Q端经过驱动模块DRV开启功率开关管Q1。功率开关管开启后,L1的电感电流逐渐增大,电流检测电阻Rcs的两端电压逐渐增高。当Vcs上升到控制器内部固定基准Vref后,比较器CMP翻转并产生复位信号。RS触发器输出端Q经过驱动模块DRV关闭功率开关管Q1,此时L1续流继续对输出电容Cout充电至电流为零后触发下一次FB的置位信号。以上为一个完整的开关周期。
如图2所示给出了工作波形图。系统的输出平均电流为
其中电感峰值电流为
IPK=VREF/RCS 公式(1)
导通时间Ton为
公式(2)
关断时间Toff为
公式(3)
谐振时间TQR为
公式(4)
CLX为LX节点的寄生电容。
由上面的公式可以看出在固定应用中,TQR为固定值,当在固定VIN和VOUT的条件下,Iout将为固定的输出值,在量产的电路板中,该输出值也会有较好的精度控制。
而在灯具厂商实际的电源设计中,客户往往期望同一电源模块对不同的VIN输入和VOUT输出都能够有稳定的固定输出电流,即芯片具有良好的线输入电压和负载调整率。
此时在准谐振控制模式下,TQR为定值,而改变输入电压VIN,Ton发生变化,Toff保持不变,的值将会发生改变,从而造成了Iout的变化。
而固定VIN不变,改变输出VOUT电压会造成Toff发生变化,同样会造成的值发生变化,Iout无法实现恒定。
因此在采用准谐振控制模式下,芯片的线输入电压和负载调整率会变差。
发明内容
针对现有现有准谐振技术存在的芯片线输入电压和负载调整率变差的技术缺陷,本发明提供一种负载调整补偿开关电源。
本发明所述负载调整补偿开关电源,包括输出电压反馈电路、电感电流比较器和逻辑驱动电路,所述逻辑驱动电路的输出端连接功率MOS管栅极,所述逻辑驱动电路的反馈电压信号输入端和反馈电流信号输入端分别连接输出电压反馈电路和电感电流比较器的输出端,所述电感电流比较器的两个输入端分别与电感电流采样端和可变基准电压源连接,所述输出电压反馈电路检测输出电压并输出反馈电压方波,所述可变基准电压源的电压值VD1=(1+D)*VREF*K2,其中D为反馈电压方波的占空比,VREF为预先设定的不变基准电压值,K2为预设的反馈系数。
优选的,所述可变基准电压源包括第一放大级、第二放大级和积分电容,所述第一放大级的输出端连接第二放大级的输入端,所述第一放大级的输出端还连接一端接地的积分电容;
所述第一放大级由第一运算放大器、第一调整NMOS管、PMOS电流镜、第一反馈电阻串和积分开关组成,所述第一运算放大器的正相输入端连接一基准电压,第一调整NMOS管的源极连接第一反馈电阻串的中间节点并连接第一运算放大器的反相输入端,所述第一运算放大器的输出端连接第一调整NMOS管的栅极;
所述PMOS电流镜的输入端连接第一调整NMOS管的漏极,PMOS电流镜的输出端通过积分开关连接第一放大级的输出端,所述第一反馈电阻串两端分别接地和第一放大级的输出端,所述第一反馈电阻串的另一端接地;所述第一反馈电阻串中间节点两侧电阻值比例为预先设定的K1;
所述积分开关的控制端连接输出电压反馈电路的输出端,所述第二放大级为电压放大比例为K2的电压缓冲放大器,且K2小于1,所述第二放大级的输出端作为可变基准电压源的输出端。
优选的,所述第二放大级由第二运算放大器、第二调整NMOS管、第二反馈电阻串组成,所述第二运算放大器的正相输入端连接第一放大级的输出端,所述第二调整NMOS管的漏极接电源,第二反馈电阻串两端分别连接第二运算放大器的反相输入端和地,第二反馈电阻串的中间节点连接第二放大级的输出端,所述第二反馈电阻串中间节点两侧电阻值比例为预先设定的K3。
优选的,所述输出电压反馈电路由缓冲器、滤波电容、滤波电阻、比较器和边沿触发器组成,所述缓冲器的输入端和输出端分别连接输出电压反馈电路的输入端和滤波电容,所述滤波电容的另一端连接比较器的反相输入端,比较器的正相输入端连接一基准电压源,输出端连接边沿触发器的输入端,所述边沿触发器的输出端连接输出电压反馈电路的输出端,所述滤波电阻连接在比较器反相输入端和地之间。
优选的,所述逻辑驱动电路由RS触发器和用于增大驱动能力的驱动级组成,所述RS触发器的输出端连接驱动级的输入端,R、S端分别连接输出电压反馈电路、电感电流比较器的输出端,所述驱动级的输出端连接功率MOS管栅极。
本发明具有以下技术效果:
采用本发明所述的负载调整补偿开关电源,提高了输出电流精度,降低输出电流对线输入电压和输出电压的灵敏度。同时使用该方法的电路设计可用于芯片内部集成,做到与芯片外围参数无关,降低系统应用方案的开发难度。
附图说明
图1为现有的准谐振控制的LOWSIDE buck结构的LED恒流驱动典型应用电路;
图2为图1所示电路结构典型工作波形示意图;
图3为本发明的一种具体电路实施例。
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
由背景技术中的Iout公式和公式(1),可以得出现有的无补偿的Iout为
为了消除TQR对Iout的影响,我们可以对Vref进行修正,让Ipk不再为固定的修正后的vref变为
即实际的 公式(5)那么实际的Iout变为
公式(6)
由公式(6)可以看出,如果对Vref进行相应的修正后,Iout不再与Ton和Toff相关,保持为只与固定基准Vref和固定CS电阻相关的值。
在实际的补偿中,由于Vref被改变后,Ton和Toff会随之改变,Ton和Toff的改变又会引起的改变,的改变又进一步去调整Vref。这里存在一个反馈的工作调整过程,这个过程可证明为稳定的调节过程,例举一个实例计算可更直观看出该反馈稳定过程,如图2所示的时序图可见:
第一个初始周期时刻,Ipk1为假设此时的Ton1+Toff1占95us,TQR1占5us;
第二周期时刻,Ipk2变为Ton2+Toff2则会变为95us*1.0526=99.997us,TQR1占5us保持不变;
第三周期时刻,Ipk3为Ton2+Toff2则变为95us*1.05=99.75us,TQR1占5us保持不变,此时的 占空比与基准值调节倍数相匹配,控制芯片工作趋于稳定状态。
由上面的计算可以看出,通过对vref进行动态补偿,可以有效消除由于准谐振工作模式中额外的TQR时间会造成的线输入电压和负载电压调整率变差的影响。
与现有技术相比,本发明可产生如下有益效果:
1)补偿精度高,采用本发明的补偿方法,输出负载调整率和输入电压调整率精度可控制在2%以内,即在全电压85VAC~265VAC的输入电压变化以及高低电压负载的变化下,输出的LED恒流变化在+/-2%以内。
2)补偿电路芯片内部集成,与外围参数无关。省掉了繁琐的外围参数调试过程,方便系统应用方案开发。
3)补偿电路小,版图占用面积小。
根据补偿思想,结合实际应用,本处将给出一个具体实施例。
本发明所述的负载调整补偿开关电源,包括输出电压反馈电路、电感电流比较器和逻辑驱动电路,所述逻辑驱动电路的输出端连接功率MOS管栅极,所述逻辑驱动电路的反馈电压信号输入端和反馈电流信号输入端分别连接输出电压反馈电路和电感电流比较器的输出端,所述电感电流比较器的两个输入端分别与电感电流采样端和可变基准电压源连接,所述输出电压反馈电路检测输出电压并输出反馈电压方波,其特征在于,所述可变基准电压源的电压值VD1=(1+D)*VREF,其中D为反馈电压方波的占空比,VREF为预先设定的不变基准电压值。
图3为本发明所述的可变基准电压源一个具体电路实施例。具体电路中包含带隙基准电压源Vbg,四个电阻器R0,R1,R2,R3,一个电容器C1,一个开关器件S1,两个运算放大器第一运算放大器AMP0,第二运算放大器AMP1,两个NMOS管第一调整NMOS管NM0,第二调整NMOS管NM1,两个PMOS管PM1,PM2构成电流镜。AMP1,NM1和R0形成跨导运放,将基准电压转换成基准电流。开关S1控制I2电流对R1,C1的充电。R1和C1形成滤波产生补偿后基准电压Vref_comp,AMP0,NM0,R2和R3形成缓冲器和分压的作用,产生实际所需的基准电压VD1。
本实施例中,电流镜比例为1:1,R0:R1=1,R3:R2=2。
S1的控制信号为图2波形中的ZCD&valley Detect output波形信号,高电平导通S1,低电平关断。经过滤波后Vref_comp的电压为
公式(7)
由于TQR在整个周期中占的比例较小,所以上式中
公式(8)
于是得出最终的Vref_real值为
公式(9)
得出的公式即为我们前面所提的补偿理论公式。本实例中结合实际准谐振控制芯片中的已有ZCD&Valley Detect output控制信号和谐振时间占比小的特性,只需要极其简单的补偿电路即可实现极高性能的线输入和负载调整率的补偿,实现高精度恒流电流输出,具有极高的适用价值。
需要指出的是,在本领域的技术人员应该知道,本发明中描述的具体电路实施例,仅仅是该补偿理论的一种表现形式,还存在其它种可能。同样。所搭建的电路工艺不仅仅局限于标准CMOS工艺,也可以为Bipolar工艺,抑或是BCD(Bipolar,CMOS,DMOS)工艺等。
前文所述的为本发明的各个优选实施例,各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提,各个优选实施方式都可以任意叠加组合使用,所述实施例以及实施例中的具体参数仅是为了清楚表述发明人的发明验证过程,并非用以限制本发明的专利保护范围,本发明的专利保护范围仍然以其权利要求书为准,凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。