CN102130182A - 一种电流调整二极管芯片及其制造方法 - Google Patents

Abstract

本发明公开了一种电流调整二极管芯片，其包括衬底层以及覆盖衬底层上的外延层；其中，于所述外延层的中心区域上形成一漏区，该漏区表面进一步设有第一欧姆接触扩散层以及覆盖第一欧姆接触扩散层上的第一金属层；于该漏区的外缘分别设有环形的P型栅区及位于P型栅区下的沟道；于沟道的外缘设有环形源区，该源区表面进一步设有第二欧姆接触扩散层；在源区的外缘设一穿通扩散层5，于栅区的外侧、源区、穿通扩散层的内侧上设有第二金属层；所述衬底层的底部设有覆盖背面的第三金属层。本发明的电流调整二极管芯片可满足各种封装要求，且具有金属化工艺和封装工艺成本都较低等诸多优点。

Description

一种电流调整二极管芯片及其制造方法

【技术领域】

本发明涉及一种基于结型场效应原理的二极管芯片，尤其涉及一种环栅结构的电流调整二极管芯片及其制造方法。

【背景技术】

电流调整二极管(Current Regulating Diode、CRD)指在一定电压范围内可提供基本稳恒电流的二极管。在发光二极管驱动电路以及波形产生电路、偏置电路中得到了广泛应用。它实际为一栅源短路、结构特殊的二端结型场效应管。

如说明书附图1所示，其为一种平面型的CRD芯片的结构图，在该结构中1为P+衬底，2为漏区，3为源区，4为N型导电沟道，源与栅通过金属层9b短路作为芯片的阴极；漏极金属层10作为芯片的阳极。这种结构的芯片的阴极可以从上部也可以从底部引出。

然而，这样的结构因阳极面积太小并不能实现低成本封装的双面钎焊互连(例如一般整流芯片的塑料封装)、无需焊接只需被两根带顶头的引线顶紧从而完成互连的玻璃封装(例如小功率电压调整二极管)。原因是进行这样的封装时会造成漏区的金属层10与源、栅、衬底的互连金属层9b短路。

为解决上述技术问题，确有必要提供一种电流调整二极管芯片及其制造方法，以克服现有技术中的所述缺陷。

【发明内容】

为解决上述问题，本发明的目的在于提供一种可满足各种封装要求、且金属化工艺和封装工艺成本都较低的电流调整二极管芯片。

为实现上述目的，本发明采取的技术方案为：一种电流调整二极管芯片，其包括衬底层以及覆盖衬底层上的外延层；其中，于所述外延层的中心区域上形成一漏区，该漏区表面进一步设有第一欧姆接触扩散层以及覆盖第一欧姆接触扩散层上的第一金属层；于该漏区的外缘分别设有环形的P型栅区及位于P型栅区下的沟道；于沟道的外缘设有环形源区，该源区表面进一步设有第二欧姆接触扩散层；在源区的外缘设一穿通扩散层5，于栅区的外侧、源区、穿通扩散层的内侧上设有第二金属层；所述衬底层的底部设有覆盖背面的第三金属层。

本发明的电流调整二极管芯片进一步设置为：所述漏区呈台面形状，其高度大于2微米。

本发明的电流调整二极管芯片进一步设置为：所述外延层上还设有钝化膜，该钝化膜覆盖于栅区与漏区之间的PN结表面上。

本发明的电流调整二极管芯片还可设置为：所述钝化膜具体为半绝缘多晶硅或氧化硅复合膜或玻璃钝化膜。

为实现本发明的电流调整二极管芯片，本发明采取的另一技术方案为：一种电流调整二极管芯片的制造方法，其包括如下工艺步骤：

(1)，根据CRD的参数要求、台面高度选择适用的外延层以及衬底层；

(2)，用硅的同性蚀刻或异性蚀刻的方法在外延层上蚀刻出台面，台面的高度约为2微米，所述台面即为漏区；

(3)，在穿通扩散区扩入与衬底相同的杂质并穿过外延层，从而形成穿通扩散层；

(4)，在源区扩散与外延层同型的杂质以形成高掺杂的第二欧姆接触扩散层；

(5)，在栅区扩散与衬底同型的杂质以形成栅结，同时形成沟道；

(6)，在栅区与漏区之间的PN结表面制作钝化层；

(7)，在正面金属化区及背面制作第一金属层、第二金属层以及第三金属层，所述金属层通过正反面分别溅镀、正面反刻形成，也可以将表面处理后用化学镀的方法形成。

与现有技术相比，本发明具有如下有益效果：本发明的电流调整二极管芯片可以满足各种封装要求，当该芯片的阳极区为台面时，尤其适合于通过双面钎焊实现芯片与引出线实现互连的塑料封装以及通过直接接触实现芯片与引出线互联的玻璃封装；同时，该芯片的沟道是水平的，电流方向也由通常的只穿过横向导电沟道从单面引出而变为穿过环形导电沟道后由芯片的上下面引出。这样的结构给封装带来极大的方便。

【附图说明】

图1为现有技术的电流调整二极管芯片结构图。

图2本发明的电流调整二极管芯片结构图。

图3～图9是本发明的的电流调整二极管芯片的工艺流程图。

【具体实施方式】

以下结合附图2至附图9对本发明的实施例作进一步详细的描述。

本发明为一种电流调整二极管芯片，其包括衬底层1以及覆盖于其上的外延层1a，其根据CRD的参数要求、台面高度选择适用的异型外延片，在本实施例中，外延层1a为N型，衬底层1为高掺杂P型。

所述外延层1a上形成一漏区2，该漏区2表面进一步设有第一欧姆接触扩散层8以及覆盖第一欧姆接触扩散层8上的第一金属层10。

所述漏区2呈台面形状，其高度大于2微米，用硅的同性蚀刻或异性蚀刻的方法在外延层上蚀刻出台面形状，该台面的作用是通过其上的第一金属层10与外界互连时不会与该芯片表面其他区域的金属连通。

于该漏区2的外缘分别设有环形的P型栅区6及位于P型栅区6下的沟道4，沟道4的厚度需依据饱和电压与栅结接触电势差来确定。

于沟道4的外侧设有源区3，其表面进一步设有第二欧姆接触扩散层3a。

于源区3的外缘设有穿通扩散区层5。于栅区6的外侧、源区3、穿通扩散层5的内侧上设有第二金属层9b。通过该金属层9b实现了栅、源、衬底的互连。

所述衬底层1的底部设有覆盖背面的第三金属层9a。在封装时，第一金属层10(即漏区金属层10)、第三金属层9a(即衬底金属层9)将与引线(未图示)互连。

所述栅区6与漏区2之间的PN结表面上还设有钝化膜7，该钝化膜具体为半绝缘多晶硅或者氧化硅复合膜，或者玻璃钝化膜。

一种电流调整二极管芯片的制造方法，其包括如下工艺步骤：

(1)，见附图3，根据结型场效应晶体管的理论、CRD的参数、台面高度选择电阻率和厚度适用的外延层1a以及衬底层1；在本实施方式中，外延层1a为N型，衬底层1为高掺杂P型。

(2)，见附图4，用硅的同性蚀刻或异性蚀刻的方法在外延层1a上蚀刻出台面，台面的高度约为2微米。

(3)，见附图5，在外延层1a上进行图形为环形的穿通外延层的扩散，从而形成环形穿通扩散层5；扩散杂质与衬底层型号一致，在本实施方式中为硼穿通扩散。

(4)，见附图6，在台面上及穿通扩散区的内侧用扩散方法制作漏区的欧姆接触层8、源区的欧姆接触层3a。

(5)，见附图7，在源区的欧姆接触层3a的内侧扩入与衬底导电类型形相同的杂质形成环形栅区6、沟道4，并同时分割出源区3。

(6)，见附图8，在栅区和漏区之间的环形PN结表面制作钝化层，钝化层可以为沉积的半绝缘多晶硅和氧化硅复合膜，也可为熔融玻璃层。

(7)，见附图9，制作漏区金属层10(第一金属层10)、环形的栅、源、穿通区短路金属层9b(第二金属层9b)以及衬底金属层9a(第三金属层9a)。封装时衬底金属层9a、漏区金属层1将与引线或框架(未图示)互连。

以上的具体实施方式仅为本创作的较佳实施例，并不用以限制本创作，凡在本创作的精神及原则之内所做的任何修改、等同替换、改进等，均应包含在本创作的保护范围之内。

Claims (5)

1.一种电流调整二极管芯片，其特征在于：包括衬底层以及覆盖衬底层上的外延层；其中，于所述外延层的中心区域上形成一漏区，该漏区表面进一步设有第一欧姆接触扩散层以及覆盖第一欧姆接触扩散层上的第一金属层；于该漏区的外缘分别设有环形的P型栅区及位于P型栅区下的沟道；于沟道的外缘设有环形源区，该源区表面进一步设有第二欧姆接触扩散层；在源区的外缘设一穿通扩散层5，于栅区的外侧、源区、穿通扩散层的内侧上设有第二金属层；所述衬底层的底部设有覆盖背面的第三金属层。

2.如权利要求1所述的电流调整二极管芯片，其特征在于：所述漏区呈台面形状，其高度大于2微米。

3.如权利要求1所述的电流调整二极管芯片，其特征在于：所述外延层上还设有钝化膜，该钝化膜覆盖于栅区与漏区之间的PN结表面上。

4.如权利要求3所述的电流调整二极管芯片，其特征在于：所述钝化膜具体为半绝缘多晶硅或氧化硅复合膜或玻璃钝化膜。

5.一种电流调整二极管芯片的制造方法，其特征在于：包括如下工艺步骤：

(1)，根据CRD的参数要求、台面高度选择适用的外延层以及衬底层；

(2)，用硅的同性蚀刻或异性蚀刻的方法在外延层上蚀刻出台面，台面的高度约为2微米，所述台面即为漏区；

(3)，在穿通扩散区扩入与衬底相同的杂质并穿过外延层，从而形成穿通扩散层；

(4)，在源区扩散与外延层同型的杂质以形成高掺杂的第二欧姆接触扩散层；

(5)，在栅区扩散与衬底同型的杂质以形成栅结，同时形成沟道；

(6)，在栅区与漏区之间的PN结表面制作钝化层；

(7)，在正面金属化区及背面制作第一金属层、第二金属层以及第三金属层，所述金属层通过正反面分别溅镀、正面反刻形成，也可以将表面处理后用化学镀的方法形成。

Images