CN102111150A - 一种用于鉴频鉴相器的数字边沿对齐器 - Google Patents
一种用于鉴频鉴相器的数字边沿对齐器 Download PDFInfo
- Publication number
- CN102111150A CN102111150A CN2009103120803A CN200910312080A CN102111150A CN 102111150 A CN102111150 A CN 102111150A CN 2009103120803 A CN2009103120803 A CN 2009103120803A CN 200910312080 A CN200910312080 A CN 200910312080A CN 102111150 A CN102111150 A CN 102111150A
- Authority
- CN
- China
- Prior art keywords
- nand gate
- input
- phase
- output
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种用于鉴频鉴相器的数字边沿对齐器，所述数字边沿对齐器包括相互连接的一个由基本逻辑门构成的触发器、一个反相器和一对与非门；所述触发器至少包含一对数据输入端，所述触发器将一路信号转变为两路边沿对齐的反相信号对。本发明可用标准数字单元实现，能使鉴频鉴相器输出到电荷泵控制端的控制脉冲实现精准对齐。
Description
技术领域
本发明涉及一种鉴频鉴相器结构，特别涉及一种用于鉴频鉴相器的数字边沿对齐器。
背景技术
锁相环(phase-locked loop)是能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路，是无线电发射中使频率较为稳定的一种装置，主要有压控振荡器(VCO)和PLL IC构成，压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO，直到相位差恢复达到锁频的目的。
锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用。
锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud。Ud中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器(VCO)的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率f。拉向环路输入信号频率fi，当二者相等时，环路被锁定，称为入锁。
维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。鉴频鉴相器是锁相环的重要电路模块，也是整个锁相环及收发机的设计难点。现有的鉴频鉴相器输出到电荷泵控制端的控制脉冲难以实现精准对齐。
发明内容
本发明需要解决的技术问题就在于克服现有技术的缺陷，提供一种用于鉴频鉴相器的数字边沿对齐器，它可用标准数字单元实现，能使鉴频鉴相器输出到电荷泵控制端的控制脉冲实现精准对齐。
为解决上述技术问题，本发明采用如下技术方案：
本发明一种用于鉴频鉴相器的数字边沿对齐器，所述数字边沿对齐器包括相互连接的一个由基本逻辑门构成的触发器、一个反相器和一对与非门；所述触发器至少包含一对数据输入端，所述触发器将一路信号转变为两路边沿对齐的反相信号对。
所述触发器包含多个控制端。
所述一对与非门由4个与非门构成，4个与非门分别是第一与非门、第二与非门、第三与非门和第四与非门；第一与非门的输出端接第二与非门的第1输入端，第二与非门的输出端接第一与非门的第1输入端；第一与非门的第1输入端接第三与非门的输出端，第二与非门的第1输入端接第四与非门的输出端；第一与非门、第二与非门、第三与非门和第四与非门的第2输入端都接在控制信号端EN；第三与非门的第1输入端直接与输入端in相连，第四与非门的第1输入端接在输入端in经反相器后的输出端。
本发明的优点是：能使鉴频鉴相器输出到电荷泵控制端的控制脉冲实现精准对齐。
附图说明
图1是本发明实施例提供的用于鉴频鉴相器的数字边沿对齐器电路原理图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明一种用于鉴频鉴相器的数字边沿对齐器，所述数字边沿对齐器包括相互连接的一个由基本逻辑门构成的触发器、一个反相器和一对与非门；触发器至少包含一对数据输入端，还可包含另外的控制端。触发器将一路信号转变为两路边沿对齐的反相信号对。
如图1所示，所述一对与非门由4个与非门构成，4个与非门分别是第一与非门1、第二与非门2、第三与非门3和第四与非门4；第一与非门1的输出端接第二与非门2的第1输入端，第二与非门2的输出端接第一与非门1的第1输入端；第一与非门1的第1输入端接第三与非门3的输出端，第二与非门2的第1输入端接第四与非门4的输出端；第一与非门1、第二与非门2、第三与非门3和第四与非门4的第2输入端都接在控制信号端EN；第三与非门3的第1输入端直接与输入端in相连，第四与非门4的第1输入端接在输入端in经反相器5后的输出端。
图1中控制信号端EN接高电平，在图1的输入端in加一个阶跃信号rst，一路直接输入与非门3的第1输入端，另一路经反相器反相后输入与非门4的第1输入端。先到达的边沿等待后到达的边沿，并维持在电源电压一半处的X状态，直到后达到的边沿到来后，由于正反馈的作用，out和outbar相互分离，从而达到边沿对齐的目的。
本发明能使鉴频鉴相器输出到电荷泵控制端的控制脉冲实现精准对齐。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种用于鉴频鉴相器的数字边沿对齐器，其特征在于：所述数字边沿对齐器包括相互连接的一个由基本逻辑门构成的触发器、一个反相器和一对与非门；所述触发器至少包含一对数据输入端，所述触发器将一路信号转变为两路边沿对齐的反相信号对。
2.如权利要求1所述的用于鉴频鉴相器的数字边沿对齐器，其特征在于：所述触发器包含多个控制端。
3.如权利要求1或2所述的用于鉴频鉴相器的数字边沿对齐器，其特征在于：所述一对与非门由4个与非门构成，4个与非门分别是第一与非门、第二与非门、第三与非门和第四与非门；第一与非门的输出端接第二与非门的第1输入端，第二与非门的输出端接第一与非门的第1输入端；第一与非门的第1输入端接第三与非门的输出端，第二与非门的第1输入端接第四与非门的输出端；第一与非门、第二与非门、第三与非门和第四与非门的第2输入端都接在控制信号端EN；第三与非门的第1输入端直接与输入端in相连，第四与非门的第1输入端接在输入端in经反相器后的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009103120803A CN102111150B (zh) | 2009-12-23 | 2009-12-23 | 一种用于鉴频鉴相器的数字边沿对齐器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009103120803A CN102111150B (zh) | 2009-12-23 | 2009-12-23 | 一种用于鉴频鉴相器的数字边沿对齐器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102111150A true CN102111150A (zh) | 2011-06-29 |
| CN102111150B CN102111150B (zh) | 2012-10-31 |
Family
ID=44175196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009103120803A Active CN102111150B (zh) | 2009-12-23 | 2009-12-23 | 一种用于鉴频鉴相器的数字边沿对齐器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102111150B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103001628A (zh) * | 2012-11-30 | 2013-03-27 | 清华大学深圳研究生院 | 高速串行接口的多相时钟产生电路中用的鉴相和启动电路 |
| CN108988848A (zh) * | 2017-06-01 | 2018-12-11 | 张伟林 | 现有边沿式高阻型数字鉴相器输出端优化设计案 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2235839B (en) * | 1989-08-22 | 1993-06-16 | Plessey Co Plc | Phase detector |
| US6882205B2 (en) * | 2002-11-08 | 2005-04-19 | International Business Machines Corporation | Low power overdriven pass gate latch |
| US6987406B1 (en) * | 2004-05-17 | 2006-01-17 | National Semiconductor Corporation | Wide frequency range phase-locked loop circuit with phase difference |
| US7315215B2 (en) * | 2006-03-08 | 2008-01-01 | Motorola,, Inc. | Direct digital synthesizer with variable reference for improved spurious performance |
-
2009
- 2009-12-23 CN CN2009103120803A patent/CN102111150B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103001628A (zh) * | 2012-11-30 | 2013-03-27 | 清华大学深圳研究生院 | 高速串行接口的多相时钟产生电路中用的鉴相和启动电路 |
| CN103001628B (zh) * | 2012-11-30 | 2015-07-01 | 清华大学深圳研究生院 | 高速串行接口的多相时钟产生电路中用的鉴相和启动电路 |
| CN108988848A (zh) * | 2017-06-01 | 2018-12-11 | 张伟林 | 现有边沿式高阻型数字鉴相器输出端优化设计案 |
| CN108988848B (zh) * | 2017-06-01 | 2022-08-23 | 张伟林 | 现有边沿式高阻型数字鉴相器输出端优化设计案 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102111150B (zh) | 2012-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8804888B2 (en) | Wide band clock data recovery | |
| KR0185474B1 (ko) | 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들 | |
| US6614314B2 (en) | Non-linear phase detector | |
| US7450677B2 (en) | Clock and data recovery apparatus and method thereof | |
| US8228126B2 (en) | Multi-band burst-mode clock and data recovery circuit | |
| US5142555A (en) | Phase detector | |
| US8040156B2 (en) | Lock detection circuit and lock detecting method | |
| US8705680B2 (en) | CDR circuit | |
| CN102611440B (zh) | 基于门控振荡器的超高速突发模式时钟恢复电路 | |
| Park et al. | A 6.7–11.2 Gb/s, 2.25 pJ/bit, single-loop referenceless CDR with multi-phase, oversampling PFD in 65-nm CMOS | |
| US9054689B2 (en) | Phase comparison circuit and data receiving unit | |
| US10277387B2 (en) | Signal recovery circuit, electronic device, and signal recovery method | |
| US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
| US20040030513A1 (en) | Transition insensitive timing recovery method and apparatus | |
| US9130736B2 (en) | Transceiver system having phase and frequency detector and method thereof | |
| US20160065196A1 (en) | Multi-phase clock generation | |
| CN101277178A (zh) | 数据与时脉回复电路与栅式数字控制振荡器 | |
| CN102769455A (zh) | 高速输入输出接口及其接收电路 | |
| CN103001628B (zh) | 高速串行接口的多相时钟产生电路中用的鉴相和启动电路 | |
| EP2804322A1 (en) | Systems and methods for tracking a received data signal in a clock and data recovery circuit | |
| US20070081619A1 (en) | Clock generator and clock recovery circuit utilizing the same | |
| CN102111150B (zh) | 一种用于鉴频鉴相器的数字边沿对齐器 | |
| US10396803B2 (en) | Clock and data recovery of sub-rate data | |
| CN113541915B (zh) | 一种宽动态范围的快速时钟恢复实现方法及装置 | |
| US20140333352A1 (en) | Systems and methods for acquiring a received data signal in a clock and data recovery circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220902 Address after: Room 108, floor 1, building 4, No. 2 dacuodeng Hutong, Dongcheng District, Beijing 100010 Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |