CN102110719A - 薄膜晶体管、显示装置和制造该显示装置的方法 - Google Patents

薄膜晶体管、显示装置和制造该显示装置的方法 Download PDF

Info

Publication number
CN102110719A
CN102110719A CN2010105795670A CN201010579567A CN102110719A CN 102110719 A CN102110719 A CN 102110719A CN 2010105795670 A CN2010105795670 A CN 2010105795670A CN 201010579567 A CN201010579567 A CN 201010579567A CN 102110719 A CN102110719 A CN 102110719A
Authority
CN
China
Prior art keywords
area
layer
semiconductor layer
display unit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105795670A
Other languages
English (en)
Other versions
CN102110719B (zh
Inventor
朴钟贤
柳春基
朴鲜
姜镇熙
李律圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN102110719A publication Critical patent/CN102110719A/zh
Application granted granted Critical
Publication of CN102110719B publication Critical patent/CN102110719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管、一种包括该薄膜晶体管的显示装置和一种制造该显示装置的方法，所述薄膜晶体管包括：基底；栅电极，位于所述基底上；栅极绝缘层，位于所述栅电极上；半导体层，位于所述栅极绝缘层上；源/漏电极，与所述半导体层电连接，其中，所述栅电极具有大约500至大约1500的厚度，所述栅极绝缘层具有大约1600至大约2500的厚度。

Description

薄膜晶体管、显示装置和制造该显示装置的方法
技术领域
实施例涉及一种薄膜晶体管、一种包括该薄膜晶体管的显示装置和一种制造该显示装置的方法。
背景技术
显示装置(例如有机发光二极管显示装置和液晶显示装置)可以包括可用作开关元件的至少一个晶体管。通常，薄膜晶体管包括半导体层、栅电极以及源电极和漏电极，栅电极位于半导体层的一端上，以控制流过半导体层的电流，源电极和漏电极与半导体层的两端连接，以传递通过半导体层的预定量的电流。
半导体层可以由多晶硅(多晶Si)或非晶硅(a-Si)形成。然而，因为多晶Si与a-Si相比展现出更高的电子迁移性，所以已经广泛地使用多晶Si。在这种情况下，多晶Si可以如下来形成：在基底上形成a-Si层，并使用结晶工艺例如固相结晶(SPC)、快速热退火(RTA)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)、准分子激光退火(ELA)或顺序横向固化(SLS)将a-Si层结晶为多晶Si层。
然而，当在栅电极上形成a-Si层并使用ELA或SLS将a-Si层结晶为多晶Si层时，照射在a-Si层上的激光束的热源会导致热流向栅电极。然后，热流会导致a-Si的不充分的晶体生长。因此，多晶Si半导体层会包括不稳定的晶体生长区域，这会导致薄膜晶体管的驱动特性和可靠性劣化。
发明内容
实施例涉及相对于现有技术显示出改进的一种薄膜晶体管、一种包括该薄膜晶体管的显示装置和一种制造该显示装置的方法。
实施例的特征在于提供一种包括多晶硅(多晶Si)半导体层的薄膜晶体管，所述多晶硅半导体层不包括不稳定的晶体生长区域。
以上和其它特征及优点中的至少一个可以通过提供一种薄膜晶体管来实现，所述薄膜晶体管包括：基底；栅电极，位于所述基底上；栅极绝缘层，位于所述栅电极上；半导体层，位于所述栅极绝缘层上；源/漏电极，与所述半导体层电连接，其中，所述栅电极具有大约
Figure BSA00000378556200021
至大约
Figure BSA00000378556200022
的厚度，所述栅极绝缘层具有大约
Figure BSA00000378556200023
至大约
Figure BSA00000378556200024
的厚度。
所述半导体层可以具有初级晶粒边界，所述初级晶粒边界之间的距离可以为大约2.75μm至大约3μm。
以上和其它特征及优点中的至少一个还可以通过提供一种显示装置来实现，所述显示装置包括：基底，具有第一区域和第二区域；栅电极，分别位于所述基底的所述第一区域和所述第二区域中的每个上；栅极绝缘层，位于所述栅电极上；半导体层，分别位于所述基底的所述第一区域和所述第二区域中的栅极绝缘层上；源/漏电极，分别与位于所述基底的所述第一区域和所述第二区域上的半导体层电连接，其中，所述栅电极具有大约
Figure BSA00000378556200025
至大约
Figure BSA00000378556200026
的厚度，所述栅极绝缘层具有大约
Figure BSA00000378556200027
至大约
Figure BSA00000378556200028
的厚度。
每个半导体层可以具有初级晶粒边界，相应的半导体层的初级晶粒边界之间的距离可以为大约2.75μm至大约3μm。
所述显示装置还可以包括与至少一个栅电极电连接的栅极线，所述栅极线位于与所述至少一个栅电极对应的一个半导体层上。
所述显示装置还可以包括：钝化层，位于所述基底上，在所述基底上包括所述源/漏电极；栅极线，位于所述钝化层上，所述栅极线通过所述钝化层和所述第一区域上的栅极绝缘层中的接触孔与所述第一区域的栅电极电连接。
所述显示装置还可以包括：钝化层，位于所述基底上，所述基底包括所述源/漏电极；连接构件，位于所述钝化层上，所述连接构件通过所述钝化层和所述栅极绝缘层中的接触孔与所述第二区域上的栅电极电连接。
所述连接构件可以通过所述钝化层中的接触孔与所述第一区域上的漏电极电连接。
所述显示装置还可以包括位于所述钝化层上的接触构件，接触构件通过所述钝化层中的接触孔与所述第二区域上的漏电极电连接。
所述显示装置还可以包括位于所述钝化层上的像素电极，所述像素电极与所述接触构件电连接。
以上和其它特征及优点中的至少一个还可以通过提供一种制造显示装置的方法来实现，所述方法包括：提供包括第一区域和第二区域的基底；分别在所述基底的所述第一区域和所述第二区域上形成栅电极；在所述栅电极上形成栅极绝缘层；分别在所述基底的所述第一区域和所述第二区域上的栅极绝缘层上形成半导体层；分别在所述基底的所述第一区域和所述第二区域上的半导体层的特定区域上形成源/漏区域；分别在所述基底的所述第一区域和所述第二区域中形成源/漏电极，所述源/漏电极与所述半导体层电连接，其中，所述栅电极具有大约
Figure BSA00000378556200031
至大约
Figure BSA00000378556200032
的厚度，所述栅极绝缘层具有大约
Figure BSA00000378556200033
至大约
Figure BSA00000378556200034
的厚度。
每个半导体层可以具有初级晶粒边界，相应的半导体层的初级晶粒边界之间的距离可以为大约2.75μm至大约3μm。
形成半导体层的步骤可以包括通过顺序横向固化(SLS)的结晶。
可以使用掩模执行所述SLS，所述掩模具有激光束穿过的区域。
所述激光束穿过的区域可以具有大约4.5μm至大约5.0μm的长度，所述激光束穿过的区域之间的距离可以为大约1.0μm至大约1.5μm。
形成半导体层的步骤可以包括：在所述栅极绝缘层上形成非晶硅(a-Si)层，对所述a-Si层执行SLS工艺。
附图说明
通过参照附图详细描述示例性实施例，对于本领域普通技术人员来说，以上和其它特征及优点将变得更加明显，在附图中：
图1A示出根据实施例的显示装置的平面图；
图1B示出沿图1A的III-III线截取的剖视图；
图2A至图6B示出根据实施例的制造显示装置的方法的阶段；
图7示出顺序横向固化工艺的示意图；
图8A至图8D示出根据栅电极的厚度的结晶特性的图像；
图9A至图9C示出根据栅极绝缘层的厚度的结晶特性的图像；
图10A示出根据初级晶粒边界的结晶特性的曲线图；
图10B示出根据初级晶粒边界的结晶特性的图像；
图11示出根据初级晶粒边界之间的距离的相对标准偏差(RSD)特性的比较曲线图。
具体实施方式
现在将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同形式来实施，不应该被理解为局限于在此提出的实施例。相反，提供这些实施例使本公开将是彻底的且完整的，并将把本发明的范围充分地传达给本领域技术人员。
在附图中，为了清晰地示出，会夸大层和区域的尺寸。还应当理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接地在另一层或基底上，或者也可以存在中间层。此外，应当理解的是，当层被称作“在”另一层“下方”时，该层可以直接在另一层下方，并且也可以存在一个或多个中间层。此外，还应当理解的是，当层被称作“在”两个层“之间”时，该层可以是这两个层之间的唯一层，或者也可以存在一个或多个中间层。相同的标号始终表示相同的元件。
图1A示出根据实施例的显示装置的平面图。图1B示出沿图1A的III-III线截取的剖视图。图1A示出包括有机发光材料的有机发光显示装置的一个示例，但实施例不限于此。因此，可以将实施例应用于各种显示装置，例如使用液晶的液晶显示装置。
参照图1A和1B，开关栅电极124a和驱动栅电极124b可以形成在包括例如透明玻璃或塑料的绝缘基底110上。
开关栅电极124a和驱动栅电极124b可以彼此隔离，并可以是小岛的形式。开关栅电极124a和驱动栅电极124b可以分别具有由例如Mo、W、MoW、AlNd、Ti、Cu、Cu合金、Al、Al合金、Ag和/或Ag合金制成的单层结构。在一个实施方案中，开关栅电极124a和驱动栅电极124b可以分别具有由低电阻材料(例如，Mo、Cu、Al和/或Ag)制成的2层结构，以减小布线电阻。可选地，开关栅电极124a和驱动栅电极124b可以分别由例如Mo、Cu、Al和/或Ag制成的3层或更多层的多层结构，以减小布线电阻。
每个栅电极的厚度可以为大约
Figure BSA00000378556200041
至大约
Figure BSA00000378556200042
将栅电极的厚度维持在大约
Figure BSA00000378556200043
或更大可以有助于确保栅电极能够防止压降和电阻增大。将栅电极的厚度维持在大约
Figure BSA00000378556200044
或更小可以有助于确保由栅电极引起的热流不会在结晶工艺期间形成不稳定的结晶区域。下面将对其进行详细描述。
栅极绝缘层140可以形成在开关栅电极124a和驱动栅电极124b上。栅极绝缘层140可以由例如氮化硅(SiNx)或氧化硅(SiO2)制成。
栅极绝缘层140的厚度可以为大约
Figure BSA00000378556200051
至大约
Figure BSA00000378556200052
将栅极绝缘层140的厚度维持在大约
Figure BSA00000378556200053
或更大可以有助于确保由栅电极引起的热流不会在结晶工艺期间形成不稳定的结晶区域。将栅极绝缘层140的厚度维持在大约
Figure BSA00000378556200054
或更小可以有助于确保电容器的电容不降低。下面将详细描述电容器。
接下来，开关半导体层154a和驱动半导体层154b可以形成在栅极绝缘层140上。
开关半导体层154a和驱动半导体层154b可以分别是小岛的形式。开关半导体层154a可以与开关栅电极124a叠置，驱动半导体层154b可以与驱动栅电极124b叠置。半导体层154a和154b可以分别由通过例如顺序横向固化(SLS)结晶为多晶硅(多晶Si)层的非晶硅(a-Si)层构成。
相应的多晶Si半导体层154a和154b中的初级晶粒边界之间的距离可以小于大约3μm。将初级晶粒边界之间的距离保持在小于大约3μm可以有助于确保足够的结晶度。在一个实施方案中，多晶Si层中的初级晶粒边界之间的距离可以大于大约2.75μm。由于当a-Si层通过SLS结晶时所形成的足够的重叠区域，所以将初级晶粒边界之间的距离保持在大于大约2.75μm可以有助于确保足够的结晶度。
蚀刻停止件155a和155b可以分别形成在开关半导体层154a和驱动半导体层154b上。蚀刻停止件155a和155b可以由例如氮化硅或氧化硅制成，并可以防止开关半导体层154a和驱动半导体层154b在SLS期间被损坏。
数据线171、开关漏电极175a和功率供给线172可以形成在蚀刻停止件155a、开关半导体层154a和栅极绝缘层140上，数据线171、功率供给线172和驱动漏电极175b可以形成在蚀刻停止件155b、驱动半导体层154b和栅极绝缘层140上。
数据线171可以传送数据信号，并通常沿纵向方向布置。每条数据线171可以包括朝向开关栅电极124a延伸的开关源电极173a以及具有大的区域从而与其它层或外部驱动电路接触的端部179。
开关漏电极175a可以与数据线171隔离，并可以面对开关半导体层154a上方的开关源电极173a。
功率供给线172可以传送驱动电压，并可以通常沿纵向方向布置。每条功率供给线172可以包括朝向驱动半导体层154b延伸的驱动源电极173b和与驱动栅电极124b叠置的维持电极174。驱动栅电极124b可以用作电容器底部电极，维持电极174可以用作电容器顶部电极。即，驱动栅电极124b、维持电极174以及栅极绝缘层140的位于维持电极174和驱动栅电极124b之间的一部分可以形成电容器(Cst)。
驱动漏电极175b可以与数据线171、开关漏电极175a和功率供给线172隔离，并可以面对驱动半导体层154b上方的驱动源电极173b。
数据线171、开关漏电极175a、功率供给线172和驱动漏电极175b可以分别具有包括例如Mo、W、MoW、AlNd、Ti、Cu、Cu合金、Al、Al合金、Ag和/或Ag合金的单层结构。在一个实施方案中，它们可以分别具有由低电阻材料(例如，Mo、Cu、Al和/或Ag)制成的2层结构，以减小布线电阻。可选地，它们可以分别具有由例如Mo、Cu、Al和/或Ag制成的3层或更多层的多层结构，以减小布线电阻。
欧姆接触层161、163a、163b、165a和165b可以分别形成在数据线171、开关漏电极175a、功率供给线172和驱动漏电极175b下方。欧姆接触层161、163a、163b、165a和165b可以由包括例如a-Si、微晶硅和/或多晶Si的材料形成，所述材料可以掺杂有高浓度的n型或p型杂质。欧姆接触层可以布置在半导体层154a和154b上以限定源极区和漏极区，并可以分别与源电极和漏电极电连接。
欧姆接触层161、163a、163b、165a和165b可以与数据线171、开关漏电极175a、功率供给线172和驱动漏电极175b具有基本上相同的形状，但是也可以仅形成在开关半导体154a和开关源电极173a之间、开关半导体154a和开关漏电极175a之间、驱动半导体154b和驱动源电极173b之间和/或驱动半导体154b和驱动漏电极175b之间。
钝化层180可以形成在数据线171、开关漏电极175a、功率供给线172和驱动漏电极175b上。用于分别暴露开关漏电极175a、驱动漏电极175b和数据线171的端部179的接触孔185a、185b和182可以形成在钝化层180上或者可以形成在钝化层180中。另外，用于分别暴露开关栅电极124a和驱动栅电极124b的接触孔183和184可以形成在钝化层180和栅极绝缘层140上或者可以形成在钝化层180和栅极绝缘层140中。
栅极线121、连接构件85和接触构件86可以形成在钝化层180上。
栅极线121可以传送栅极信号，可以沿横向方向延伸，并可以通常通过与数据线171和功率供给线172交叉来形成。栅极线121可以通过接触孔183与开关栅电极124a电连接，并可以具有区域较大的端部129，从而与其它层或外部驱动电路接触。
连接构件85可以通过接触孔184和185a与开关漏电极175a和驱动栅电极124b连接。接触构件86可以通过接触孔185b接触驱动漏电极175b。
栅极线121、连接构件85和接触构件86可以分别具有包括例如Mo、W、MoW、AlNd、Ti、Cu、Cu合金、Al、Al合金、Ag和/或Ag合金的单层结构。在一个实施方案中，栅极线121、连接构件85和接触构件86可以分别具有由低电阻材料(例如，Mo、Cu、Al和/或Ag)制成的2层结构，以减小布线电阻。可选地，栅极线121、连接构件85和接触构件86可以分别具有包括低电阻材料(例如，Mo、Cu、Al和/或Ag)的3层或更多层的多层结构，以减小布线电阻。
像素电极191、第一钝化构件195、第二钝化构件196和接触辅助构件82可以形成在栅极线121、连接构件85、接触构件86和钝化层180上。
像素电极191可以通过接触构件86与驱动漏电极175b电连接。接触构件86可以提高驱动漏电极175b和像素电极191之间的附着性能和接触性能。
第一钝化构件195可以覆盖栅极线121，第二钝化构件196可以覆盖连接构件85。当使像素电极191经历光刻时，第一钝化构件195和第二钝化构件196可以防止栅极线121和连接构件85由于与化学溶液(例如，蚀刻溶液)接触而被侵蚀。
接触辅助构件82可以通过接触孔182与数据线171的端部179接触。接触辅助构件82可以提供对数据线171的端部179和外部设备的附着性能，并可以保护数据线171和外部设备。
像素电极191、第一钝化构件195、第二钝化构件196和接触辅助构件82可以分别包括例如可单独使用或以其组合方式使用的氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锡(TO)和氧化锌。
有机绝缘层361可以形成在像素电极191、第一钝化构件195、第二钝化构件196、接触辅助构件82和钝化层180上。有机绝缘层361可以具有开口385，通过开口385暴露像素电极191的一部分。
有机层370可以形成在开口365中。有机层370可以具有多层结构，该多层结构包括发射层(未示出)，并且还包括用于提高发射层的发光效率的辅助层(未示出)。
发射层可以由例如聚合材料、低聚物材料或其混合物制成，聚合材料、低聚物材料或其混合物可以固有地发射三种原色(即，红色、绿色和蓝色)中的一种。
辅助层可以包括例如电子传输层(未示出)、空穴传输层(未示出)、电子注入层(未示出)和空穴注入层(未示出)中的至少一个。电子传输层和空穴传输层可以保持电子和空穴之间的平衡，电子注入层和空穴注入层可以改善电子和空穴的注入。
有机层370可以通过在每个像素中具有发射红色、绿色或蓝色的发射层而在每个像素中实现期望的颜色。另外，有机层370可以通过在每个像素中垂直地或水平地形成红色、绿色和蓝色发射层以形成白色发射层并在白色发射层上方或下方形成可实现红色、绿色和/或蓝色的滤色器来实现期望的颜色。
除了包括红色像素、绿色像素和蓝色像素的3颜色结构之外，可以以条纹或格子的形式布置包括红色像素、绿色像素、蓝色像素和白色像素的4颜色结构，以提高亮度。
共电极270可以形成在有机层370上。共电极270可以形成在基底的整个表面上，并可以由不透明导体(例如，可单独使用或以其组合方式使用的金(Au)、铂(Pt)、镍(Ni)、铜(Cu)、钨(W)和/或其合金)制成。
共电极270可以与像素电极191形成为一对，从而使电流流向有机层370。
在有机发光显示装置中，开关栅电极124a、开关源电极173a和开关漏电极175a可以组合，从而与开关半导体层154a形成开关薄膜晶体管(Qs)。开关薄膜晶体管(Qs)的沟道可以形成在开关源电极173a和开关漏电极175a之间的开关半导体层154a中。
另外，驱动栅电极124b、驱动源电极173b和驱动漏电极175b可以组合，从而与驱动半导体层154b形成驱动薄膜晶体管(Qd)。驱动薄膜晶体管(Qd)的沟道可以形成在驱动源电极173b和驱动漏电极175b之间的驱动半导体层154b中。
另外，像素电极191、有机层370和共电极270可以结合，以形成有机发光二极管(OLED)。在这种情况下，像素电极191可以变为阳极，共电极270可以变为阴极。可选地，像素电极191可以变为阴极，共电极270可以变为阳极。
如上所述，栅极线121和与栅极线121连接的开关栅电极124a可以布置在其它层上。即，栅电极可以位于半导体下方，栅极线121可以位于半导体上方。
如上所述，栅电极124a和124b可以具有小于大约
Figure BSA00000378556200091
的厚度，从而防止在结晶工艺中形成不稳定的结晶区域。如果同时形成栅电极和布线(例如，栅极线)，则布线(例如，栅极线)也可以具有小于大约的厚度。然而，电阻会因布线的厚度减小而增大，这会使得在结晶工艺中难以使用布线。因此，会期望使用与形成栅电极124a和124b的工艺单独的工艺来形成布线(例如，栅极线121)。
在下文中，如下详细描述在图1A和图1B中示出的制造有机发光显示装置的方法。
图2A至图6B示出根据实施例的制造显示装置的方法的阶段。在这种情况下，图2A、图3A、图4A、图5A和图6A示出平面图，图2B示出沿图2A的V-V线截取的剖视图，图3B示出沿图3A的VII-VII线截取的剖视图，图4B示出沿图4A的IX-IX线截取的剖视图，图5B示出沿图5A的XI-XI线截取的剖视图，图6B示出沿图6A的XIII-XIII线截取的剖视图。
参照图2A和图2B，可以在基底110上形成金属层(未示出)，并可以使金属层经过光刻，以形成开关栅电极124a和驱动栅电极124b。
接下来，参照图3A和图3B，可以在基底110、开关栅电极124a和驱动栅电极124b上顺序地堆叠栅极绝缘层140和a-Si层(未示出)。然后，可以将a-Si层结晶为多晶Si层。
根据本实施例，可以使用SLS执行结晶。
图7示出显示SLS工艺的示意图。
通常，SLS可以如下执行：在a-Si层的侧面照射激光束2次或更多次，从而将a-Si层结晶为晶体硅(多晶Si)层。由于无限地增大晶粒的尺寸，所以使用该结晶工艺制备的多晶Si晶粒的特征可在于沿一个方向为长的圆柱形状和在相邻的晶粒之间形成的晶粒边界。
在SLS中，当通过具有激光束穿过的区域和激光束不穿过的区域的掩模200在a-Si层上照射激光束时，如在(a)中所示，激光束穿过的区域中的a-Si会被熔化。
在这种情况下，掩模200可以具有长度L，以限定激光束穿过的区域，和/或可以在激光束穿过的区域之间具有距离S。
当激光束的照射完成并且冷却工艺开始时，结晶优选地在a-Si/熔融硅界面处开始。在这种情况下，由于产生的固化潜热，会发生温度从a-Si/熔融硅界面朝向熔融硅层逐渐下降的温度梯度。
因此，因为潜热从掩模界面流向熔融硅层的中央，所以多晶Si晶粒可以在熔融硅层的侧面上生长，直到熔融硅层完全凝结为止。
随后，掩模可以通过阶段移动来移动，以使a-Si薄膜层与已经结晶的多晶Si层的一部分叠置，从而暴露这些部分。可以在a-Si薄膜层和已经结晶的多晶Si层的一部分上照射激光束，如在(b)至(d)中所示，当a-Si和晶体硅被加热和冷却时，硅原子可以附着到已经形成的未被掩模覆盖的多晶Si晶粒。在这种情况下，晶粒可以沿长度增加。
即，多晶Si可以具有在相邻生长的晶粒之间形成的边界，即晶粒边界。在这种情况下，沿晶粒的生长方向(即，激光照射方向X)形成的晶粒边界称作“二次晶粒边界(b)”。
另外，因为多晶Si中的晶粒可以在熔融硅的边界中同时生长，所以晶粒的生长可以在熔融硅的中央完成，并且其它晶粒边界可以在沿相反方向生长的晶粒之间形成。在这种情况下，沿晶粒的生长方向(即，平行于激光照射方向X)形成的晶粒边界称作“初级晶粒边界(a)”。
在这种情况下，初级晶粒边界之间的距离可以由激光束正在穿过的区域的长度L和激光束已经穿过的区域的距离S来确定。这里，初级晶粒边界之间的距离可以由表达式(L+S)/2来限定。
初级晶粒边界之间的距离可以为大约2.75μm至大约3μm，如上所述。
另外，因为初级晶粒边界之间的距离可以定义为(L+S)/2，在下面的表1中列出激光束正在穿过的区域的长度L和激光束已经穿过的区域的距离S，从而满足初级晶粒边界之间的距离为大约2.75μm至大约3μm的要求。
表1
Figure BSA00000378556200101
如上所述，SLS可以如下来执行：在a-Si层的侧面上照射激光束2次或更多次，以将a-Si层结晶为晶体多硅(多晶Si)层。为了该多次激光照射的目的，通常可以将叠置区域调节为大约1.5μm的水平。
如在表1中所列，可以看出，叠置区域可以大于大约1.5μm，并且掩模中的激光束穿过区域的长度L也可以为大约4.5μm至大约5.0μm，使得初级晶粒边界之间的距离为大约2.75μm至大约3μm。另外，激光束已经穿过的掩模的区域之间的距离S可以为大约1.0μm至大约1.5μm。
接下来，多晶Si层可以经过光刻，以形成小岛形式的开关半导体层154a和驱动半导体层154b。然后，可以在开关半导体层154a和驱动半导体层154b上形成氮化硅层(未示出)，并可以使氮化硅层经过光刻，以形成蚀刻停止件155a和155b。
参照图4A和图4B，可以顺序地在栅极绝缘层140、开关半导体层154a、驱动半导体层154b以及蚀刻停止件155a和155b上堆叠可掺杂有杂质的a-Si层(未示出)和金属层(未示出)。金属层可以经过光刻，以形成包括开关源电极173a的数据线171、包括驱动源电极173b的功率供给线172、开关漏电极175a和驱动漏电极175b。
然后，可以使用数据线171、功率供给线172、开关漏电极175a和驱动漏电极175b作为掩模来蚀刻掺杂有杂质的a-Si层，以形成欧姆接触层161、163a、163b和165b，欧姆接触层161、163a、163b和165b与数据线171、功率供给线172、开关漏电极175a和驱动漏电极175b具有基本上相同的平面形状。在这种情况下，蚀刻停止件155a和155b可以防止在蚀刻工艺期间对开关半导体层154a和驱动半导体层154b造成损坏。
参照图5A和图5B，可以在数据线171、功率供给线172、开关漏电极175a、驱动漏电极175b和栅极绝缘层140上形成钝化层180。钝化层180和栅极绝缘层140可以经过光刻，以形成多个接触孔182、183、184、185a和185b。
参照图6A和图6B，可以在钝化层180上堆叠金属层(未示出)，可以使金属层经过光刻，以形成栅极线121、连接构件85和接触构件86。
再参照图1A和图1B，可以在栅极线121、连接构件85、接触构件86和钝化层180上堆叠ITO层(未示出)，并可以使ITO层经过光刻，以形成覆盖栅极线121的第一钝化构件195、覆盖连接构件85的第二钝化构件196、位于接触构件86上的像素电极191和位于数据线171的端部179上的接触辅助构件82。
因为第一钝化构件195和第二钝化构件196可以分别覆盖栅极线121和连接构件85，所依第一钝化构件195和第二钝化构件196可以防止栅极线121和连接构件85由于在光刻工艺中与化学溶液(例如，蚀刻溶液)接触而被侵蚀。然而，在一个实施方案中，这里可以不形成接触辅助构件82、第一钝化构件195和第二钝化构件196。
在一个实施方案中，可以在栅极线121、连接构件85、接触构件86和钝化层180上形成由有机材料制成的平坦化层。可以在平坦化层中形成暴露驱动漏电极的接触孔，接触构件86通过该接触孔与驱动漏电极电连接。可以在具有开口的平坦化层上形成像素电极材料，并可以将像素电极材料图案化，以形成像素电极。然而，与上面描述的工艺相比，可以执行另外的工艺，例如形成平坦化层的工艺和在平坦化层上形成接触孔的工艺。有机材料可以包括例如可单独使用或以其组合方式使用的聚酰亚胺、苯并环丁烯系列树脂、旋涂玻璃(SOG)和/或丙烯酸脂。
参照图1A和图1B，有机绝缘层361可以涂覆到第一钝化构件195、第二钝化构件196和像素电极191上，然后可以经过曝光和显影，以形成开口365。
然后，可以在开口365中形成包括空穴传输层(未示出)和发射层(未示出)的有机层370。可以在有机绝缘层361和有机层370上形成共电极270。
因此，可以制造根据实施例的显示装置。
图8A至图8D示出根据栅电极的厚度的结晶特性的图像。
如图8A和图8C所示，当激光束正在穿过的掩模的区域的长度L为大约5.5μm并且激光束穿过的掩模的区域之间的距离S为大约1.5μm时，初级晶粒边界之间的距离可以为大约3.5μm，栅极绝缘层的厚度可以为大约
Figure BSA00000378556200121
另外，图8A示出当栅电极的厚度为大约
Figure BSA00000378556200122
时的结晶特性，图8C示出当栅电极的厚度为大约
Figure BSA00000378556200131
时的结晶特性。
另外如图8B和图8D所示，当激光束正在穿过的掩模的区域的长度L为大约4.5μm并且激光束穿过的掩模的区域之间的距离S为大约1.5μm时，初级晶粒边界之间的距离可以为大约3.0μm，栅极绝缘层的厚度可以为大约
Figure BSA00000378556200132
另外，图8B示出当栅电极的厚度为大约
Figure BSA00000378556200133
时的结晶特性，图8D示出当栅电极的厚度为大约时的结晶特性。
另外在图8A至图8D中，“A”表示其上没有布置金属(即，栅电极)的区域A(在下文中称作无金属区域)，“B”表示其上布置有金属(即，栅电极)的区域(在下文中称作含金属区域)，并将区域A和区域B相互进行比较。
参照图8A至图8C，当栅电极的厚度为大约至大约
Figure BSA00000378556200136
时，可以在无金属区域A和含金属区域B中形成不具有不完全的晶体生长区域的多晶Si层。参照图8D，可以看到，当栅电极的厚度为大约
Figure BSA00000378556200137
时，无金属区域A不具有不完全的晶体生长区域，但是含金属区域B具有不完全的晶体生长区域R1。
因此，据实施例，栅电极的厚度可以为大约
Figure BSA00000378556200138
至大约
Figure BSA00000378556200139
图9A至图9C示出显示根据栅极绝缘层的厚度的结晶特性的图像。
如图9A至图9C所示，当激光束正在穿过的掩模的区域的长度L为大约4.5μm并且激光束穿过的掩模的区域之间的距离S为大约1.5μm时，初级晶粒边界之间的距离可以为大约3.0μm，栅极绝缘层的厚度可以为大约图9A示出当栅极绝缘层的厚度为大约
Figure BSA000003785562001311
时的结晶特性，图9B示出当栅极绝缘层的厚度为大约时的结晶特性，图9C示出当栅极绝缘层的厚度为大约
Figure BSA000003785562001313
时的结晶特性。
另外在图9A至图9C中，“A”表示其上没有布置金属(即，栅电极)的区域A(在下文中称作无金属区域)，“B”表示其上布置有金属(即，栅电极)的区域(在下文中称作含金属区域)，并将区域A和区域B相互进行比较。
参照图9A至图9B，可以看出，当栅极绝缘层的厚度为大约
Figure BSA000003785562001314
时，可以在无金属区域A和含金属区域B中形成不具有不完全的晶体生长区域的多晶Si层。但是，当栅极绝缘层的厚度为大约
Figure BSA000003785562001315
至大约
Figure BSA000003785562001316
时，无金属区域A可能不具有不完全的晶体生长区域，含金属区域B具有不完全的晶体生长区域R2和R3。
因此，根据实施例，栅极绝缘层的厚度可以大于大约
Figure BSA00000378556200141
图10A示出显示根据初级晶粒边界的结晶特性的曲线图。图10B示出显示根据初级晶粒边界的结晶特性的图像。
如图10A和图10B所示，将栅电极的厚度设为大约
Figure BSA00000378556200142
并将栅极绝缘层的厚度设为大约
Figure BSA00000378556200143
当将激光束正在穿过的掩模的区域的长度L设为大约5.5μm并将激光束穿过的掩模的区域之间的距离S设为大约1.5μm时，初级晶粒边界之间的距离为大约3.5μm。当将激光束正在穿过的掩模的区域的长度L设为大约4.5μm并将激光束穿过的掩模的区域之间的距离S设为大约1.5μm时，初级晶粒边界之间的距离为大约3.0μm。在图10A中，750mJ和800mJ表示激光束能量。
参照图10A，可以看出，当将初级晶粒边界之间的距离设为大约3.5μm时，结晶特性会差，结晶度小于大约200。还可以看出，当将初级晶粒边界之间的距离设为大约3.0μm时，结晶特性会非常好，结晶度大于大约400。
另外如在图10B中所示，可以看出，当将初级晶粒边界之间的距离设为大约3.0μm时，可以在无金属区域A和含金属区域B中形成不具有不完全的晶体生长区域的多晶Si层。
图11示出根据初级晶粒边界之间的距离的相对标准偏差(RSD)特性的比较曲线图。
在图11中，“D”是当将初级晶粒边界之间的距离设为大约3.25μm时的值，“E”是当将初级晶粒边界设为大约3μm时的值，“F”是当将初级晶粒边界之间的距离设为大约2.75μm时的值。
RSD值的测量可以通过测量在标准单元区域中存在的相同晶体管的I-V曲线来执行。在这种情况下，与恒定的Vgs对应的Ids值可以是通过将STDEV值除以平均值获得的值，短范围均匀性(SRU)值是通过在RSD值的测量中使用的相同玻璃的最近发光点的图像质量获得的值。因此，SRU值是通过在像素中使用亮度偏差获得的均匀性。
在这种情况下，当SRU值占多于大约85％时，认为显示装置具有优异的图像质量。如图11所示，可以看出，E和F的RSD值可以分别为大约7.04和大约6.59。
因此，根据实施例，初级晶粒边界之间的距离可以大于大约3.0μm。
根据实施例，可以提供不具有不稳定的晶体生长区域的多晶Si层。
另外根据实施例，可以防止底部栅极型薄膜晶体管的驱动性能和可靠性的劣化。
在此已经公开了示例性实施例，虽然采用了具体术语，但是这些术语仅是以一般的且描述性的意思来使用和解释，其目的并不在于限制。因此，本领域普通技术人员应当理解，在不脱离如权利要求书阐述的本发明的精神和范围的情况下，可在形式和细节方面做出各种改变。

Claims (16)

1.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
栅电极，位于所述基底上；
栅极绝缘层，位于所述栅电极上；
半导体层，位于所述栅极绝缘层上；
源/漏电极，与所述半导体层电连接，
其中，所述栅电极具有
Figure FSA00000378556100011
至
Figure FSA00000378556100012
的厚度，所述栅极绝缘层具有
Figure FSA00000378556100013
至
Figure FSA00000378556100014
的厚度。
2.如权利要求1所述的薄膜晶体管，其中：
所述半导体层具有初级晶粒边界，
所述初级晶粒边界之间的距离为2.75μm至3μm。
3.一种显示装置，所述显示装置包括：
基底，具有第一区域和第二区域；
栅电极，分别位于所述基底的所述第一区域和所述第二区域中的每个上；
栅极绝缘层，位于所述栅电极上；
半导体层，分别位于所述基底的所述第一区域和所述第二区域中的栅极绝缘层上；
源/漏电极，分别与位于所述基底的所述第一区域和所述第二区域上的半导体层电连接，
其中，所述栅电极具有至
Figure FSA00000378556100016
的厚度，所述栅极绝缘层具有
Figure FSA00000378556100017
至
Figure FSA00000378556100018
的厚度。
4.如权利要求3所述的显示装置，其中，每个半导体层具有初级晶粒边界，
相应的半导体层的初级晶粒边界之间的距离为2.75μm至3μm。
5.如权利要求3所述的显示装置，所述显示装置还包括与至少一个栅电极电连接的栅极线，所述栅极线位于与所述至少一个栅电极对应的一个半导体层上。
6.如权利要求3所述的显示装置，所述显示装置还包括：
钝化层，位于所述基底上，在所述基底上包括所述源/漏电极；
栅极线，位于所述钝化层上，所述栅极线通过所述钝化层和所述第一区域上的栅极绝缘层中的接触孔与所述第一区域的栅电极电连接。
7.如权利要求3所述的显示装置，所述显示装置还包括：
钝化层，位于所述基底上，所述基底包括所述源/漏电极；
连接构件，位于所述钝化层上，所述连接构件通过所述钝化层和所述栅极绝缘层中的接触孔与所述第二区域上的栅电极电连接。
8.如权利要求7所述的显示装置，其中，所述连接构件通过所述钝化层中的接触孔与所述第一区域上的漏电极电连接。
9.如权利要求7所述的显示装置，所述显示装置还包括位于所述钝化层上的接触构件，接触构件通过所述钝化层中的接触孔与所述第二区域上的漏电极电连接。
10.如权利要求9所述的显示装置，所述显示装置还包括位于所述钝化层上的像素电极，所述像素电极与所述接触构件电连接。
11.一种制造显示装置的方法，所述方法包括：
提供包括第一区域和第二区域的基底；
分别在所述基底的所述第一区域和所述第二区域上形成栅电极；
在所述栅电极上形成栅极绝缘层；
分别在所述基底的所述第一区域和所述第二区域上的栅极绝缘层上形成半导体层；
分别在所述基底的所述第一区域和所述第二区域上的半导体层的特定区域上形成源/漏区域；
分别在所述基底的所述第一区域和所述第二区域中形成源/漏电极，所述源/漏电极与所述半导体层电连接，
其中，所述栅电极具有
Figure FSA00000378556100021
至
Figure FSA00000378556100022
的厚度，所述栅极绝缘层具有
Figure FSA00000378556100023
至
Figure FSA00000378556100024
的厚度。
12.如权利要求11所述的方法，其中，每个半导体层具有初级晶粒边界，
相应的半导体层的初级晶粒边界之间的距离为2.75μm至3μm。
13.如权利要求11所述的方法，其中，形成半导体层的步骤包括通过顺序横向固化的结晶。
14.如权利要求11所述的方法，其中，使用掩模执行所述顺序横向固化，所述掩模具有激光束穿过的区域。
15.如权利要求14所述的方法，其中：
所述激光束穿过的区域具有4.5μm至5.0μm的长度，
所述激光束穿过的区域之间的距离为1.0μm至1.5μm。
16.如权利要求11所述的方法，其中，形成半导体层的步骤包括：
在所述栅极绝缘层上形成非晶硅层，
对所述非晶硅层执行顺序横向固化工艺。
CN201010579567.0A 2009-12-04 2010-12-03 薄膜晶体管、显示装置和制造该显示装置的方法 Active CN102110719B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090119984A KR101094285B1 (ko) 2009-12-04 2009-12-04 박막트랜지스터 및 이를 포함하는 표시장치
KR10-2009-0119984 2009-12-04

Publications (2)

Publication Number Publication Date
CN102110719A true CN102110719A (zh) 2011-06-29
CN102110719B CN102110719B (zh) 2016-03-02

Family

ID=44081157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010579567.0A Active CN102110719B (zh) 2009-12-04 2010-12-03 薄膜晶体管、显示装置和制造该显示装置的方法

Country Status (4)

Country Link
US (1) US8785910B2 (zh)
KR (1) KR101094285B1 (zh)
CN (1) CN102110719B (zh)
TW (1) TWI543377B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646633A (zh) * 2011-11-28 2012-08-22 友达光电股份有限公司 阵列基板及其制作方法
CN105324848A (zh) * 2013-06-11 2016-02-10 庆熙大学校产学协力团 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法
CN107579076A (zh) * 2016-07-04 2018-01-12 三星显示有限公司 有机发光显示装置及其制造方法
CN109166801A (zh) * 2018-07-27 2019-01-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、阵列基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111803B2 (en) * 2011-10-03 2015-08-18 Joled Inc. Thin-film device, thin-film device array, and method of manufacturing thin-film device
CN103107135B (zh) * 2013-02-19 2016-01-06 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN103715265B (zh) * 2013-12-23 2016-06-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
KR20170024203A (ko) * 2015-08-24 2017-03-07 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004219A1 (en) * 2002-07-08 2004-01-08 Samsung Sdi, Co., Ltd. Polycrystalline silicon thin film used in a thin film transistor and a device using the same
US20060131585A1 (en) * 2004-12-20 2006-06-22 Samsung Electronics Co. Ltd. Thin film transistor array panel
CN101034669A (zh) * 2006-03-10 2007-09-12 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
US20080044982A1 (en) * 2006-04-24 2008-02-21 Chun-Gi You Thin film transistor array panel for a display device and a method of manufacturing the same
US20090224253A1 (en) * 2006-03-17 2009-09-10 Tomoya Kato Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217423A (ja) 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
KR100542984B1 (ko) * 2003-02-26 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터
KR100965176B1 (ko) 2003-04-07 2010-06-24 삼성전자주식회사 디지털 엑스레이 디텍터용 어레이 패널 및 이의 제조 방법
TW200503061A (en) * 2003-06-30 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
KR100659761B1 (ko) 2004-10-12 2006-12-19 삼성에스디아이 주식회사 반도체소자 및 그 제조방법
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20060084490A (ko) 2005-01-19 2006-07-24 삼성전자주식회사 결정화용 마스크 및 그를 이용한 박막 트랜지스터 표시판
JP2006237270A (ja) * 2005-02-24 2006-09-07 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
US8999836B2 (en) * 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101219041B1 (ko) * 2005-07-07 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
JP4757577B2 (ja) * 2005-09-14 2011-08-24 日本電気株式会社 光源装置、表示装置、端末装置、光源ユニット及び光源装置の駆動方法
KR20070095043A (ko) 2006-03-20 2007-09-28 삼성전자주식회사 표시 장치의 제조 방법
US7781768B2 (en) * 2006-06-29 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device having the same
KR20080002414A (ko) 2006-06-30 2008-01-04 단국대학교 산학협력단 게이트 절연막과 유기 반도체층 간에 계면안정화층을형성시킨 유기 박막 트랜지스터 및 그의 제조 방법
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
KR101427581B1 (ko) 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101287968B1 (ko) * 2008-11-25 2013-07-19 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조 방법
KR101106562B1 (ko) * 2009-07-24 2012-01-20 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004219A1 (en) * 2002-07-08 2004-01-08 Samsung Sdi, Co., Ltd. Polycrystalline silicon thin film used in a thin film transistor and a device using the same
US20060131585A1 (en) * 2004-12-20 2006-06-22 Samsung Electronics Co. Ltd. Thin film transistor array panel
CN101034669A (zh) * 2006-03-10 2007-09-12 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
US20090224253A1 (en) * 2006-03-17 2009-09-10 Tomoya Kato Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device
US20080044982A1 (en) * 2006-04-24 2008-02-21 Chun-Gi You Thin film transistor array panel for a display device and a method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646633A (zh) * 2011-11-28 2012-08-22 友达光电股份有限公司 阵列基板及其制作方法
CN102646633B (zh) * 2011-11-28 2014-02-19 友达光电股份有限公司 阵列基板及其制作方法
CN105324848A (zh) * 2013-06-11 2016-02-10 庆熙大学校产学协力团 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法
CN107579076A (zh) * 2016-07-04 2018-01-12 三星显示有限公司 有机发光显示装置及其制造方法
CN107579076B (zh) * 2016-07-04 2023-04-25 三星显示有限公司 有机发光显示装置及其制造方法
CN109166801A (zh) * 2018-07-27 2019-01-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、阵列基板

Also Published As

Publication number Publication date
TWI543377B (zh) 2016-07-21
KR101094285B1 (ko) 2011-12-19
KR20110063050A (ko) 2011-06-10
US20110133195A1 (en) 2011-06-09
US8785910B2 (en) 2014-07-22
TW201133864A (en) 2011-10-01
CN102110719B (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
CN102110719B (zh) 薄膜晶体管、显示装置和制造该显示装置的方法
KR101427581B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN101043047B (zh) 显示装置及其制造方法
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
US20200365834A1 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
KR101383712B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10490619B2 (en) Manufacturing method of organic light emitting diode display device with first and second driving voltage lines
US8980663B2 (en) Organic light emitting diode display device and method of fabricating the same
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
US8487395B2 (en) Thin-film transistor array device, el display panel, el display device, thin-film transistor array device manufacturing method, el display panel manufacturing method
US8426870B2 (en) Thin-film transistor array device, el display panel, el display device, thin-film transistor array device manufacturing method, el display panel manufacturing method
CN100474085C (zh) 薄膜晶体管阵列面板
CN109585456A (zh) 有源矩阵基板、液晶显示装置、有机el显示装置
US20090261712A1 (en) Organic light emitting diode display and method for manufacturing the same
EP3840052A1 (en) Display device and manufacturing method of same
TWI383344B (zh) 顯示單元及其製造方法
US20140021496A1 (en) Thin film transistor array and el display employing thereof
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
US20220115479A1 (en) Display device
US20190363194A1 (en) Tft substrate and display device including the same
EP1944804B1 (en) Organic light emitting device and manufacturing method thereof
CN109216411B (zh) 有机发光二极管面板及其制造方法
TW201906151A (zh) 有機發光二極體面板及其製造方法
CN103839887A (zh) 制造薄膜晶体管阵列板的方法
KR20080054739A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121109

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121109

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Mobile Display Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant