CN102109570A - 多偏置下场效应晶体管栅源电容的测量方法 - Google Patents

多偏置下场效应晶体管栅源电容的测量方法 Download PDF

Info

Publication number
CN102109570A
CN102109570A CN 200910312391 CN200910312391A CN102109570A CN 102109570 A CN102109570 A CN 102109570A CN 200910312391 CN200910312391 CN 200910312391 CN 200910312391 A CN200910312391 A CN 200910312391A CN 102109570 A CN102109570 A CN 102109570A
Authority
CN
China
Prior art keywords
effect transistor
field effect
port
source
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910312391
Other languages
English (en)
Other versions
CN102109570B (zh
Inventor
蒲颜
王亮
袁婷婷
欧阳思华
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN200910312391.XA priority Critical patent/CN102109570B/zh
Publication of CN102109570A publication Critical patent/CN102109570A/zh
Application granted granted Critical
Publication of CN102109570B publication Critical patent/CN102109570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种多偏置下场效应晶体管栅源电容的测量方法,属于集成电路测量技术领域。所述测量方法是采用LCR表和一个电源进行测量,在场效应晶体管(FET)半导体器件的栅端口和漏端口加电压对器件的Cgs进行测量,采用LCR表内置电源提供Vgs端口电压的自动扫描,采用一个外接电源提供Vdg端口的电压,手动调节电压对Vdg端口进行扫描,最后通过公式Vds=Vdg+Vgs来计算相对电压,获得多偏置点下栅源电容Cgs(Vgs,Vds)数值曲线。本发明易于实现,精度高,其测量方法能够描述界面态和表面态等界面特性,还能获得器件的基本物理参数;是FET半导体器件建模中必不可少的环节,进而描述器件的交流特性,完成非线性特性的仿真。

Description

多偏置下场效应晶体管栅源电容的测量方法
技术领域
本发明涉及集成电路测量技术领域,特别涉及一种多偏置下场效应晶体管栅源电容的测量方法。
背景技术
电容电压(CV)测试广泛应用于半导体制造过程中,其应用主要包括:开发并集成半导体新工艺;研究开发新材料与器件结构,如介质厚度、金半接触界面情况;金属化后的工艺质量;器件可靠性;失效分析等。多偏置点下的测试,比传统意义上的二端口电容电压测试可以更全面的分析器件性能,表征器件特性。
对于GaN HEMT器件,可以利用电容电压特性对工艺过程中的特性进行监测。最重要的是可以在工艺过程中分析界面特性,工艺步骤中会不可避免地引入一些杂质和缺陷,将在钝化层和栅槽的界面及其他界面处引入不同类型电荷和陷阱的沾污,也就是说可能包含有界面陷阱电荷、固定电荷、介质层陷阱电荷和可动离子电荷。
此外,电容-电压特性还可以分析器件的性能,例如得到器件的开启电压、亚阈值特性、器件漏电等信息,结合器件的其他测量手段还可以进一步了解器件的特性,所以电容电压特性的测量是分析GaN HEMT器件的重要手段之一。
多偏置点下的电容电压特性测量是GaN HEMT器件建模中必不可少的一个步骤,因为器件的电容电压特性反映了器件的交流特性,也就是能够反映出器件的高频特性。电容电压特性表征的是器件中的电荷随着偏压的变化关系,描述载流子随着叠加在上面的交流信号的频率进行变化的趋势,只有得到了正确的电容电压曲线,才能够仿真出器件在高频下的非线性特性。
发明内容
为了监测场效应晶体管FET器件的工艺过程和分析器件特性,同时为FET器件的建模提供必要的电容电压特性,本发明提供了一种多偏置下场效应晶体管栅源电容的测量方法。
所述技术方案如下:
本发明的多偏置下场效应晶体管栅源电容的测量方法包括下列步骤:
步骤A:在被测场效应晶体管的栅端口与源端口之间加栅源电压Vgs;在所述被测场效应晶体管漏端口与地之间加电压Vdg;测量所述被测场效应晶体管的栅源电容值Cgs;
步骤B:将所述被测场效应晶体管的栅端口与源端口之间的栅源电压Vgs与所述被测场效应晶体管漏端口与地之间的电压Vdg相加,得到所述被测场效应晶体管漏端口与源端口之间的相对电压Vds;
步骤C:绘制被测场效应晶体管栅源电容值Cgs相对于栅源电压Vgs和漏源电压Vds的变化规律曲线Cgs(Vgs,Vds)。
本发明的多偏置下场效应晶体管栅源电容的测量方法,在所述步骤A中,采用LCR表为被测场效应晶体管的栅端口与源端口提供栅源电压Vgs和测量所述被测场效应晶体管的栅源电容值Cgs;采用外加电源为被测场效应晶体管的漏端口与地之间提供电压。
本发明的多偏置下场效应晶体管栅源电容的测量方法,所述步骤A中在被测场效应晶体管栅端口与源端口之间加栅源电压Vgs的步骤具体为:将所述LCR表的High端口接被测场效应晶体管源端口,将所述LCR表的Low端口接被测场效应晶体管的栅端口,采用正电压加载到被测场效应晶体管源端口。4、根据权利要求2所述的多偏置下场效应晶体管栅源电容的测量方法,其特征在于,所述步骤A中在所述被测场效应晶体管漏端口与地之间加电压Vdg的步骤具体为:当加在被测场效应晶体管的栅端口与源端口之间的栅源电压Vgs为负时,用所述外加电源的正端接被测场效应晶体管的漏端口,所述外加电源的负端接地,所述外加电源为被测场效应晶体管的漏端口提供正电压;当加在被测场效应晶体管的栅端口与源端口之间的栅源电压Vgs为正时,用所述外加的电源的负端接被测场效应晶体管的漏端口,所述外加电源的正端接地,所述外加电源为被测场效应晶体管的漏端口提供负电压。
本发明的多偏置下场效应晶体管栅源电容的测量方法,所述步骤B中,利用所述LCR表的内置电源提供被测场效应晶体管栅源电压Vgs的自动扫描;利用所述外加的电源提供被测场效应晶体管漏端电压Vdg的手动扫描。
本发明提供的技术方案的有益效果是:利用本发明的多偏置下场效应晶体管栅源电容的测量方法获得的Cgs(Vgs,Vds)测量数据,可以对器件制作过程中的主要工艺步骤进行监测,并对改善工艺有很大作用。同时,还可以根据获得的Cgs测量数据进行器件性能的分析,例如:通过对比器件的直流特性,分析器件的开启电压、亚阈值及栅漏电等特性,更重要的是是可以分析器件的界面态和表面态特性,帮助分析具体的物理机制和过程。另外,本发明测量获得的Cgs数据,给FET器件的建模提供了必要的数据参考,进而可以对器件的非线性特性进行仿真,对FET的工艺改善和物理特性研究及器件模型的建立都起到很大的作用。
附图说明
图1是本发明实施例提供的多偏置下场效应晶体管栅源电容的测量方法中当Vdg为正值时的测量原理框图;
图2是本发明实施例提供的多偏置下场效应晶体管栅源电容的测量方法中当Vdg为负值时的测量原理框图;;
图3是利用本发明提供的多偏置下场效应晶体管栅源电容的测量方法测量Vgs从-5V~1V,Vds从0V到27V取不连续点得到的Cgs(Vgs,Vds)特性曲线图;
图4是利用本发明提供的多偏置下场效应晶体管栅源电容的测量方法测量Vgs从-3.5V~-1V,Vds从0V到27V取不连续点得到的Cgs(Vgs,Vds)特性曲线图;
图5是利用本发明提供的多偏置下场效应晶体管栅源电容的测量方法测量Vgs从-5V~0V,Vds从0V到27V取不连续的点得到的Cgs(Vgs,Vds)特性曲线图;
图6是利用本发明提供的多偏置下场效应晶体管栅源电容的测量方法测量Vgs从-5V~0V,Vds从0V到27V取不连续的点得到的Cgs(Vgs,Vds)特性曲线图;
图7是利用本发明提供的多偏置下场效应晶体管栅源电容的测量方法进行测量时得到的Cgs数据随着Vgs和Vdg变化的关系示意图;
图8是根据图7测量得到的Cgs数据,经过相对电压的计算,得到的Cgs数据随着Vgs和Vds的变化关系示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明的测量采用LCR表1和一个外加电源2完成。LCR表具有High端口5和Low端口4。
测量时,首先将LCR表1的High端口5接被测场效应晶体管3的源端口7,采用正电压加载到源端口7,LCR表1的Low端口4接FET的栅端口6,这样就在场效应晶体管3的栅极6和源极7之间加载了电压Vgs。
当加在被测场效应晶体管3的栅端口6与源端口7之间加电压Vgs为负时,用所述外加电源2的正端接被测场效应晶体管3的漏端口,所述外加电源2的负端接地,所述外加电源2为被测场效应晶体管的漏端口8提供正电压。如果要测量Vgs为正时的部分Cgs数据,需要Vdg取负值来求得Vds的相应数据,所以此时需要给Vdg端口提供负压。用外加电源2的负端口接被测场效应晶体管3的漏端口8,正端口接地,即给被测场效应晶体管3的漏端口8提供负电压。这个测量是为了补全后面处理相对电压时Vgs为正时的部分数据。
Vdg是被测场效应晶体管3漏端8相对于地的电压,不是相对于S端的电压,如果要获得Vds,需要计算相对电压。
利用LCR表1读取被测场效应晶体管3的栅源电容值Cgs。
将LCR表1的内置电源提供Vgs端口电压的自动进行扫描,而外加的电源提供Vd进行手动扫描,这样就可以重复上一步骤,并多次读取被测场效应晶体管3的栅源电容值Cgs,从而获得了大部分多偏置点下的Cgs(Vgs,Vdg)数值曲线。
由于测量的数值是被测场效应晶体管3的栅源电容Cgs相对于Vgs和Vdg的数据Cgs(Vgs,Vdg),所以需要通过公式Vds=Vdg+Vgs计算出相对电压,把测量数据转换为被测场效应晶体管3的栅源电容Cgs相对于Vgs和Vds的变化规律Cgs(Vgs,Vds),绘制相应曲线图。
图1为采用本发明多偏置下场效应晶体管栅源电容的测量方法在Vdg为正电压时的测试原理框图。在本实施例中采用LCR表HP4284A进行电容的测量,而外加电源2选用HP6624A。HP4284A共有五个主要端口:Ground、Lp、Hp、Lc、Hc,Guard是Lp、Hp、Lc、Hc四个端口的外壳,内部有一个电压表,一个电流表,一个内置电源,还有一个振荡器OSC等。可以看出Lc和Lp相连引出Low端口4,Hc和Hp相连引出High端口5,High端口5连接被测场效应晶体管3管芯的Source端口7(S端),Low端口4连接被测场效应晶体管3管芯的Gate端口6(G端),通过外接电源HP6624A的正端口给被测场效应晶体管3管芯的Drain端口8(D端)提供正电压,电源负端口接地,HP4284A的Hp、Hc、Lp、Lc四个端口的外壳为Guard端口,均连接在一起,但是不接地。图1可以获得Vgs为负值、Vdg为正值时对应Vds的大部分数据,也就是需要电源的正端接D端口,加载正电压,S端口进行电压扫描,获得大部分的Cgs(Vgs,Vdg)测量数据
图2为采用本发明的多偏置下场效应晶体管栅源电容的测量方法在Vdg为负电压时的测试原理框图。在Vgs为正值时,需要Vdg取一部分负值来获得部分Vds的相对电压值,所以需要给D端口8加载负压,也就是电源的负端接D端口8,电源正端口接地,提供负电压,S端口7进行电压扫描,这是补充相对于图1的测试原理框图没有测量到的Cgs(Vgs,Vdg)部分测量数据
图3为采用本发明的测量方法在被测场效应晶体管3的偏置电压Vgs从-5V扫描到1V,Vds从0V到27V取不连续的点的情况下,测量得到的一组Cgs vs Vgs的Cgs(Vgs,Vds曲线。由图3可以看出,Cgs随着Vgs的增加而增加,随着Vds的增加而较小。
图4为采用本发明的测量方法,在被测场效应晶体管3的偏置电压Vgs从-3.5V扫描到-1V,Vds从0V到27V取不连续的点的情况下,测量得到的一组Cgs vs Vgs的Cgs(Vgs,Vds)曲线,由图4可以看出在-3V~-2.5V之间曲线开始突然上升,从理论上来说,曲线中Cgs的上升点对应着器件的开启电压,可以看出在该器件的开启电压在-2.5V左右。
图5为采用本发明的测量方法,在被测场效应晶体管3的偏置电压Vgs从-5V扫描到0V,Vds从0V到27V取不连续的点的情况下得到的Cgs vs Vgs的Cgs(Vgs,Vds)曲线,看出曲线中Cgs随着Vds小于25V时随着Vgs的增加而增加,但是在Vds为25V和27V的情况下,Cgs随着Vgs的增加而减小,说明器件的电流对电容的测量产生了影响,但是在器件性能比较好的情况下,沟道电流是影响不到Cgs的测量的,所以只可能是栅端的泄漏电流对Cgs的测量产生了很大影响,这说明了器件的栅漏电很大,可能是栅槽刻蚀出现了问题。因此,可以看出Cgs的变化趋势具有监测工艺流程和分析器件性能的作用。
图6为采用本发明的测量方法,在被测场效应晶体管3的偏置电压Vgs从-5V扫描到1V,Vds从0V到27V取不连续的点的情况下得到的Cgs vs Vds的Cgs(Vgs,Vds)曲线图。可以从另一个角度反映场效应晶体管栅源电容Cgs随着Vgs和Vds的变化规律。
图7为采用本发明的测量方法,在测量时得到被测场效应晶体管3的栅源电容和多偏置电压对应形式Cgs(Vgs,Vdg)的数据列表。
图8为采用本发明的测量方法,经过Vds=Vdg+Vgs的电压转化关系得到被测场效应晶体管3的栅源电容和多偏置电压对应形式Cgs(Vgs,Vds)数据。
从图7中可以看出,测量中被测场效应晶体管3漏端8的电压是Vdg,不是Vds,但是为了测量栅源电容Cgs在Vgs为正的时候对应的Vds的部分数据点(例如Vgs=1V时,Vds=0V,这时候就需要给Vdg=Vds-Vgs=-1V的电压,即需要把漏端口8的正电压换成负电压),需要改变外接电源的正负端口(对应图2的测试框图),这样才能得到Vgs为正时的对应栅源电容Cgs数值,图7中用粗的椭圆框标示的部分为外加电源2的负端口接FET的D端口、外加电源2正端口接地时需要测量的数据部分,其余没有框住的部分是外加电源2的正端口接FET的漏端口8、外加电源2负端口接地时需要测量的数据部,这样在通过电压转换后得到的被测场效应晶体管3栅源电容Cgs与Vgs和Vds的曲线才完整,如果只需要Vgs小于等于0时的Cgs数据,就无需测量椭圆框中对应电压的数据。图7和图8中所标示的符号对应的数据说明了电压转换的过程,图7中标出的不同符号所对应的测量数据转换到图8中相应标出的符号位置,就完成了被测场效应晶体管3栅源电容Cgs数据的相对电压转换,得到了正确的被测场效应晶体管3的栅源电容Cgs(Vgs,Vds)曲线。
在图7和图8中,O给出的是Vgs=-5V~2V,Vds=0V时的对应数据;P给出的是Vgs=-5V~2V,Vds=1V时的对应数据;X给出的是Vgs=-5V~2V,Vds=2V时的对应数据;m给出的是Vgs=-5V~2V,Vds=10V时的对应数据,这些只是举例说明问题,图中其他的对应数据没有标出,可以根据此规律进行转换。
传统的电容电压曲线的测试都是在器件的两个端口施加电压,测量所施加电压的端口的电容随着电压的变化关系,分析场效应晶体管FET器件的界面特性,尤其是用于分析半导体器件材料接触界面的表面态和界面态等信息。
化合物半导体的界面特性相对于传统半导体更加复杂,又由于GaN材料的独特物理特性,电容电压CV特性的表征显得更加重要。针对GaN HEMT器件,二端口的容电压CV测试也可以用于器件的物理特性的分析,用于评价材料的生长质量,监测工艺流程的准确性,分析器件的物理特性参数等。但是由于器件一般都是在栅端口和漏端口均施加电压的情况下工作,而且两个端口同时施加电压可以更加全面的反应出HEMT器件的物理过程和电气性能,因此多偏置下的电容电压CV测量可以更全面的描述HEMT器件特征。
本发明一种多偏置下场效应晶体管栅源电容的测量方法,测量得到了被测场效应晶体管栅源电容Cgs(Vgs,Vds)曲线,通过对曲线的分析,可以获得HEMT器件的相关物理特性,如开启电压、抗耐压能力、栅漏电等,对物理结构的研究也起到很大作用,可以分析器件每一层的生长性能和整体的器件特性,同时给HEMT器件的建模提供了所需要的电容-电压CV数据,使得在器件建模的过程中能够进行非线性特性的仿真。实践证明栅源电容Cgs曲线的获得对HEMT器件相关工作的研究提供了很大的指导作用,所以多偏置点下栅源电容Cgs(Vgs,Vgd)的测量是很有意义的。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种多偏置下场效应晶体管栅源电容的测量方法,其特征在于,所述方法包括下列步骤:
步骤A:在被测场效应晶体管的栅端口与源端口之间加栅源电压Vgs;在所述被测场效应晶体管漏端口与地之间加电压Vdg;测量所述被测场效应晶体管的栅源电容值Cgs;
步骤B:将所述被测场效应晶体管的栅端口与源端口之间的栅源电压Vgs与所述被测场效应晶体管漏端口与地之间的电压Vdg相加,得到所述被测场效应晶体管漏端口与源端口之间的相对电压Vds;
步骤C:绘制被测场效应晶体管栅源电容值Cgs相对于栅源电压Vgs和漏源电压Vds的变化规律曲线Cgs(Vgs,Vds)。
2.根据权利要求1所述的多偏置下场效应晶体管栅源电容的测量方法,其特征在于,在所述步骤A中,采用LCR表为被测场效应晶体管的栅端口与源端口提供栅源电压Vgs和测量所述被测场效应晶体管的栅源电容值Cgs;采用外加电源为被测场效应晶体管的漏端口与地之间提供电压。
3.根据权利要求2所述的多偏置下场效应晶体管栅源电容的测量方法,其特征在于,所述步骤A中在被测场效应晶体管栅端口与源端口之间加栅源电压Vgs的步骤具体为:将所述LCR表的High端口接被测场效应晶体管源端口,将所述LCR表的Low端口接被测场效应晶体管的栅端口,采用正电压加载到被测场效应晶体管源端口。4、根据权利要求2所述的多偏置下场效应晶体管栅源电容的测量方法,其特征在于,所述步骤A中在所述被测场效应晶体管漏端口与地之间加电压Vdg的步骤具体为:当加在被测场效应晶体管的栅端口与源端口之间的栅源电压Vgs为负时,用所述外加电源的正端接被测场效应晶体管的漏端口,所述外加电源的负端接地,所述外加电源为被测场效应晶体管的漏端口提供正电压;当加在被测场效应晶体管的栅端口与源端口之间的栅源电压Vgs为正时,用所述外加的电源的负端接被测场效应晶体管的漏端口,所述外加电源的正端接地,所述外加电源为被测场效应晶体管的漏端口提供负电压。
4.根据权利要求2所述的多偏置下场效应晶体管栅源电容的测量方法,其特征在于,所述步骤B中,利用所述LCR表的内置电源提供被测场效应晶体管栅源电压Vgs的自动扫描;利用所述外加的电源提供被测场效应晶体管漏端电压Vdg的手动扫描。
CN200910312391.XA 2009-12-28 2009-12-28 多偏置下场效应晶体管栅源电容的测量方法 Active CN102109570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910312391.XA CN102109570B (zh) 2009-12-28 2009-12-28 多偏置下场效应晶体管栅源电容的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910312391.XA CN102109570B (zh) 2009-12-28 2009-12-28 多偏置下场效应晶体管栅源电容的测量方法

Publications (2)

Publication Number Publication Date
CN102109570A true CN102109570A (zh) 2011-06-29
CN102109570B CN102109570B (zh) 2014-07-30

Family

ID=44173781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910312391.XA Active CN102109570B (zh) 2009-12-28 2009-12-28 多偏置下场效应晶体管栅源电容的测量方法

Country Status (1)

Country Link
CN (1) CN102109570B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866303A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 纳米器件沟道超薄栅介质电容测试方法
CN104407229A (zh) * 2014-10-24 2015-03-11 中国人民解放军国防科学技术大学 一种双栅极场效应晶体管电容的测试方法
CN104714165A (zh) * 2015-03-30 2015-06-17 苏州华维纳纳米科技有限公司 界面陷阱能级分布的光电导分析方法
CN111344583A (zh) * 2017-10-16 2020-06-26 尼亚布科知识产权控股有限责任公司 电池单体监控系统
CN111737937A (zh) * 2020-07-16 2020-10-02 杰华特微电子(杭州)有限公司 半导体器件建模方法
WO2021077684A1 (zh) * 2020-04-02 2021-04-29 北京大学深圳研究生院 Mis-hemt器件的界面态分析方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4257823B2 (ja) * 2002-05-27 2009-04-22 パナソニック株式会社 半導体装置および容量測定方法
CN100356182C (zh) * 2005-08-31 2007-12-19 中国科学院上海微系统与信息技术研究所 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法
CN100428436C (zh) * 2006-11-23 2008-10-22 复旦大学 一种通过导纳值测量提取肖特基势垒高度的测试方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866303A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 纳米器件沟道超薄栅介质电容测试方法
CN104407229A (zh) * 2014-10-24 2015-03-11 中国人民解放军国防科学技术大学 一种双栅极场效应晶体管电容的测试方法
CN104714165A (zh) * 2015-03-30 2015-06-17 苏州华维纳纳米科技有限公司 界面陷阱能级分布的光电导分析方法
CN111344583A (zh) * 2017-10-16 2020-06-26 尼亚布科知识产权控股有限责任公司 电池单体监控系统
CN111344583B (zh) * 2017-10-16 2023-08-08 尼亚布科知识产权控股有限责任公司 电池单体监控系统
WO2021077684A1 (zh) * 2020-04-02 2021-04-29 北京大学深圳研究生院 Mis-hemt器件的界面态分析方法及装置
CN111737937A (zh) * 2020-07-16 2020-10-02 杰华特微电子(杭州)有限公司 半导体器件建模方法
CN111737937B (zh) * 2020-07-16 2023-06-23 杰华特微电子股份有限公司 半导体器件建模方法

Also Published As

Publication number Publication date
CN102109570B (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
CN102109570B (zh) 多偏置下场效应晶体管栅源电容的测量方法
CN106124829B (zh) 场效应晶体管寄生电阻和沟道参数的提取方法
CN102542077B (zh) AlGaN/GaN HEMT小信号模型的参数提取方法
CN101769964A (zh) 测试封装后的场效应管的导通电阻的方法、装置及系统
CN103792473B (zh) 一种栅极开启电压的测量方法
CN101136347A (zh) 一种mos管界面态的测试方法
CN111368454B (zh) 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法
CN101135716A (zh) 测量漏电流的方法与装置
CN110824321B (zh) 一种igbt动态参数测试平台的杂散电容获取方法
CN102435817B (zh) MOS晶体管的栅极电压-1/f噪声曲线测量方法
CN103105571A (zh) 一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法
CN102074489B (zh) 一种多偏置下场效应晶体管栅漏电容的测试方法
CN104316855A (zh) 一种hemt器件结温的测试方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
CN102592014B (zh) 一种有机薄膜晶体管电流-电压仿真模型的参数提取方法
CN102147828B (zh) 体引出结构soi场效应晶体管等效电学装置及建模方法
CN112630544B (zh) 一种高压SiC MOSFET漏源极间非线性电容测量及建模方法
CN100576217C (zh) 变容器电容-电压模型及其形成装置和方法、使用方法
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
CN104716065B (zh) 金属氧化物半导体场效应晶体管电容‑电压特性修正方法
CN102194691B (zh) 多栅结构mosfet模型的建模方法
CN114519275B (zh) AlGaN/GaN HEMT器件小信号模型提取方法
US20100153079A1 (en) Method of modeling capacitor mismatch
CN112213562A (zh) 测算功率半导体器件栅极内阻的方法
KR100707586B1 (ko) Mos 트랜지스터 소자의 게이트 산화막 정전용량 특성측정 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant