CN102082658A - 一种提高目的时钟频率稳定度的方法及装置 - Google Patents
一种提高目的时钟频率稳定度的方法及装置 Download PDFInfo
- Publication number
- CN102082658A CN102082658A CN2009102469198A CN200910246919A CN102082658A CN 102082658 A CN102082658 A CN 102082658A CN 2009102469198 A CN2009102469198 A CN 2009102469198A CN 200910246919 A CN200910246919 A CN 200910246919A CN 102082658 A CN102082658 A CN 102082658A
- Authority
- CN
- China
- Prior art keywords
- clock
- frequency
- fixed
- module
- divider ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种在保持状态下提高目的时钟频率稳定度的方法,包括:以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数;对经过分频的目的时钟和经过分频的频率固定的时钟执行鉴相操作,鉴相结果经滤波后控制可调时钟模块输出目的时钟。本发明还同时公开了一种在保持状态下提高目的时钟频率稳定度的装置,运用该方法和装置可使得目的时钟在保持状态下具有高频率稳定度,成本相对降低。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种在保持状态下提高目的时钟频率稳定度的方法及装置。
背景技术
目前,在对通信系统的时钟进行调节时,需保证目的时钟与源时钟同步,也就是在源时钟发生故障或丢失时,目的时钟不受影响,保持原有的输出精度。如要使得目的时钟与源时钟同步,通常采用图1所示的带保持控制模块的锁相环路来实现,如图1所示,该锁相环路包括:源分频模块、鉴相模块、滤波模块、保持控制模块、可调时钟模块和目的分频模块。可调时钟模块输出目的时钟,目的时钟反馈给目的分频模块,经目的分频模块分频后得到的时钟频率与源时钟通过源分频模块分频后得到的时钟频率在理论上相同;经过分频的源时钟和目的时钟均输入鉴相模块,由鉴相模块输出鉴相差,再通过滤波模块产生控制信号,控制信号通过保持控制模块调节可调时钟模块,最终输出与源时钟同步的目的时钟。
在图1所示的锁相环路运行过程中,保持控制模块通常处于直通状态,也就是说保持控制模块的输出信号与输入的控制信号相等,目的时钟进入保持状态时,保持控制模块的输出值恒定为从其他状态切换到保持状态时刻时的输出值,这样,源时钟即使发生故障或丢失也不会影响到目的时钟,从而达到目的时钟与源时钟同步的目的。此时,由于源时钟发生故障或丢失,那么图1所示的锁相环路也就不能继续工作,只能由保持控制模块调节可调时钟模块输出所需的目的时钟,因此需要保持控制模块和可调时钟模块具有很高的稳定度,如果其中一个模块的稳定度没有达到要求,且锁相环路此时又不能工作,那么最终输出的目的时钟就不能与源时钟保持同步。
现有的锁相环路虽能达到在保持状态下使目的时钟具有较高的频率稳定度,但也存在如下缺陷:1)由于可调时钟模块的稳定度直接影响目的时钟的稳定度,因此可调时钟模块需要保持高度的稳定性,通常采用压控恒温晶振(OCXO),OCXO需要恒温在100℃左右,不仅浪费成本也加速了器件老化速度,容易损坏。此外,可调时钟模块需具备压控调节功能,而OCXO的压控功能与温度之间的关系复杂,如果温度补偿效果不好,很难达到高稳定度。2)保持控制模块的输出稳定度也影响目的时钟的稳定度,要达到较高的稳定度需要高稳的电压参考源的支持,高稳的电压参考源不易获得且同样浪费成本。
发明内容
有鉴于此,本发明的主要目的在于提供一种提高目的时钟频率稳定度的方法及装置,可使得目的时钟在保持状态下具有高频率稳定度,成本相对降低。
为达到上述目的,本发明的技术方案是这样实现的:
本发明提供了一种在保持状态下提高目的时钟频率稳定度的方法,该方法包括:
以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数;对经过分频的目的时钟和经过分频的频率固定的时钟执行鉴相操作,鉴相结果经滤波后控制可调时钟模块输出目的时钟。
其中,所述频率固定的时钟为固定频率基准时钟;相应的,
所述以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数,具体为:
以源时钟为标准时钟输出固定频率基准时钟,并测量固定频率基准时钟与源时钟的频率偏差;以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数。
其中,所述状态信息所描述的状态为:保持状态、跟踪锁定状态或自由振荡状态。
其中,所述状态信息所描述的状态为保持状态时,
所述以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数为:整个锁相环路系统从其他状态切换到保持状态前对固定频率基准时钟进行分频的分频数。
其中,所述状态信息所描述的状态为跟踪锁定状态时,
所述以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数为:根据测量所得的频率偏差在标称分频数基础上计算分频数。
其中,所述状态信息所描述的状态为自由振荡状态时,
所述以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数为:标称分频数。
其中,所述固定频率基准时钟的理想频率为标称频率;所述标称频率和标称分频数的比值与目的时钟的频率和目的分频数的比值相同。
上述方案中,所述根据测量所得的频率偏差在标称分频数基础上计算分频数的方法,具体为:
测量所得的频率偏差除以目的时钟频率与目的分频数的比值,再与标称分频数相加,得到对固定频率基准时钟进行分频的分频数。
本发明还提供了一种在保持状态下提高目的时钟频率稳定度的装置,包括:鉴相模块、滤波模块、目的分频模块;该装置还包括:固定时钟输出分频模块和可调时钟模块;其中,
所述固定时钟输出分频模块,用于以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数,并对频率固定的时钟执行分频操作,将经过分频的频率固定的时钟输入鉴相模块;
所述可调时钟模块,用于在滤波模块所发送的滤波结果的控制下输出目的时钟。
其中,所述固定时钟输出分频模块输出的频率固定的时钟为固定频率基准时钟;相应的,
所述固定时钟输出分频模块进一步包括:固定频率基准时钟模块、频率偏差检测模块和可调分频模块;其中,
所述固定频率基准时钟模块,用于以源时钟为标准时钟输出固定频率基准时钟,将固定频率基准时钟输入频率偏差检测模块,还将固定频率基准时钟输入可调分频模块;
所述频率偏差检测模块,用于以源时钟为标准时钟,测量固定频率基准时钟模块输入的固定频率基准时钟与源时钟的频率偏差,并将测得的频率偏差发送到可调分频模块;
所述可调分频模块,用于以频率偏差检测模块输入的频率偏差和外部输入状态信息为依据调节对固定频率基准时钟进行分频的分频数,并对固定频率基准时钟执行分频操作,将经过分频的固定频率基准时钟输入鉴相模块。
本发明提供的提高目的时钟频率稳定度的方法及装置,以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数;对经过分频的目的时钟和经过分频的频率固定的时钟执行鉴相操作,鉴相结果经滤波后控制可调时钟模块输出目的时钟。本发明省去了现有锁相环路中的保持控制模块,在锁相环的外部增加了固定频率基准时钟模块和频率偏差检测模块,并在锁相环内部相应增加了可调分频模块,避免了对保持控制模块和可调时钟模块稳定性的要求。如果源时钟发生故障或丢失时,可通过保证固定频率基准时钟的稳定性来达到目的时钟的高稳定性的要求,而对可调时钟模块的稳定性要求不高,对于可调时钟模块所产生的频率偏差可通过锁相环路进行修正。此时,只要求固定频率基准时钟模块具有高稳定性即可,又因为固定频率基准时钟的频率是固定的,不需具有压控调节功能,因此器件与温度之间的关系简单,易于实现温度补偿,器件寿命长同时也降低了成本。
附图说明
图1为现有带保持控制模块的锁相环路的结构示意图;
图2为本发明提高目的时钟频率稳定度的方法实现流程示意图;
图3为本发明提高目的时钟频率稳定度的装置结构示意图。
具体实施方式
本发明在原有锁相环路的基础上增加了固定频率基准时钟模块、频率偏差检测模块和可调分频模块三个模块,去掉了源分频模块和保持控制模块,原有可调时钟模块的基本功能未改变,只对器件性能要求有所降低。
本发明的基本思想是:以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数;对经过分频的目的时钟和经过分频的频率固定的时钟执行鉴相操作,鉴相结果经滤波后控制可调时钟模块输出目的时钟。
下面结合附图及具体实施例对本发明作进一步详细说明。
图2为本发明提高目的时钟频率稳定度的方法实现流程示意图,如图2所示,该流程包括如下步骤:
步骤201:输出固定频率基准时钟;
具体为:以目的时钟的频率为依据输出固定频率基准时钟,所述固定频率基准时钟的频率可与目的时钟的频率相等,或与目的时钟的频率之间为倍数关系、分数关系、或与目的时钟的频率有共同的公约数,所述固定频率基准时钟的理想频率即为固定频率基准时钟的标称频率,实际输出的固定频率基准时钟的频率与所述标称频率略有偏差。
这里,由于目的时钟与源时钟存在倍频关系,此处也可以源时钟的频率为依据输出固定频率基准时钟的频率,即与源时钟的频率相等,或与源时钟的频率之间为倍数关系、分数关系、或与目的时钟的频率有共同的公约数。
步骤202:以源时钟为标准时钟,测量固定频率基准时钟与源时钟的频率偏差;
具体为:以源时钟的频率为标准的时钟频率,测量固定频率基准时钟的频率与源时钟频率的频率偏差。
这里,所述频率偏差的测量方法有多种,为现有技术,可采用如下测量方法:从源时钟中分出时间长度为1s的脉冲,用该脉冲控制一计数器数出固定频率基准时钟在1s内的时钟周期数,所述1s内的时钟周期数也就是以源时钟为标准得到的固定频率基准时钟的频率,将该频率视为标准值与固定频率基准时钟的频率进行比较,所得的差值即为固定频率基准时钟与源时钟的频率偏差。
步骤203:以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数;
具体为:以测量所得的频率偏差和外部输入的状态信息为依据调节对固定频率基准时钟进行分频的分频数,这里,所述状态信息描述的状态可为:保持状态、跟踪锁定状态或自由振荡状态等。
其中,所述状态信息所描述的状态为自由振荡状态时,默认所述固定频率基准时钟的频率与源时钟频率的频率偏差为0,相应的,所述对固定频率基准时钟进行分频的分频数则为标称分频数,该标称分频数与固定频率基准时钟的标称频率对应;所述状态信息所描述的状态为保持状态时,所述对固定频率基准时钟进行分频的分频数为整个锁相环路系统从其他状态切换到保持状态前对固定频率基准时钟进行分频的分频数;所述状态信息所描述的状态为跟踪锁定状态时,所述调节对固定频率基准时钟进行分频的分频数为:根据测量所得的频率偏差在标称分频数基础上计算分频数。
这里,所述状态信息为源时钟与目的时钟间的整个锁相环路系统的状态信息,该状态信息是由本发明保护范围之外的其它模块输入的,用户也可根据自身需求随时修改状态信息;
所述标称分频数与固定频率基准时钟的标称频率对应则为:标称频率和标称分频数的比值与目的时钟的频率和目的分频数的比值相同,由于目的时钟的频率、目的分频数和标称频率均已知,可算得标称分频数为:标称频率与目的分频数的乘积除以目的时钟的频率;其中,所述目的分频数为对目的时钟进行分频的分频数,目的分频数具体值的确定为现有技术,与锁相环路中的鉴相模块、滤波模块及锁相环路自身等多个参数相关,此处不再详述;
所述根据测量所得的频率偏差在标称分频数基础上计算分频数,具体为:测量所得的频率偏差除以目的时钟频率与目的分频数的比值,再与标称分频数相加,最终得到对固定频率基准时钟进行分频的分频数。例如:如果测得的频率偏差为快3Hz,也就是说以源时钟为参考标准,固定频率基准时钟比理想值快3Hz,标称分频数为1940,目的时钟频率与目的分频数的比值为3时,计算所得的对固定频率基准时钟进行分频的分频数为1940+3/3=1941。
步骤204:对经过分频的目的时钟和经过分频的固定频率基准时钟执行鉴相操作;
这里,所述对经过分频的目的时钟和经过分频的固定频率基准时钟执行鉴相操作的具体过程与现有锁相环路中鉴相模块所执行的鉴相操作过程相同,为现有技术,此处不再详述。
步骤205:鉴相结果经滤波后控制可调时钟模块输出目的时钟;
具体为:鉴相结果经滤波后产生控制信号,该控制信号控制可调时钟模块输出所需的目的时钟。
这里,所述对鉴相结果所执行的滤波操作为现有技术,滤波操作后所产生的控制信号直接控制可调时钟模块输出目的时钟,省去了现有锁相环路中的保持控制模块,因此也就没有了对保持控制模块输出稳定性的要求;此外,本发明在锁相环的外部增加了固定频率基准时钟模块和频率偏差检测模块,并在锁相环内部相应增加了可调分频模块,如果源时钟发生故障或丢失时,可通过保证固定频率基准时钟的稳定性来达到目的时钟的高稳定性的要求,而对可调时钟模块的稳定性要求不高,对于可调时钟模块所产生的频率偏差可通过锁相环路进行修正,因为此时的锁相环路仍能正常工作。
可见,本发明避免了对保持控制模块和可调时钟模块稳定性的要求,只要求固定频率基准时钟模块具有高稳定性即可,又因为固定频率基准时钟的频率是固定的,不需具有压控调节功能,因此器件与温度之间的关系简单,易于实现温度补偿,器件寿命长、同时也降低了成本。
为实现上述方法,本发明还提供了一种提高目的时钟频率稳定度的装置,如图3所示,该装置包括:鉴相模块、滤波模块、目的分频模块、固定时钟输出分频模块和可调时钟模块;其中,
所述固定时钟输出分频模块,用于以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数,并对频率固定的时钟执行分频操作,将经过分频的频率固定的时钟输入鉴相模块;
所述目的分频模块,用于对目的时钟执行分频操作,并将经过分频的目的时钟输入到鉴相模块;
所述鉴相模块,用于对经过分频的目的时钟和固定频率基准时钟执行鉴相操作,并将鉴相结果发送到滤波模块;
所述滤波模块,用于对鉴相模块发送的鉴相结果执行滤波操作,并将滤波结果发送到可调时钟模块;
所述可调时钟模块,用于在滤波模块所发送的滤波结果的控制下输出目的时钟。
所述固定时钟输出分频模块输出的频率固定的时钟为固定频率基准时钟;相应的,
所述固定时钟输出分频模块进一步包括:固定频率基准时钟模块、频率偏差检测模块和可调分频模块;其中,
所述固定频率基准时钟模块,用于以源时钟为标准时钟输出固定频率基准时钟,将固定频率基准时钟输入频率偏差检测模块,还将固定频率基准时钟输入可调分频模块;
所述频率偏差检测模块,用于以源时钟为标准时钟,测量固定频率基准时钟模块输入的固定频率基准时钟与源时钟的频率偏差,并将测得的频率偏差发送到可调分频模块;
所述可调分频模块,用于以频率偏差检测模块输入的频率偏差和外部输入状态信息为依据调节对固定频率基准时钟进行分频的分频数,并对固定频率基准时钟执行分频操作,将经过分频的固定频率基准时钟输入鉴相模块。
下面结合具体实施例对本发明作进一步详细说明。
本实施例中,源时钟为2.048MHz,目的时钟为19.440MHz,要求目的时钟需同步于源时钟以获得高时钟精度,且在源时钟发生故障或丢失时,目的时钟需能够高稳定地保持优于4.6ppm的精度。这里,为了简化方法描述过程,将目的分频数设为19,440,000。
依据目的时钟将固定频率基准时钟的频率设为19.440MHz,与目的时钟频率相等,又由于标称频率和标称分频数的比值与目的时钟的频率和目的分频数的比值相同,因此标称分频数也为19,440,000,与目的分频数相等。为达到目的时钟需能够高稳定地保持优于4.6ppm的精度,固定频率基准时钟模块选用精度优于4.0ppm的固定频率温补晶振(TCXO),可调时钟模块选用压控振荡器(VCO)。
本实施例实施流程如下:
输出频率为19.440MHz的固定频率基准时钟,以源时钟2.048MHz为标准时钟,测得固定频率基准时钟与源时钟的频率偏差为快3Hz,也就是说以源时钟为参考标准,固定频率基准时钟比理想值快3Hz;
以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数,当状态信息所描述的状态为自由振荡状态时,所得对固定频率基准时钟进行分频的分频数为标称分频数19,440,000;当状态信息所描述的状态为跟踪锁定状态时,所得对固定频率基准时钟进行分频的分频数为19,440,000+3/1=19,440,003;这里,若固定频率基准时钟比源时钟慢3Hz时,所得对固定频率基准时钟进行分频的分频数为19,440,000-3/1=19439997;当状态信息所描述的状态为保持状态时,所得对固定频率基准时钟进行分频的分频数为从其他状态切换到保持状态前对固定频率基准时钟进行分频的分频数,这里,假设保持状态是从上述跟踪锁定状态切换而来,那么此时保持分频数19,440,003不变;
对经过分频的目的时钟和经过分频的固定频率基准时钟执行鉴相操作,鉴相结果经滤波后控制可调时钟模块输出目的时钟。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种在保持状态下提高目的时钟频率稳定度的方法,其特征在于,该方法包括:
以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数;对经过分频的目的时钟和经过分频的频率固定的时钟执行鉴相操作,鉴相结果经滤波后控制可调时钟模块输出目的时钟。
2.根据权利要求1所述的在保持状态下提高目的时钟频率稳定度的方法,其特征在于,所述频率固定的时钟为固定频率基准时钟;相应的,
所述以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数,具体为:
以源时钟为标准时钟输出固定频率基准时钟,并测量固定频率基准时钟与源时钟的频率偏差;以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数。
3.根据权利要求2所述的在保持状态下提高目的时钟频率稳定度的方法,其特征在于,所述状态信息所描述的状态为:保持状态、跟踪锁定状态或自由振荡状态。
4.根据权利要求3所述的在保持状态下提高目的时钟频率稳定度的方法,其特征在于,所述状态信息所描述的状态为保持状态时,
所述以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数为:整个锁相环路系统从其他状态切换到保持状态前对固定频率基准时钟进行分频的分频数。
5.根据权利要求3或4所述的在保持状态下提高目的时钟频率稳定度的方法,其特征在于,所述状态信息所描述的状态为跟踪锁定状态时,
所述以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数为:根据测量所得的频率偏差在标称分频数基础上计算分频数。
6.根据权利要求3或4所述的在保持状态下提高目的时钟频率稳定度的方法,其特征在于,所述状态信息所描述的状态为自由振荡状态时,
所述以频率偏差和状态信息为依据调节对固定频率基准时钟进行分频的分频数为:标称分频数。
7.根据权利要求6所述的在保持状态下提高目的时钟频率稳定度的方法,其特征在于,所述固定频率基准时钟的理想频率为标称频率;所述标称频率和标称分频数的比值与目的时钟的频率和目的分频数的比值相同。
8.根据权利要求6所述的在保持状态下提高目的时钟频率稳定度的方法,其特征在于,所述根据测量所得的频率偏差在标称分频数基础上计算分频数的方法,具体为:
测量所得的频率偏差除以目的时钟频率与目的分频数的比值,再与标称分频数相加,得到对固定频率基准时钟进行分频的分频数。
9.一种在保持状态下提高目的时钟频率稳定度的装置,包括:鉴相模块、滤波模块、目的分频模块;其特征在于,该装置还包括:固定时钟输出分频模块和可调时钟模块;其中,
所述固定时钟输出分频模块,用于以源时钟为标准时钟向锁相环路输入另一频率固定的时钟,并以源时钟为依据调节对所述频率固定的时钟进行分频的分频数,并对频率固定的时钟执行分频操作,将经过分频的频率固定的时钟输入鉴相模块;
所述可调时钟模块,用于在滤波模块所发送的滤波结果的控制下输出目的时钟。
10.根据权利要求9所述的在保持状态下提高目的时钟频率稳定度的装置,其特征在于,所述固定时钟输出分频模块输出的频率固定的时钟为固定频率基准时钟;相应的,
所述固定时钟输出分频模块进一步包括:固定频率基准时钟模块、频率偏差检测模块和可调分频模块;其中,
所述固定频率基准时钟模块,用于以源时钟为标准时钟输出固定频率基准时钟,将固定频率基准时钟输入频率偏差检测模块,还将固定频率基准时钟输入可调分频模块;
所述频率偏差检测模块,用于以源时钟为标准时钟,测量固定频率基准时钟模块输入的固定频率基准时钟与源时钟的频率偏差,并将测得的频率偏差发送到可调分频模块;
所述可调分频模块,用于以频率偏差检测模块输入的频率偏差和外部输入状态信息为依据调节对固定频率基准时钟进行分频的分频数,并对固定频率基准时钟执行分频操作,将经过分频的固定频率基准时钟输入鉴相模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910246919 CN102082658B (zh) | 2009-12-01 | 2009-12-01 | 一种提高目的时钟频率稳定度的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910246919 CN102082658B (zh) | 2009-12-01 | 2009-12-01 | 一种提高目的时钟频率稳定度的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102082658A true CN102082658A (zh) | 2011-06-01 |
CN102082658B CN102082658B (zh) | 2013-11-06 |
Family
ID=44088418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910246919 Expired - Fee Related CN102082658B (zh) | 2009-12-01 | 2009-12-01 | 一种提高目的时钟频率稳定度的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102082658B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103414453A (zh) * | 2013-08-19 | 2013-11-27 | 北京无线电计量测试研究所 | 一种频率源短稳参数数字化检测方法及装置 |
CN105634476A (zh) * | 2014-11-06 | 2016-06-01 | 郑州威科姆科技股份有限公司 | 多种异频频率源同步一种频率输出的系统及方法 |
CN111477187A (zh) * | 2020-05-08 | 2020-07-31 | Tcl华星光电技术有限公司 | 时序控制器及其信号校准方法、显示装置 |
CN113364550A (zh) * | 2020-03-04 | 2021-09-07 | 大唐移动通信设备有限公司 | 一种时钟调整方法及装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100477527C (zh) * | 2005-12-01 | 2009-04-08 | 华为技术有限公司 | 一种锁相环及提高时钟精度的方法 |
CN101572543A (zh) * | 2008-05-04 | 2009-11-04 | 华为技术有限公司 | 一种稳定时钟的方法和装置 |
-
2009
- 2009-12-01 CN CN 200910246919 patent/CN102082658B/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103414453A (zh) * | 2013-08-19 | 2013-11-27 | 北京无线电计量测试研究所 | 一种频率源短稳参数数字化检测方法及装置 |
CN103414453B (zh) * | 2013-08-19 | 2016-02-24 | 北京无线电计量测试研究所 | 一种频率源短稳参数数字化检测方法及装置 |
CN105634476A (zh) * | 2014-11-06 | 2016-06-01 | 郑州威科姆科技股份有限公司 | 多种异频频率源同步一种频率输出的系统及方法 |
CN113364550A (zh) * | 2020-03-04 | 2021-09-07 | 大唐移动通信设备有限公司 | 一种时钟调整方法及装置 |
CN113364550B (zh) * | 2020-03-04 | 2022-07-19 | 大唐移动通信设备有限公司 | 一种时钟调整方法及装置 |
CN111477187A (zh) * | 2020-05-08 | 2020-07-31 | Tcl华星光电技术有限公司 | 时序控制器及其信号校准方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102082658B (zh) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6259328B1 (en) | Method and system for managing reference signals for network clock synchronization | |
US7567099B2 (en) | Filterless digital frequency locked loop | |
US7088155B2 (en) | Clock generating circuit | |
CN203377841U (zh) | 基于卫星授时的晶振驯服设备 | |
CN104300969B (zh) | 一种基于全数字锁相环的高精度同步时钟实现方法 | |
US20100019855A1 (en) | Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis | |
CN107547161B (zh) | 一种时钟同步方法和装置 | |
CN105867107A (zh) | 一种低功耗高精度授时系统 | |
AU2019285968A1 (en) | Time synchronization device, electronic device, time synchronization system and time synchronization method | |
CN106712888A (zh) | 一种高稳时基信号输出系统 | |
CN102347750A (zh) | 时钟跟随电路和时钟电路的跟随方法 | |
CN102082658B (zh) | 一种提高目的时钟频率稳定度的方法及装置 | |
US9660797B2 (en) | Method and apparatus for implementing clock holdover | |
CN110912637B (zh) | 一种时钟同步系统及方法 | |
CN107346964B (zh) | 一种带自校准功能的高速脉冲信号脉宽精密控制电路及控制方法 | |
CN101931481B (zh) | 一种ieee 1588时钟输出装置和方法 | |
US10018970B2 (en) | Time-to-digital system and associated frequency synthesizer | |
CN104639158B (zh) | 同步双锁相环调节方法 | |
CN104753497A (zh) | 一种oscpps修正方法与装置 | |
CN113885305A (zh) | 一种完全自主可控快速时间频率同步装置和方法 | |
CN2917093Y (zh) | 一种数字鉴相滤波器 | |
EP2395665A1 (en) | Device and method for locking and calibrating frequency | |
WO2011153776A1 (zh) | 锁相环、压控装置及压控方法 | |
JP2003032107A (ja) | 位相同期回路 | |
JP3246459B2 (ja) | 刻時同期方法及び刻時同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131106 Termination date: 20171201 |