CN113364550B - 一种时钟调整方法及装置 - Google Patents

一种时钟调整方法及装置 Download PDF

Info

Publication number
CN113364550B
CN113364550B CN202010143082.0A CN202010143082A CN113364550B CN 113364550 B CN113364550 B CN 113364550B CN 202010143082 A CN202010143082 A CN 202010143082A CN 113364550 B CN113364550 B CN 113364550B
Authority
CN
China
Prior art keywords
clock
module
phase
adjustment factor
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010143082.0A
Other languages
English (en)
Other versions
CN113364550A (zh
Inventor
徐大为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN202010143082.0A priority Critical patent/CN113364550B/zh
Publication of CN113364550A publication Critical patent/CN113364550A/zh
Application granted granted Critical
Publication of CN113364550B publication Critical patent/CN113364550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明实施例提供了一种时钟调整方法及装置，用于实现对时钟进行高精度的时延调整。该方法中，时钟控制模块获取鉴相模块的鉴相频率，根据鉴相频率确定鉴相模块的采样周期；时钟控制模块根据设定时钟调整值与采样周期，确定时钟调整因子；时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子；时钟控制模块根据第二时钟调整因子，通过DAC模块对OCXO的相位进行调整。该方法中，由设定时钟调整值与所述采样周期确定时钟调整因子，根据时钟调整因子的非整数部分，通过DAC模块对OCXO的相位进行调整，实现对时钟同步系统中的时钟进行高精度调整，从而提升系统的性能。

Description

一种时钟调整方法及装置
技术领域
本申请涉及通信技术领域，尤其涉及一种时钟调整方法及装置。
背景技术
随着通信技术的不断更新发展，基站中的高性能处理器与时钟的精度紧密相关，因此，使得基站对其时钟的精度(即基站内部时钟与外源时钟之间的差值)的要求也越来越高。
目前，基站可以通过以下方案实现基站的时钟进行调整：
首先，当基站的时钟模块处于相对稳定的状态(基站的转换集成(Digital toAnalog Convertor，DAC)模块给恒温晶振输入的电压值暂时不变的情况下)时，基站的时钟控制模块获取恒温晶振(Oven Controlled Crystal Oscillator，OCXO)模块产生本地时钟信号和外源(例如GPS系统)的参考时钟信号，将获取的本地时钟信号和参考时钟信号均通过鉴相模块，分别转换成不同频率的数字时钟信号；
然后，时钟控制模块将转换后的两种数字信号频率偏差通过低通滤波模块进行平滑处理，经过平滑处理后的所述频率偏差通过DAC模块以模拟信号的方式输出到OCXO中，从而实现对OCXO的频率调整及其相位调整。这样，OCXO产生的时钟相位与外源的时钟相位保持高度一致，最终实现基站的时钟相位调整。
然而，目前的鉴相模块采用的逻辑器件结构较简单，导致采样频率较低，很难达到100MHz以上，因此，当基站的时钟信号和外源时钟信号的相位差低于10ns时，该鉴相模块无法对基站的时钟信号的相位进行准确检测，从而对系统的相位调整无法达到10ns，即时钟的时延调整的精度无法实现10ns以下，无法实现时钟信号的高精度调整。
发明内容
本申请提供了一种时钟调整方法及装置，用以实现对时钟同步系统中的时钟进行高精度调整。
本发明实施例提供的具体技术方案如下：
第一方面，本申请实施例提供了一种时钟调整方法，应用于基站的时钟同步系统中，该方法具体包括以下步骤：
所述时钟同步系统包括：鉴相模块、恒温晶振OCXO、转换集成DAC模块、低通滤波模块；该方法包括：
时钟控制模块确定所述时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率；
所述时钟控制模块根据所述鉴相频率，确定所述鉴相模块的采样周期，所述鉴相模块的采样周期为所述鉴相模块的鉴相频率的倒数；
所述时钟控制模块根据设定时钟调整值与所述采样周期，确定时钟调整因子，其中，所述时钟调整因子为所述设定时钟调整值与所述采样周期的商；
所述时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；
所述时钟控制模块根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整；
所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。
在一种可能的实现方式中，所述时钟控制模块根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整，包括：
所述时钟控制模块根据所述第一时钟调整因子生成所述鉴相模块的输出调整值；
所述时钟控制模块将所述鉴相模块的输出调整值叠加到所述鉴相模块的输出值中，以使调整后的所述鉴相模块的输出值输入到所述低通滤波模块后，所述低通滤波模块和所述DAC的输出值发生变化，实现所述OCXO的相位的变化。
在一种可能的实现方式中，所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整，包括：
所述时钟控制模块根据所述第二时钟调整因子，计算所述DAC模块的输出调整值；
所述时钟控制模块将所述DAC模块的输出调整值叠加到所述DAC模块的输出值中，以使调整后的所述DAC模块的输出值输入到所述OCXO后，实现所述OCXO的相位的变化。
在一种可能的实现方式中，所述时钟控制模块根据所述第二时钟调整因子，计算所述DAC模块的输出调整值，满足以下公式：
Figure BDA0002399774950000031
其中，ΔN为所述DAC模块的输出调整值，Tdelay为所述第二时钟调整因子，单位为秒，可取正负值，取值范围小于所述鉴相模块的采样周期；Foc为所述OCXO输出频率，单位为Hz，Tdac为所述DAC模块的调整周期，单位为秒；以及Fdalsb为所述DAC对所述OCXO进行调整的最小频率，单位为Hz。
第二方面，本申请实施例提供了一种时钟控制装置，应用于基站的时钟同步系统中，其中，所述时钟同步系统包括：鉴相模块、恒温晶振OCXO、转换集成DAC模块、低通滤波模块；包括：
获取单元，用于在确定所述时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率；
处理单元，用于根据所述鉴相频率，确定所述鉴相模块的采样周期，所述鉴相模块的采样周期为所述鉴相模块的鉴相频率的倒数；根据设定时钟调整值与所述采样周期，确定时钟调整因子，其中，所述时钟调整因子为所述设定时钟调整值与所述采样周期的商；
还用于根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整；根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。
在一种可能的实现方式中，所述处理单元在根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整时，用于：
根据所述第一时钟调整因子生成所述鉴相模块的输出调整值；将所述鉴相模块的输出调整值叠加到所述鉴相模块的输出值中，以使调整后的所述鉴相模块的输出值输入到所述低通滤波模块后，所述低通滤波模块和所述DAC的输出值发生变化，实现所述OCXO的相位的变化。
在一种可能的实现方式中，所述处理单元在根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整时，用于：
根据所述第二时钟调整因子，计算所述DAC模块的输出调整值；将所述DAC模块的输出调整值叠加到所述DAC模块的输出值中，以使调整后的所述DAC模块的输出值输入到所述OCXO后，实现所述OCXO的相位的变化。
在一种可能的实现方式中，所述处理单元根据所述第二时钟调整因子，计算所述DAC模块的输出调整值，满足以下公式：
Figure BDA0002399774950000041
其中，ΔN为所述DAC模块的输出调整值，Tdelay为所述第二时钟调整因子，单位为秒，可取正负值，取值范围小于所述鉴相模块的采样周期；Foc为所述OCXO输出频率，单位为Hz；Tdac为所述DAC模块的调整周期，单位为秒；以及Fdalsb为所述DAC对所述OCXO进行调整的最小频率，单位为Hz。
第三方面，本申请实施例提供了一种计算机可读存储介质，包括：所述计算机可读存储介质中存储有计算机程序，当计算机程序在电子设备上运行时，使得所述电子设备执行以上任一方面的任意一个可能实现方式。
第四方面，本申请实施例提供了一种计算机程序，包括指令，当所述指令在计算机上运行时，使得所述计算机执行以上任一方面的任意一个可能实现方式。
第五方面，本申请实施例提供了一种芯片，所述芯片用于读取存储器中存储的计算机程序，执行以上任一方面的任意一个可能实现方式。
本申请实施例的技术方案中，时钟控制模块确定时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率，根据所述鉴相频率，确定所述鉴相模块的采样周期；然后，所述时钟控制模块根据设定时钟调整值与所述采样周期，确定时钟调整因子；其次，所述时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；最后，所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。该方法中，根据设定时钟调整值与所述采样周期确定时钟调整因子，根据所述时钟调整因子的非整数部分，通过DAC模块对所述OCXO的相位进行调整，可以实现对时钟同步系统中的时钟进行高精度调整，从而提升系统的性能，减少了硬件上的成本开销。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明实施例的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中基站结构示意图；
图2为现有技术中另一种时钟调整方法的流程图；
图3为本发明实施例中提供的一种时钟控制装置示意图；
图4为本发明实施例中提供的一种时钟控制设备示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请实施例提供一种时钟调整方法，用以实现对时钟同步系统中的时钟进行高精度调整。其中，本申请所述方法和装置基于同一发明构思，由于方法及装置解决问题的原理相似，因此装置与方法的实施可以相互参见，重复之处不再赘述。
本申请实施例的技术方案中，所述时钟同步系统包括：鉴相模块、恒温晶振OCXO、转换集成DAC模块、低通滤波模块；时钟控制模块确定时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率，根据所述鉴相频率，确定所述鉴相模块的采样周期；然后，所述时钟控制模块根据设定时钟调整值与所述采样周期，确定时钟调整因子；其次，所述时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；最后，所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。该方法中，根据设定时钟调整值与所述采样周期确定时钟调整因子，根据所述时钟调整因子的非整数部分，通过DAC模块对所述OCXO的相位进行调整，实现对时钟同步系统中的时钟进行高精度调整，从而提升系统的性能，减少了硬件上的成本开销。
以下先对本申请实施例中的部分用语进行解释说明，以便于本领域技术人员理解。
1、基站(base station，BS)，也可称为网络设备，是一种部署在无线接入网用以提供无线通信功能的装置。
目前，一些基站的举例为：gNB、NR基站、演进型节点B(evolved Node B，eNB)、传输接收点(transmission reception point，TRP)、无线网络控制器(radio networkcontroller，RNC)、节点B(Node B，NB)、基站控制器(base station controller，BSC)、基站收发台(base transceiver station,BTS)、家庭基站(例如，home evolved NodeB，或homeNode B，HNB)，或基带单元(base band unit，BBU)等。
另外，在一种网络结构中，所述基站可以包括集中单元(centralized unit，CU)节点和分布单元(distributed unit，DU)节点。这种结构将长期演进(long term evolution，LTE)系统中eNB的协议层拆分开，部分协议层的功能放在CU集中控制，剩下部分或全部协议层的功能分布在DU中，由CU集中控制DU。
2、时钟控制模块，用于获取时钟同步系统中模块的信息或用户输入的信息，以用于对时钟同步系统中的时钟进行调整。
3、“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”三种一般表示前后关联对象是一种“或”的关系。
另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。
下面结合附图对本申请实施例进行具体说明。
图1示出了一种本申请提供的一种时钟调整方法适用的一种可能的基站。如图所示，所述基站100内部包括时钟同步系统101、时钟控制模块102、后级系统103，所述时钟同步系统101与所述时钟控制模块102相连、后级系统103连接关系如图2所示。
所述时钟同步系统101用于产生基站的时钟信号，以为后级系统103内的功能模块使用。
所述时钟控制模块102既可以获取所述时钟同步系统102中各模块的数据，还可以实现对所述时钟同步系统102各模块的数据进行调整，从而实现对基站的时钟的调整。
后级系统103可以根据时钟同步系统101生成的时钟信号进行工作，以保证系统同步运作。
其中，所述时钟同步系统101中包括OCXO1011、分频模块1012、鉴相模块1013、低通滤波模块1014、DAC模块1015。
在所述时钟同步系统101中，所述OCXO1011、分频模块1012、鉴相模块1013、低通滤波模块1014、DAC模块1015之间的具体连接关系如图1所示。所述分频模块1012与所述鉴相模块1013相连，还与后级系统103相连。
其中，所述恒温晶振OCXO震荡产生分频从而获得时钟信号。因此，通过对恒温晶振OCXO的频率和相位的控制和调节，可以实现对基站时钟信号的相位调整，从而保证基站的时钟与外源(例如GPS系统)的时钟相位保持一致。
所述分频模块1012，用于将不同频段的时钟信号区分开，需要对时钟信号进行分频处理。
所述鉴相模块1013，用于鉴别出输入时钟信号与外源时钟信号的相位差的模块，其输出电压与两个输入信号之间的相位差相关。
所述低通滤波模块1014，用于重塑、修改和阻断所有不需要的频率的电压，可以对所述鉴相模块1013输出的电压频率进行平滑处理，传递低频衰减高频部分。
所述DAC模块1015，通过输出模拟信号对所述恒温晶振OCXO的频率进行调整，从而实现对所述OCXO的相位调整。
本申请实施例提供了一种时钟调整方法，该方法通过只该软固件的方式对已由设备进行升级，同时，也可以应用在部分对成本比较敏感的设备中，实现对时钟的高精度调整。该方法可以适用于如图1所示的基站中。下面参考图2对本申请实施例提供的一种时钟调整方法的流程进行详细说明。
S201：时钟控制模块确定时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率。
可选的，所述时钟同步系统包括：鉴相模块、恒温晶振OCXO(可选的，震荡频率为10MHz)、转换集成DAC模块(16bit)、低通滤波模块。
可选的，所述时钟同步系统要进入一个相当稳定的状态，DAC模块输出给OCXO的电压值在几分钟甚至更长的时间里，处于一个相对不变的状态，即DAC输出的最低bit的值不变。这说明本地1s信号和参考1s信号的时钟频率已经基本相等，同时，两个信号的相位已经处于一个稳定的状态，不会出现相互飘移。
S202：所述时钟控制模块根据所述鉴相频率，确定所述鉴相模块的采样周期，其中，所述鉴相模块的采样周期为所述鉴相模块的鉴相频率的倒数。
S203：所述时钟控制模块根据设定时钟调整值与所述采样周期，确定时钟调整因子，其中，所述时钟调整因子为所述设定时钟调整值与所述采样周期的商。
S204：所述时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分。
S205：所述时钟控制模块根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整。
在一种实施方式中，所述时钟控制模块根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整，包括：
所述时钟控制模块根据所述第一时钟调整因子生成所述鉴相模块的输出调整值；所述时钟控制模块将所述鉴相模块的输出调整值叠加到所述鉴相模块的输出值中，以使调整后的所述鉴相模块的输出值输入到所述低通滤波模块后，所述低通滤波模块和所述DAC的输出值发生变化，实现所述OCXO的相位的变化(即基站时钟信号相位可发生变化)。
可选的，所述时钟控制模块根据所述第一时钟调整因子可通过现有的方法计算，生成所述鉴相模块的输出调整值。
可选的，所述时钟控制模块根据所述第一时钟调整因子，通过对鉴相模块输出值进行补偿，以实现对时钟信号相位的粗补偿，之后系统进入稳定再进行对时钟信号相位进行细补偿的步骤。
S206：所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。
在一种实施方式中，所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整，包括：
所述时钟控制模块根据所述第二时钟调整因子，计算所述DAC模块的输出调整值；所述时钟控制模块将所述DAC模块的输出调整值叠加到所述DAC模块的输出值中，以使调整后的所述DAC模块的输出值输入到所述OCXO后，实现所述OCXO的相位的变化(即基站时钟信号相位可发生变化)。
在一种实施方式中，所述时钟控制模块根据所述第二时钟调整因子，计算所述DAC模块的输出调整值，满足以下公式：
Figure BDA0002399774950000101
其中，Tdelay为第二时钟调整因子，单位为秒，可取正负值，取值范围小于所述鉴相模块的采样周期，公式中其余的参数为所述时钟控制模块在所述时钟同步系统处于稳定状态时分别获取的；Foc为所述OCXO输出频率，单位为Hz，Tdac为所述DAC模块的调整周期，单位为秒；以及Fdalsb为所述DAC对所述OCXO进行调整的最小频率，单位为Hz；其中软件计算时间忽略不计。ΔN为所述DAC模块的输出调整值，(在一个Tdelay的时间内，如果想调整Tdelay相位，所述DAC的输出值应该增加或减少ΔN)。
调整后的所述DAC模块的输出值，满足以下公式：
N'＝N+ΔN。
N为所述DAC模块的输出值，ΔN为所述DAC模块的输出调整值。
例如：当每次调整所述DAC模块的调整时间为1s时，所述时钟控制模块确定所述时钟同步系统处于稳定状态时，获取的所述OXCO的原默认相位为T0，配置流程如下表1所示：
表1
时间轴 第1秒 第2秒 第3秒 第4秒 第5秒
DAC输出值 N N N+ΔN N+ΔN N+ΔN
OCXO相位 T<sub>0</sub> T<sub>0</sub> T<sub>0</sub> T<sub>0</sub>+T<sub>delay</sub> T<sub>0</sub>+T<sub>delay</sub>
通过表1所示可知，在第3秒之前，未对所述DAC进行调整，DAC输出的值不变，所述OXCO的相位为原默认的相位；在第3秒时，对所述DAC模块进行调整，所述DAC模块的输出值由N调整为N+ΔN，当前时刻，所述OCXO模块的相位是没有变化的；在第4秒时，所述DAC模块的输出值输入到OCXO中，对OCXO的相位进行了调整，所述OCXO的相位由原默认的相位T0调整为T0+Tdelay。
由于本申请对所述时钟同步系统的低通滤波模块的性能要求较高，对外源的稳定性要求较高，同时对OCXO的一致性要求高，对DAC模块的调整误差也有要求，因此，在实际应用中，需要对每一台设备进行校准，重新确定以上公式中的各个参数。
基于相同的技术构思，本申请实施例还提供了一种应用于时钟调整的时钟控制装置，所述时钟控制装置用于实现对基站的时钟同步系统进行控制，该时钟控制装置的结构如图3所示，包括获取单元301、处理单元502。所述时钟控制装置可应用于图1所示的基站中，并可以实现以上图2所示的一种时钟调整方法。下面对装置300中的各个单元的功能进行介绍。
所述时钟同步系统包括：鉴相模块、恒温晶振OCXO、转换集成DAC模块、低通滤波模块；
获取单元301，用于在所述时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率；
处理单元302，用于根据所述鉴相频率，确定所述鉴相模块的采样周期，所述鉴相模块的采样周期为所述鉴相模块的鉴相频率的倒数；根据设定时钟调整值与所述采样周期，确定时钟调整因子，其中，所述时钟调整因子为所述设定时钟调整值与所述采样周期的商；
还用于根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整；根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。
在一种实施方式中，所述处理单元302根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整，包括：
根据所述第一时钟调整因子生成所述鉴相模块的输出调整值；
将所述鉴相模块的输出调整值叠加到所述鉴相模块的输出值中，以使调整后的所述鉴相模块的输出值输入到所述低通滤波模块后，所述低通滤波模块和所述DAC的输出值发生变化，实现所述OCXO的相位的变化。
在一种实施方式中，所述处理单元302根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整，包括：
根据所述第二时钟调整因子，计算所述DAC模块的输出调整值；
将所述DAC模块的输出调整值叠加到所述DAC模块的输出值中，以使调整后的所述DAC模块的输出值输入到所述OCXO后，实现所述OCXO的相位的变化。
在一种实施方式中，所述处理单元302根据所述第二时钟调整因子，计算所述DAC模块的输出调整值，满足以下公式：
Figure BDA0002399774950000131
其中，ΔN为所述DAC模块的输出调整值，Tdelay为所述第二时钟调整因子，单位为秒，可取正负值，取值范围小于所述鉴相模块的采样周期；Foc为所述OCXO输出频率，单位为Hz，Tdac为所述DAC模块的调整周期，单位为秒；以及Fdalsb为所述DAC对所述OCXO进行调整的最小频率，单位为Hz。
通过以上描述可知，所述时钟控制模块根据设定时钟调整值与所述采样周期确定时钟调整因子，根据所述时钟调整因子的非整数部分，计算DAC模块的输出调整值，将所述DAC模块的输出调整值叠加到DAC模块输出值，得到调整后的所述DAC模块的输出值，将调整后的所述DAC模块的输出值输入到OCXO中，实现对所述OCXO的相位进行调整，最终实现对时钟同步系统中的时钟进行高精度调整，从而提升系统的性能，减少了硬件上的成本开销。
基于相同的技术构思，本申请实施例还提供了一种应用于时钟调整的时钟控制设备，该时钟控制设备可以应用于图1所示的基站中，并可以实现如图2所示的一种时钟调整方法。参阅图4所示，所述时钟控制设备包括：收发器401、处理器402以及存储器403。其中，所述收发器401、所述处理器402以及所述存储器403之间相互连接。
可选的，所述收发器401、所述处理器402以及所述存储器403之间通过总线404相互连接。所述总线404可以是外设部件互连标准(peripheral component interconnect，PCI)总线或扩展工业标准结构(extended industry standard architecture，EISA)总线等。所述总线可以分为地址总线、数据总线、控制总线等。下面对设备400中的各个设备的功能进行介绍。
所述时钟同步系统包括：鉴相模块、恒温晶振OCXO、转换集成DAC模块、低通滤波模块；
收发器401，用于在所述时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率；
处理器402，用于根据所述鉴相频率，确定所述鉴相模块的采样周期，所述鉴相模块的采样周期为所述鉴相模块的鉴相频率的倒数；根据设定时钟调整值与所述采样周期，确定时钟调整因子，其中，所述时钟调整因子为所述设定时钟调整值与所述采样周期的商；
还用于根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整；根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。
在一种实施方式中，所述处理器402根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整，包括：
根据所述第一时钟调整因子生成所述鉴相模块的输出调整值；
将所述鉴相模块的输出调整值叠加到所述鉴相模块的输出值中，以使调整后的所述鉴相模块的输出值输入到所述低通滤波模块后，所述低通滤波模块和所述DAC的输出值发生变化，实现所述OCXO的相位的变化。
在一种实施方式中，所述处理器402根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整，包括：
根据所述第二时钟调整因子，计算所述DAC模块的输出调整值；
将所述DAC模块的输出调整值叠加到所述DAC模块的输出值中，以使调整后的所述DAC模块的输出值输入到所述OCXO后，实现所述OCXO的相位的变化。
在一种实施方式中，所述处理器402根据所述第二时钟调整因子，计算所述DAC模块的输出调整值，满足以下公式：
Figure BDA0002399774950000151
其中，ΔN为所述DAC模块的调整输出值，Tdelay为所述第二时钟调整因子，单位为秒，可取正负值，取值范围小于所述鉴相模块的采样周期；Foc为所述OCXO输出频率，单位为Hz，Tdac为所述DAC模块的调整周期，单位为秒；以及Fdalsb为所述DAC对所述OCXO进行调整的最小频率，单位为Hz。
基于以上实施例，本申请实施例还提供了一种计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行图2所示的实施例提供的一种时钟调整方法。
基于以上实施例，本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，所述计算机程序被计算机执行时，使得计算机执行图2所示的实施例提供的一种时钟调整方法。
基于以上实施例，本申请实施例还提供了一种芯片，所述芯片用于读取存储器中存储的计算机程序，实现图2所示的实施例提供的一种时钟调整方法。
基于以上实施例，本申请实施例提供了一种芯片系统，该芯片系统包括处理器，用于支持计算机装置实现图3所示的实施例中时钟控制装置的功能。在一种可能的设计中，所述芯片系统还包括存储器，所述存储器用于保存该计算机装置必要的程序和数据。该芯片系统，可以由芯片构成，也可以包含芯片和其他分立器件。
综上所述，本申请提供了一种时钟调整方法及装置，在本申请实施例的技术方案中，所述时钟同步系统包括：鉴相模块、恒温晶振OCXO、转换集成DAC模块、低通滤波模块；时钟控制模块确定时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率，根据所述鉴相频率，确定所述鉴相模块的采样周期；然后，所述时钟控制模块根据设定时钟调整值与所述采样周期，确定时钟调整因子；其次，所述时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；最后，所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。该方法中，根据设定时钟调整值与所述采样周期确定时钟调整因子，根据所述时钟调整因子的非整数部分，通过DAC模块对所述OCXO的相位进行调整，可以实现对时钟同步系统中的时钟进行高精度调整，从而提升系统的性能，减少了硬件上的成本开销。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种时钟调整方法，应用于基站的时钟同步系统中，其中，所述时钟同步系统包括：鉴相模块、恒温晶振OCXO、转换集成DAC模块、低通滤波模块；其特征在于，所述方法包括：
时钟控制模块确定所述时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率；
所述时钟控制模块根据所述鉴相频率，确定所述鉴相模块的采样周期，所述鉴相模块的采样周期为所述鉴相模块的鉴相频率的倒数；
所述时钟控制模块根据设定时钟调整值与所述采样周期，确定时钟调整因子，其中，所述时钟调整因子为所述设定时钟调整值与所述采样周期的商；
所述时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；
所述时钟控制模块根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整；
所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。
2.如权利要求1所述的方法，其特征在于，所述时钟控制模块根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整，包括：
所述时钟控制模块根据所述第一时钟调整因子生成所述鉴相模块的输出调整值；
所述时钟控制模块将所述鉴相模块的输出调整值叠加到所述鉴相模块的输出值中，以使调整后的所述鉴相模块的输出值输入到所述低通滤波模块后，所述低通滤波模块和所述DAC的输出值发生变化，实现所述OCXO的相位的变化。
3.如权利要求1所述的方法，其特征在于，所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整，包括：
所述时钟控制模块根据所述第二时钟调整因子，计算所述DAC模块的输出调整值；
所述时钟控制模块将所述DAC模块的输出调整值叠加到所述DAC模块的输出值中，以使调整后的所述DAC模块的输出值输入到所述OCXO后，实现所述OCXO的相位的变化。
4.如权利要求3所述的方法，其特征在于，所述时钟控制模块根据所述第二时钟调整因子，计算所述DAC模块的输出调整值，满足以下公式：
Figure FDA0003684807400000021
其中，ΔN为所述DAC模块的输出调整值，Tdelay为所述第二时钟调整因子，单位为秒，可取正负值，取值范围小于所述鉴相模块的采样周期；Foc为所述OCXO输出频率，单位为Hz，Tdac为所述DAC模块的调整周期，单位为秒；以及Fdalsb为所述DAC对所述OCXO进行调整的最小频率，单位为Hz。
5.一种时钟控制装置，应用于基站的时钟同步系统中，其中，所述时钟同步系统包括：鉴相模块、恒温晶振OCXO、转换集成DAC模块、低通滤波模块；其特征在于，包括：
获取单元，用于在确定所述时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率；
处理单元，用于根据所述鉴相频率，确定所述鉴相模块的采样周期，所述鉴相模块的采样周期为所述鉴相模块的鉴相频率的倒数；根据设定时钟调整值与所述采样周期，确定时钟调整因子，其中，所述时钟调整因子为所述设定时钟调整值与所述采样周期的商；
还用于根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整；根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。
6.如权利要求5所述的装置，其特征在于，所述处理单元在根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整时，用于：
根据所述第一时钟调整因子生成所述鉴相模块的输出调整值；
将所述鉴相模块的输出调整值叠加到所述鉴相模块的输出值中，以使调整后的所述鉴相模块的输出值输入到所述低通滤波模块后，所述低通滤波模块和所述DAC的输出值发生变化，实现所述OCXO的相位的变化。
7.如权利要求5所述的装置，其特征在于，所述处理单元在根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整时，用于：
根据所述第二时钟调整因子，计算所述DAC模块的输出调整值；
将所述DAC模块的输出调整值叠加到所述DAC模块的输出值中，以使调整后的所述DAC模块的输出值输入到所述OCXO后，实现所述OCXO的相位的变化。
8.如权利要求7所述的装置，其特征在于，所述处理单元根据所述第二时钟调整因子，计算所述DAC模块的输出调整值，满足以下公式：
Figure FDA0003684807400000031
其中，ΔN为所述DAC模块的输出调整值，Tdelay为所述第二时钟调整因子，单位为秒，可取正负值，取值范围小于所述鉴相模块的采样周期；Foc为所述OCXO输出频率，单位为Hz；Tdac为所述DAC模块的调整周期，单位为秒；以及Fdalsb为所述DAC对所述OCXO进行调整的最小频率，单位为Hz。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，当计算机程序在电子设备上运行时，使得所述电子设备执行如权利要求1-4任一项所述的方法。
10.一种芯片系统，其特征在于，所述芯片系统包括处理器，所述处理器用于获取存储器中存储的程序和数据，以执行如权利要求1至4任一项所述的方法。
CN202010143082.0A 2020-03-04 2020-03-04 一种时钟调整方法及装置 Active CN113364550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010143082.0A CN113364550B (zh) 2020-03-04 2020-03-04 一种时钟调整方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010143082.0A CN113364550B (zh) 2020-03-04 2020-03-04 一种时钟调整方法及装置

Publications (2)

Publication Number Publication Date
CN113364550A CN113364550A (zh) 2021-09-07
CN113364550B true CN113364550B (zh) 2022-07-19

Family

ID=77523356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010143082.0A Active CN113364550B (zh) 2020-03-04 2020-03-04 一种时钟调整方法及装置

Country Status (1)

Country Link
CN (1) CN113364550B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113949477B (zh) * 2021-12-21 2022-03-04 成都金诺信高科技有限公司 一种不同频率时钟信号的同步方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082658A (zh) * 2009-12-01 2011-06-01 中兴通讯股份有限公司 一种提高目的时钟频率稳定度的方法及装置
US8810290B1 (en) * 2011-01-11 2014-08-19 Hittite Microwave Corporation Fractional phase locked loop having an exact output frequency and phase and method of using the same
CN109120260A (zh) * 2018-09-07 2019-01-01 深圳市太铭科技有限公司 一种基于asic-tdc的时钟模块高精度鉴相系统及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082658A (zh) * 2009-12-01 2011-06-01 中兴通讯股份有限公司 一种提高目的时钟频率稳定度的方法及装置
US8810290B1 (en) * 2011-01-11 2014-08-19 Hittite Microwave Corporation Fractional phase locked loop having an exact output frequency and phase and method of using the same
CN109120260A (zh) * 2018-09-07 2019-01-01 深圳市太铭科技有限公司 一种基于asic-tdc的时钟模块高精度鉴相系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种GPS校准的数字式高精度守时钟;魏丰等;《仪器仪表学报》;20110415(第04期);全文 *

Also Published As

Publication number Publication date
CN113364550A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
US20120201338A1 (en) Two point modulation digital phase locked loop
US8364098B2 (en) PLL calibration
CN107135179B (zh) 一种设备频率校准方法及设备
US9350296B1 (en) Systems and methods for calibrating a dual port phase locked loop
CN103580713A (zh) 电子装置和时钟产生方法
CN113364550B (zh) 一种时钟调整方法及装置
EP1940018A1 (en) Fm modulator
US20170371990A1 (en) Model-based calibration of an all-digital phase locked loop
EP3264606A1 (en) Frequency based bias voltage scaling for phase locked loops
US20180091241A1 (en) Transmitter performance calibration systems and methods
US20180375519A1 (en) Phase synchronization between two phase locked loops
CN105634473A (zh) 移动终端的频率调整方法及装置
JP5422924B2 (ja) 発振装置、受信装置および発振制御方法
CN103686981B (zh) 多待或多通移动终端及其频偏调整方法
CN103873056B (zh) 振荡器自动校准装置及其校准方法
CN101984716B (zh) 一种输出基站主时钟的方法和装置
US20210265999A1 (en) Apparatuses for generating an oscillation signal
US9083318B2 (en) Digitally controlled oscillator and output frequency control method
US9036762B2 (en) Generating compatible clocking signals
CN104540155B (zh) 一种基站频率调整方法和装置
CN101115037A (zh) 一种数字接收机及其本振频率初始误差校准的方法
US20150358025A1 (en) Phase locked loop circuit equipped with unity gain bandwidth adjustment
CN111490777B (zh) 一种晶振频率检测处理方法及装置、逻辑器件、存储介质
CN110876178A (zh) 32k时钟的校准方法及装置
US20180227153A1 (en) Iterative frequency offset estimation in wireless networks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant