CN102081592B - 一种混合基dft和idft快速实现方法及装置 - Google Patents

Abstract

本发明公开了一种混合基DFT和IDFT快速实现方法及装置，本发明为第一级DFT运算产生整序读数地址，便于在后续计算中原地址读数，并为每级DFT运算配置二个中间缓存用于交替存储蝶形运算数据，采用级间流水控制，不会等到当前级处理完成后再进行下一级运算，而是在进行当前级运算时，当满足下一级运算条件时即开始进行下一级运算，极大提高了计算速度，节省了处理时间，且所需的整体存储量不会增大。

Description

一种混合基DFT和IDFT快速实现方法及装置

技术领域

本发明涉及移动通信领域，特别是涉及数字信号处理系统DFT(DiscreteFourier Transform，离散傅立叶变换)和IDFT(Inverse Discrete Fourier Transform，离散傅立叶逆变换)算法定点实现的一种高速硬件实现方案。

背景技术

在数字信号处理中，特别是对于有限长序列，DFT是一种尤为重要的数学变换，其实质是有限长序列傅立叶变换的有限点离散采样，开辟了频域离散化的道路，使数字信号处理可以在频域采用数字运算的方法进行，大大增加了数字信号处理的灵活性。DFT在数字通信、语音信号处理、图像处理、功率谱估计、地震以及数值分析等各个领域都有广泛的应用。其中，称不能使用基2类快速FFT(Fast Fourier Transform，快速傅立叶变换)算法来计算的DFT为一般数DFT运算。

目前计算一般数DFT的算法大概有两类，一类是混合基算法，以Cooley-Tukey算法理论为基础，基2类的FFT算法也是以此理论为基础修改得到；另一类就是以快速卷积算法理论为基础的，代表算法是素因子算法(PFA)和Winograd付里叶变换算法(WFTA)。这两类算法的设计思想都是想通过把大点数的DFT转化成小点数的DFT进行运算来达到减少运算复杂度的目的，PFA和WFTA算法则都要求所分解的小长度之间互素，因为只有互素，这两种算法才能发挥出通过不断嵌套直到最后调用小点数DFT进行运算来节省计算复杂度的目的，且PFA算法的映射过程较为复杂。

混合基DFT算法是把大点数据进行分解，得到多个不同因子的乘积，再根据小点数DFT公式计算不同因子的DFT。其原理见文献《self-sorting mixed-radixfast fourier transforms》，C TEMPERTON Journal of computational physics(Print)52：11，1-23，Elsevier，1983，整个算法过程简单，便于实现，且混合基算法不要求分解的小长度之间互素，相对于直接运算DFT，复杂度得到了减小。

现有混合基DFT算法通常采用两个存储器并在之间进行乒乓操作，实现每一级的运算，如图1所示，从存储器1中读取数据，经过蝶形运算后，结果数据存入存储器2，完成第一级运算，然后从存储器2读数，经过蝶形运算后，存入存储器1中，完成第二级运算，如此切换，完成各级运算，但这种处理方法需要在前面一级运算完成后才能进行后面一级运算，所需要时间量为所有各级运算耗时之和，导致其处理所耗时间很长。

发明内容

本发明所解决的问题是提供一种计算速度更快、处理时间更短的高速混合基DFT实现方法及装置。

为解决以上问题，本发明提供一种混合基DFT和IDFT快速实现方法，包括以下步骤：

步骤A：初始化，并为第一级DFT运算产生整序读数地址；

所述初始化为：在混合基DFT运算之前根据系统需要处理的点数计算各级中间缓存大小，为每一级DFT运算预生成两个中间缓存，为每一级DFT运算生成一个蝶形运算次数计数器Bt，清零Bt；

优选地，两个中间缓存大小相等。

所述产生整序读数地址的方法进一步包括以下步骤：

步骤a：求顺序基底权值，方法为：

各级DFT运算基底为f₁，f₂，f₃......f_N，则每个基底对应的权值为 $\mathrm{Xj}=\underset{i=j+1}{\overset{N}{\mathrm{\Π}}}{f}_i,$ 1≤j≤N-1，而X_N＝1；

步骤b：求出读数地址，方法为：

由最大级数N确定地址宽度，表示为[N，…，2，1]，左边为高地址位，右边为低地址位；地址位对应的进位门限和权值分别为λ_N，…，λ₂，λ₁和X_N，…，X₂，X₁；

其中，λ_N，…，λ₂，λ₁等于对应的f₁，f₂，f₃......f_N值；

假定各个地址位上的初始值都为0，每个时钟从最低地址位加1，满足进位原则时进位，则每个时钟读取数据的地址为，当前各地址位上的数与其对应的权值乘积之和；

所述进位原则为：当前地址位上的数达对应进位门限时向高位进1位。

步骤B：判断当前DFT运算的级数是否小于最大级数N，若是进入下一步，否则转到步骤G；

步骤C：当前级DFT运算读数并进行蝶形运算，将蝶形运算结果存储于一个中间缓存，当前级蝶形运算计数器Bt加1；

步骤D：判断是否满足进入下一级运算条件，若满足，则当前级DFT运算转换中间缓存，即将其后蝶形运算结果存储于另一个中间缓存，同时进入步骤E和F；否则，进入步骤E；

步骤E：判断当前级DFT运算是否结束，即判断其蝶形运算次数Bt是否达到当前级蝶形运算的最大次数m_i，若Bt≤m_i，则重复步骤C至D，否则，结束当前级DFT运算

步骤F：进入下一级DFT运算，下一级DFT运算从当前级DFT运算的中间缓存读数，重复步骤B至D

步骤G：最后一级的处理；

首先获得最后一级处理的相关参数f_i，p_i，m_i，q_i，其中i＝N；然后由数据读取控制模块选择，从前一级的中间缓存中连续读数据，读数地址为每份中再每隔p_i-1-1取一个点，总共可以取f_i个点；

优选地，混合基IDFT快速实现方法与以上所述DFT实现方法基本相同，区别之处在于：

1)在初始化开始的时候，配置相关指示信号，使能IDFT运算；

2)各级DFT运算在进行的蝶形运算的时候，每一次蝶形运算的结果乘以1/f_i，f_i为当前级的基底；

为解决以上问题，本发明还提供了一种混合基DFT和IDFT快速实现装置，包括接口单元、控制单元、地址整序单元和级运算处理单元；

所述接口单元，包含外部输入输出数据存储器和参数存储模块，存储外部输入输出数据；将外部送入数据，存入输入输出数据存储器中，并在相关参数存储模块中根据相应参数配置寄存器，指示启动DFT或者IDFT运算，并指明各级运算的基底；

进一步地，所述接口单元还可以包括旋转因子存储模块，存储各级蝶形运算所需旋转因子；将蝶形运算的旋转因子进行预保存可以避免在计算时再计算蝶形运算的旋转因子，可以进一步提高计算速度。

所述控制单元，完成接口和功能时钟的切换，实现外部对整个模块的控制(包括数据和相关参数的输入输出)，并控制级间流水线处理时各级的启动，同时在计算结束时产生中断；启动计算过程，并控制启动第一级处理单元，开始从接口单元的输入输出数据模块按整序方法读数，并统计当前级蝶形运算次数Bt，同时判断Bt是否满足mod((f_i+1-1)×p_i/f_i+1，Bt)＝0，若满足，则控制启动下一级的运算，并将下一级作为控制模块统计蝶形运算次数的当前级，重新统计该级的次数和判断。若不满足，则继续统计；

所述地址整序单元，为第一级DFT运算产生整序读数地址，进一步包括顺序基底权值计算单元和读数地址产生单元；

所述顺序基底权值计算单元计算基底权值，各级DFT运算基底为f₁，f₂，f₃......f_N，则每个基底对应的权值为 $\mathrm{Xj}=\underset{i=j+1}{\overset{N}{\mathrm{\Π}}}{f}_i,$ 1≤j≤N-1，而X_N＝1；

所述读数地址产生单元产生读数地址，具体为：

由最大级数N确定地址宽度，表示为[N，…，2，1]，左边为高地址位，右边为低地址位；地址位对应的进位门限和权值分别为λ_N，…，λ₂，λ₁(λ_N，…，λ₂，λ₁等于对应的f₁，f₂，f₃......f_N值)和X_N，…，X₂，X₁；

假定各个地址位上的初始值都为0，每个时钟从最低地址位加1，满足进位原则时进位，则每个时钟读取数据的地址为，当前各地址位上的数与其对应的权值乘积之和；

所述进位原则为：当前地址位上的数达对应进位门限时向高位进1位。

所述级运算处理单元，完成相应级数的数据处理和中间结果存储，进一步包含两个中间缓存，中间缓存控制模块，蝶形运算模块；

所述两个中间缓存用于存储蝶形运算结果，并在中间缓存控制模块的控制下，交替存储数据；

优选地，两个中间缓存大小相等。

所述蝶形运算模块完成处理数据和相应旋转因子的读取，并完成本级基底对应的蝶形运算，每一级运算，调用该级蝶形运算模块，进行相应的蝶形运算；

所述中间缓存控制模块控制蝶形运算结果存入中间缓存中，当Bt满足mod((f_i+1-1)×p_i/f_i+1，Bt)＝0时，中间缓存控制模块控制切换中间存储，将后续计算结果切换至另一个中间缓存存储。当另一个中间缓存的数据也满足此条件时，再切换回原先的中间缓存，交替反复，直到本级计算完成。

与现有技术相比，本发明为第一级DFT运算产生整序读数地址，便于在后续计算中原地址读数，并为每级DFT运算配置二个中间缓存用于存储蝶形运算数据，采用级间流水控制，不会等到当前级处理完成后再进行下一级运算，而是在进行当前级运算时，当满足下一级运算条件时即开始进行下一级运算，极大提高了计算速度，节省了处理时间，且与现有技术相比所需的整体存储量不会增大。

附图说明

图1是现有技术混合基DFT算法乒乓操作示意图

图2是本发明混合基DFT和IDFT快速实现方法优选实施例流程图

图3是本发明混合基DFT和IDFT快速实现装置优选实施例结构图

图4是本发明级运算处理单元内部结构图

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明混合基DFT和IDFT快速实现方法及装置作进一步详细说明。

假设总数据点数为K，依混合基算式把K点数据分解成N个小点数，得到N个因子的乘积，表示为 $K=\underset{i=1}{\overset{N}{\mathrm{\Π}}}{f}_i,$ 其中，N为K点数据处理的最大级数；f_i表示第i级运算的因子，也即是第i级DFT运算的基底，i表示当前级。

以下的描述中，一些参数定义为：

m_i表示当前级蝶形运算的最大次数。

p_i表示前i级因子的乘积(包含第i级)，即p_i＝f₁f₂...f_i。

q_i表示i级后剩下因子的乘积，q_i＝K/p_i。

图2是本发明混合基DFT和IDFT快速实现方法优选实施例流程图，该方法包括以下步骤：

步骤A：初始化，并为第一级DFT运算产生整序读数地址；

所述初始化为：在混合基DFT运算之前根据系统需要处理的点数计算各级中间缓存大小，为每一级DFT运算预生成两个中间缓存，为每一级DFT运算生成一个蝶形运算次数计数器Bt，清零Bt；

优选地，两个中间缓存大小相等；

所述产生整序读数地址的方法包括以下步骤：

步骤a：求顺序基底权值；

各级DFT运算基底为f₁，f₂，f₃......f_N，则每个基底对应的权值为 $\mathrm{Xj}=\underset{i=j+1}{\overset{N}{\mathrm{\Π}}}{f}_i,$ 1≤j≤N-1，而X_N＝1；

步骤b：求出读数地址；

由最大级数N确定地址宽度，表示为[N，…，2，1]，左边为高地址位，右边为低地址位；地址位对应的进位门限和权值分别为λ_N，…，λ₂，λ₁(λ_N，…，λ₂，λ₁等于对应的f₁，f₂，f₃......f_N值)和X_N，…，X₂，X₁；

假定各个地址位上的初始值都为0，每个时钟从最低地址位加1，满足进位原则时进位，则每个时钟读取数据的地址为，当前各地址位上的数与其对应的权值乘积之和；

所述进位原则为：当前地址位上的数达对应进位门限时向高位进1位。

步骤B：判断当前DFT运算的级数i是否小于最大级数N，若是进入下一步，否则转到步骤G；

步骤C：当前级DFT运算读数并进行蝶形运算，将蝶形运算结果存储于一个中间缓存，当前级蝶形运算次数计数器Bt加1；

步骤D：判断是否满足进入下一级运算条件，若满足，则当前级DFT运算转换中间缓存，即将其后蝶形运算结果存储于另一个中间缓存，同时进入步骤E和F；否则，进入步骤E；

所述判断是否满足进入下一级运算的条件为蝶形运算次数Bt是否满足mod((f_i+1-1)×p_i/f_i+1，Bt)＝0；

步骤E：判断当前级DFT运算是否结束，即判断其蝶形运算次数Bt是否达到m_i，若Bt≤m_i，重复步骤C至D，否则，结束当前级DFT运算。

步骤F：进入下一级DFT运算，下一级DFT运算从当前级DFT运算的中间缓存读数，重复步骤B至D

步骤G：最后一级的处理；

首先获得最后一级处理的相关参数f_i，p_i，m_i，q_i，其中i＝N；然后由数据读取控制模块选择，从前一级的中间缓存中连续读数据，读数地址为每份中再每隔p_i-1-1取一个点，总共可以取f_i个点。

优选地，混合基IDFT快速实现方法与以上所述DFT实现方法基本相同，区别之处在于：

1)在初始化开始的时候，配置相关指示信号，使能IDFT运算；

2)各级DFT运算在进行的蝶形运算的时候，每一次蝶形运算的结果乘以1/f_i，f_i为当前级的基底；

优选地，在各级DFT运算开始时，先计算本级蝶形运算旋转因子并保存，在进行蝶形运算时直接调用，将蝶形运算的旋转因子进行预保存可以避免在计算时再计算蝶形运算的旋转因子，可以进一步提高计算速度。

图3是本发明混合基DFT和IDFT快速实现装置优选实施例结构图，该装置包括接口单元、控制单元、地址整序单元和级运算处理单元；

所述接口单元，包含外部输入输出数据存储器和参数存储模块，存储外部输入输出数据；将外部送入数据，存入输入输出数据存储器中，并在相关参数存储模块中根据相应参数配置寄存器，指示启动DFT或者IDFT运算，并指明各级运算的基底；

进一步地，所述接口单元还可以包括旋转因子存储模块，预先存储各级蝶形运算所需旋转因子；将蝶形运算的旋转因子进行预保存可以避免在计算时再计算蝶形运算的旋转因子，可以进一步提高计算速度。

所述控制单元，完成接口和功能时钟的切换，实现外部对整个模块的控制(包括数据和相关参数的输入输出)，并控制级间流水线处理时各级的启动，同时在计算结束时产生中断；启动计算过程，并控制启动第一级处理单元，开始从接口单元的输入输出数据模块按整序方法读数，并统计当前级蝶形运算次数Bt，同时判断Bt是否满足mod((f_i+1-1)×p_i/f_i+1，Bt)＝0，若满足，则控制启动下一级的运算，并将下一级作为控制模块统计蝶形运算次数的当前级，重新统计该级的次数和判断。若不满足，则继续统计。

所述地址整序单元，为第一级DFT运算产生整序读数地址，进一步包括顺序基底权值计算单元和读数地址产生单元；

所述顺序基底权值计算单元计算基底权值，各级DFT运算基底为f₁，f₂，f₃......f_N，则每个基底对应的权值为 $\mathrm{Xj}=\underset{i=j+1}{\overset{N}{\mathrm{\Π}}}{f}_i,$ 1≤j≤N-1，而X_N＝1；

所述读数地址产生单元产生读数地址，产生方式为：

由最大级数N确定地址宽度，表示为[N，…，2，1]，左边为高地址位，右边为低地址位；地址位对应的进位门限和权值分别为λ_N，…，λ₂，λ₁(λ_N，…，λ₂，λ₁等于对应的f₁，f₂，f₃......f_N值)和X_N，…，X₂，X₁；

假定各个地址位上的初始值都为0，每个时钟从最低地址位加1，满足进位原则时进位，则每个时钟读取数据的地址为，当前各地址位上的数与其对应的权值乘积之和。

所述进位原则为：当前地址位上的数达对应进位门限时向高位进1位。

所述级运算处理单元，完成相应级数的数据处理和中间结果存储，进一步包含两个中间缓存，中间缓存控制模块，蝶形运算模块，如图4所示；

所述两个中间缓存，用于存储蝶形运算结果，并在中间缓存控制模块的控制下，交替存储数据；

优选地，所述两个中间缓存大小相等；

所述蝶形运算模块完成处理数据和相应旋转因子的读取，并完成本级基底对应的蝶形运算，每一级运算，调用该级蝶形运算模块，进行相应的蝶形运算；

所述中间缓存控制模块控制蝶形运算结果存入中间缓存中，当Bt满足mod((f_i+1-1)×p_i/f_i+1，Bt)＝0时，中间缓存控制模块控制切换中间存储，将后续计算结果切换至另一个中间缓存存储。当另一个中间缓存的数据也满足此条件时，再切换回原先的中间缓存，交替反复，直到本级计算完成。

尽管本发明详细通过实施例详细介绍了混合基DFT快速实现方法及装置，但混合基IDFT快速实现方法及装置只需根据DFT快速实现方法及装置作简单变形，因此IDFT快速实现方法及装置也在本发明保护范围之内。

以上所举实施例，对本发明的目的、技术方案和优点进行了进一步的详细说明，所应理解的是，以上所举实施例仅为本发明的优选实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种混合基DFT和IDFT快速实现方法，其特征在于，包括以下步骤：

步骤A：初始化，并为第一级DFT运算产生整序读数地址；

步骤B：判断当前DFT运算的级数是否小于最大级数N，若是，则进入下一步，否则转到步骤G；

步骤C：当前级DFT运算读数并进行蝶形运算，将蝶形运算结果存储于一个中间缓存，当前级蝶形运算计数器Bt加1；

步骤D：判断是否满足进入下一级运算条件，若满足，则进入步骤F，同时切换蝶形运算结果存储位置，使后续结果存储于另一中间缓存，然后进入步骤E；否则，进入步骤E；

步骤E：判断当前级DFT运算是否结束，即判断其蝶形运算次数是否达到当前级蝶形运算的最大次数，若未达到，则重复步骤C至D，否则，结束当前级DFT运算；

步骤F：进入下一级DFT运算，下一级DFT运算从当前级DFT运算的中间缓存读数，重复步骤B至D；

步骤G：最后一级的处理。

2.如权利要求1所述混合基DFT和IDFT快速实现方法，其特征在于，步骤A

所述初始化为：在混合基DFT运算之前根据系统需要处理的点数计算各级中间缓存大小，为每一级DFT运算预生成两个中间缓存，表示为所述一个中间缓存和所述另一个中间缓存，为每一级DFT运算生成一个蝶形运算次数计数器Bt，清零Bt；

所述产生整序读数地址的步骤进一步包括以下步骤：

步骤a：求顺序基底权值；

各级DFT运算基底为f₁，f₂，f₃......f_N，则每个基底对应的权值为1≤j≤N-1，而X_N＝1；

步骤b：求出读数地址；

由最大级数N确定地址宽度，表示为[N，…，2，1]，左边为高地址位，右边为低地址位；地址位对应的进位门限和权值分别为λ_N，…，λ₂，λ₁和X_N，…，X₂，X₁，其中，λ_N，…，λ₂，λ₁等于对应的f₁，f₂，f₃......f_N值；

假定各个地址位上的初始值都为0，每个时钟从最低地址位加1，满足进位原则时进位，则每个时钟读取数据的地址为，当前各地址位上的数与其对应的权值乘积之和；

所述进位原则为：当前地址位上的数达对应进位门限时向高位进1位。

3.如权利要求2所述混合基DFT和IDFT快速实现方法，其特征在于，所述两个中间缓存大小相等。

4.如权利要求1所述混合基DFT和IDFT快速实现方法，其特征在于，步骤D所述判断是否满足进入下一级运算的条件为蝶形运算次数Bt是否满足mod((f_i+1-1)×p_i/f_i+1，Bt)＝0，其中，所述p_i表示前i级因子的乘积，即p_i＝f₁f₂...f_i，所述f_i+1和f_i为DFT运算的基底。

5.如权利要求1所述混合基DFT和IDFT快速实现方法，其特征在于，步骤G的处理方式为：首先获得最后一级处理的相关参数f_i，p_i，m_i，q_i，其中i＝N；然后由数据读取控制模块选择，从前一级的中间缓存中连续读数据，读数地址为每份中再每隔p_i-1-1取一个点，总共可以取f_i个点，其中，所述m_i表示当前级蝶形运算的最大次数，q_i表示i级后剩下因子的乘积，q_i＝K/p_i，

p_i表示前i级因子的乘积，即p_i＝f₁f₂...f_i，f_i+1和f_i为DFT运算的基底。

6.如权利要求1-4任一所述混合基DFT和IDFT快速实现方法，其特征在于，在步骤F所述进入下一级DFT运算之后，先计算本级蝶形运算旋转因子并保存，在进行蝶形运算时直接调用。

7.一种实现权利要求1所述方法的混合基DFT和IDFT快速实现装置，其特征在于，包括接口单元、控制单元、地址整序单元和级运算处理单元；

所述接口单元，包含外部输入输出数据存储器和参数存储模块，存储外部输入输出数据；将外部送入数据，存入输入输出数据存储器中，并在相关参数存储模块中根据相应参数配置寄存器，指示启动DFT或者IDFT运算，并指明各级运算的基底；

所述控制单元，完成接口和功能时钟的切换，实现外部对整个模块的控制，并控制级间流水线处理时各级的启动，同时在计算结束时产生中断；启动计算过程，并控制启动第一级处理单元，开始从接口单元的输入输出数据模块按整序方法读数，并统计当前级蝶形运算次数Bt，同时判断Bt是否满足mod((f_i+1-1)×p_i/f_i+1，Bt)＝0，若满足，则控制启动下一级的运算，并将下一级作为控制模块统计蝶形运算次数的当前级，重新统计该级的次数和判断；若不满足，则继续统计；

所述地址整序单元，为第一级DFT运算产生整序读数地址；

所述级运算处理单元，完成相应级数的数据处理和中间结果存储；

所述p_i表示前i级因子的乘积，即p_i＝f₁f₂...f_i；f_i+1和f_i为DFT运算的基底。

8.如权利要求7所述混合基DFT和IDFT快速实现装置，其特征在于，所述接口单元还包括旋转因子存储模块，预先存储各级蝶形运算所需旋转因子。

9.如权利要求7所述混合基DFT和IDFT快速实现装置，其特征在于，所述地址整序单元进一步包括顺序基底权值计算单元和读数地址产生单元；

所述顺序基底权值计算单元计算基底权值，各级DFT运算基底为f₁，f₂，f₃......f_N，则每个基底对应的权值为

1≤j≤N-1，而X_N＝1；

所述读数地址产生单元产生读数地址，产生方式为：

由最大级数N确定地址宽度，表示为[N，…，2，1]，左边为高地址位，右边为低地址位；地址位对应的进位门限和权值分别为λ_N，…，λ₂，λ₁和X_N，…，X₂，X₁，其中，λ_N，…，λ₂，λ₁等于对应的f₁，f₂，f₃......f_N值；

假定各个地址位上的初始值都为0，每个时钟从最低地址位加1，满足进位原则时进位，则每个时钟读取数据的地址为，当前各地址位上的数与其对应的权值乘积之和；

所述进位原则为：当前地址位上的数达对应进位门限时向高位进1位。

10.如权利要求7所述混合基DFT和IDFT快速实现装置，其特征在于，所述级运算处理单元，进一步包含两个中间缓存，中间缓存控制模块，蝶形运算模块；

所述两个中间缓存，用于存储蝶形运算结果，并在中间缓存控制模块的控制下，交替存储数据；

所述蝶形运算模块完成处理数据和相应旋转因子的读取，并完成本级基底对应的蝶形运算，每一级运算，调用该级蝶形运算模块，进行相应的蝶形运算；

所述中间缓存控制模块控制蝶形运算结果存入中间缓存中，当Bt满足mod((f_i+1-1)×p_i/f_i+1，Bt)＝0时，中间缓存控制模块控制切换中间存储，将后续计算结果切换至另一个中间缓存存储，当另一个中间缓存的数据也满足此条件时，再切换回原先的中间缓存，交替反复，直到本级计算完成；

其中，所述p_i表示前i级因子的乘积，即p_i＝f₁f₂...f_i；f_i+1和f_i为DFT运算的基底。

Images