CN102339274B - 一种快速傅里叶变换处理器 - Google Patents

一种快速傅里叶变换处理器 Download PDF

Info

Publication number
CN102339274B
CN102339274B CN2011103264949A CN201110326494A CN102339274B CN 102339274 B CN102339274 B CN 102339274B CN 2011103264949 A CN2011103264949 A CN 2011103264949A CN 201110326494 A CN201110326494 A CN 201110326494A CN 102339274 B CN102339274 B CN 102339274B
Authority
CN
China
Prior art keywords
storage unit
data
unit
time period
computing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011103264949A
Other languages
English (en)
Other versions
CN102339274A (zh
Inventor
张挺
陈岚
冯燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2011103264949A priority Critical patent/CN102339274B/zh
Publication of CN102339274A publication Critical patent/CN102339274A/zh
Application granted granted Critical
Publication of CN102339274B publication Critical patent/CN102339274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

本发明公开了一种快速傅里叶变换处理器，包括：N个计算单元和N+2个存储单元，其中，对于N+2个存储单元中任一存储单元循环在N+2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N+2个操作，在N+2个时间段内的任意一当前时间段中，所述N+2个存储单元一一对应地执行所述N+2个操作中的一个操作。本发明可以在不降低运算速度的前提下减小每个处理器中的存储单元的个数，因此可以有效减小处理器的尺寸。

Description

一种快速傅里叶变换处理器
技术领域
本发明涉及运算处理器技术领域，特别是涉及一种快速傅里叶变换处理器。
背景技术
快速傅里叶变换(Fast Fourier Transform，FFT)在计算机、通信、气象学、光学等多个领域应用广泛，快速傅里叶变换处理器是实现快速傅里叶变换的高效器件。为了快速得出傅里叶变换的结果，FFT使用抽选法将N点的离散傅里叶变换DFT分解为两个N/2的DFT，然后继续进行分解，直到分解为多个2点或4点的DFT。如图1所示，为基2时间抽选法8点FFT算法流图。从图1中可以看出整个运算过程分为四个阶段：(0)、倒序重排；(1)、第一次迭代运算；(2)、第二次迭代运算；(3)、第三次迭代运算。每一次迭代运算都可以使用一个蝶算单元进行计算。对于N点基r的FFT，需要logrN次迭代运算。
为了提高实际运算速度，人们开发出了级联处理运算的方式，如2所示为现有的应用级联处理运算的8点基2快速傅里叶变换的处理器的结构示意图，图3所示为4点基2快速傅里叶变换的处理器的结构示意图。如图2所示，对于基2时间抽选法8点FFT，可以使用8个存储单元和三个基2蝶算单元进行计算处理。这种运算方式的好处是：运算速度较高。它的存储结构采用“乒乓操作”，输入数据流被分配到两个存储单元。在第1个周期，将输入的数据送入第一存储单元001；在第2个周期，将输入的数据送入第二存储单元002，同时将第一存储单元001中上一周期存储的数据送到第一基2蝶算单元021中进行计算处理，将运算的结果存储到第三存储单元003中；在第3个周期，第一存储单元001再次存入数据，同时第二存储单元002中上一周期存储的数据被送到第一基2蝶算单元021中进行运算处理，将运算的结果存储到第四存储单元004中。后面的存储单元和基2蝶算单元按照相似的流程进行处理，第七存储单元007或第八存储单元008中存储的即为最终计算结果。整个处理器不停的按照这样的步骤进行处理，每个周期都可以获得一个最终计算结果，大大提高了运算速度。
随着科学技术的发展，人们对处理器的要求也越来越高，人们要求处理器更加的小型化，而处理器中存储单元的多少是影响处理器尺寸的重要因素。现有的级联处理运算需要2logrN+2个存储单元，致使处理器小型化存在困难。因此，如何减少FFT处理器中存储单元的个数成为了摆在研发人员面前的一个技术难题。
发明内容
为解决上述技术问题，本发明实施例提供一种快速傅里叶变换处理器，以实现减小处理器面积的目的，技术方案如下：
一种快速傅里叶变换处理器，包括：N个计算单元以及N+2个存储单元，所述N为自然数，其中：
对于N+2个存储单元中任一存储单元循环在N+2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N+2个操作，在N+2个时间段内的任意一当前时间段中，所述N+2个存储单元一一对应地执行所述N+2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N+2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；
其中，所述N个不同的数据更新操作中的任一数据更新操作包括：与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。
优选的，所述存储单元为随机存储单元RAM。
优选的，所述计算单元为基r蝶算单元，其中r为自然数。
优选的，所述计算单元与所述存储单元之间通过多路选择器进行连接。
与上面的一种快速傅里叶变换出路器相对应，本发明还提供了一种快速傅里叶变换处理器的工作方法，包括：
为处理器设置N个计算单元以及N+2个存储单元，所述N为自然数；
对于N+2个存储单元中任一存储单元循环在N+2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N+2个操作，在N+2个时间段内的任意一当前时间段中，所述N+2个存储单元一一对应地执行所述N+2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N+2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；
其中，所述N个不同的数据更新操作中的任一数据更新操作包括：与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。
优选的，所述存储单元为随机存储单元RAM。
优选的，所述计算单元为基r蝶算单元，其中r为自然数。
优选的，所述计算单元与所述存储单元之间通过多路选择器进行连接。
优选的，当所述N为1时，所述N+2个存储单元中任一存储单元循环在N+2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N+2个操作，包括：
接收输入的初始数据；
将该存储单元中的数据发送到计算单元中进行计算，接收计算结果并替换该存储单元中的数据；
将存储单元中的数据输出。
通过应用以上技术方案，本发明可以在不降低运算速度的前提下使每个处理器中的存储单元个数减小，因此可以有效减小处理器的尺寸。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为基2时间抽选法8点FFT算法流图；
图2为现有的应用级联处理运算的8点基2快速傅里叶变换的处理器的结构示意图；
图3所示为现有的应用级联处理运算的4点基2快速傅里叶变换的处理器的结构示意图；
图4为本发明实施例提供的一种4点基2快速傅里叶变换处理器的结构示意图；
图5为本发明实施例提供的一种4点基2快速傅里叶变换处理器周期a的数据处理示意图；
图6为本发明实施例提供的一种4点基2快速傅里叶变换处理器周期a+1的数据处理示意图；
图7为本发明实施例提供的一种4点基2快速傅里叶变换处理器周期a+2的数据处理示意图；
图8为本发明实施例提供的一种4点基2快速傅里叶变换处理器周期a+3的数据处理示意图；
图9为本发明实施例提供的另一种4点基2快速傅里叶变换处理器的结构示意图；
图10为本发明实施例提供的一种快速傅里叶变换处理器的工作方法中4点基2FFT某一数据的执行流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明实施例提供的一种快速傅里叶变换处理器，包括：N个计算单元，以及N+2个存储单元，所述N为自然数，其中：
对于N+2个存储单元中任一存储单元循环在N+2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N+2个操作，在N+2个时间段内的任意一当前时间段中，所述N+2个存储单元一一对应地执行所述N+2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N+2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；
其中，所述N个不同的数据更新操作中的任一数据更新操作包括：与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。
当然，上述“N”也可以由logrN代替，以便于与现有技术对比。
其中，存储单元可以为随机存储单元RAM；计算单元可以为基r蝶算单元，其中r为自然数。
其中，计算单元与存储单元之间可以通过多路选择器进行连接。
为方便理解，下面采用另外一种对本发明的快速傅里叶变换处理器的描述方式：
一种快速傅里叶变换处理器，包括：N个计算单元，以及N+2个存储单元，所述N为自然数，其中：
所述N个计算单元分别为第1计算单元，第2计算单元，......，和第N计算单元，所述第n计算单元用于对第n级数据执行计算操作，其中，第n级数据指初始数据从处理器外部输入经过所述N个计算单元n-1次计算后存至存储单元的数据，其中，n＜＝N；
在N+2个时间段内的任意一当前时间段中，所述N+2个存储单元中的第一存储单元接收处理器外部输入的初始数据，所述N+2个存储单元中的第N+2存储单元向处理器外部输出已存储的第N级数据；所述N个计算单元按照存储单元中数据级数一一对应地与所述N+2个存储单元中的其余N个存储单元电性相通，其中，所述第n计算单元将与之相对应的存储单元中第n级数据进行计算，获得第n+1级数据，并将所述第n+1级数据送回所述与之相对应的存储单元替换所述第n级数据，所述当前时间段中与第n计算单元相对应的存储单元，在所述当前时间段的下一时间段中，与第n+1计算单元电性相通。
其中，所述电性相通即为将存储单元中数据输入计算单元中进行计算，并使计算结果替换该存储单元中的数据。
需要说明的是，第1级数据即为初始数据，即外部向存储单元输入的数据。
需要说明的是，第1、第2存储单元仅用于输入输出的功能区分，并不限制存储单元在处理器当中的物理位置关系。
为方便理解下面举例说明：当计算单元为基2蝶算单元，且N＝4时，如图4所示，本发明实施例提供的一种快速傅里叶变换处理器包括：
2个基2蝶算单元：第一基2蝶算单元021和第二基2蝶算单元022；
四个存储单元：第一存储单元001、第二存储单元002、第三存储单元003和第四存储单元004。
由于整个计算过程是循环执行的，因此随即选择一个周期a，从该周期开始进行说明。
周期a：如图5所示，第一存储单元001存入初始数据1-1；第二存储单元002中初始数据2-1输入第一基2蝶算单元021中进行计算处理，得出计算结果为数据2-2并替换第二存储单元002中原有数据2-1，即周期a后第二存储单元002中存储的为数据2-2；第三存储单元003中数据3-2输入第二基2蝶算单元022中进行计算处理，得出计算结果3-3并替换第三存储单元003中原有数据3-2；第四存储单元004中的数据4-3进行输出处理，数据4-3为初始数据4-1的最终计算结果。
周期a+1：如图6所示，第四存储单元004中存入初始数据4-1；第一存储单元001中初始数据1-1输入第一基2蝶算单元021中进行计算处理，得出计算结果1-2并替换第一存储单元001中原有数据1-1；第二存储单元002中数据2-2输入第二基2蝶算单元022中进行处理，得出计算结果2-3并替换第二存储单元002中原有数据2-2；第三存储单元003中数据3-3进行输出处理，数据3-3为初始数据3-1的最终计算结果；
周期a+2：如图7所示，第三存储单元003中存入初始数据3-1；第四存储单元004中初始数据4-1输入第一基2蝶算单元021中进行计算处理，得出计算结果4-2并替换原有数据4-1；第一存储单元001中数据1-2输入第二基2蝶算单元022中进行计算，得出计算结果1-3并替换原有数据1-2；第二存储单元002中数据2-3进行输出处理，数据2-3为初始数据2-1的最终计算结果。
周期a+3：如图8所示，第二存储单元002中存入初始数据2-1；第三存储单元003中初始数据3-1输入第一基2蝶算单元021中进行计算，得出计算结果3-2并替换原有数据3-1；第四存储单元中数据4-2输入第二基2蝶算单元022进行计算，得出结果4-3并替换原有数据4-2；第一存储单元001中数据1-3进行输出处理，数据1-3为初始数据1-1的最终计算结果。
周期a+4与周期a的执行内容相同。
当计算单元的个数为logrN时，本发明的快速傅里叶处理器需要logrN+2个存储单元。
从以上举例可以看出，本发明所需要的存储单元个数要比现有的级联处理运算需要的存储单元个数少logrN个，可以使处理器更加小型化。同时，本发明同样可以在每个周期得到一个最终计算结果，计算速度没有任何降低。
在实际应用中，计算单元与存储单元之间可以通过多路选择器进行连接。如图9所示，对于上面举例的4点基2快速傅里叶变换，第一多路选择器031可以控制各存储单元与第一基2蝶算单元021进行数据交互。对于上面的举例，周期a，第一多路选择器031控制第二存储单元002与第一基2蝶算单元进行数据交互。其他周期均可推导出，不再累述。
相应于上面的装置实施例，本发明还提供一种快速傅里叶变换处理器的工作方法。
一种快速傅里叶变换处理器的工作方法，包括：
为处理器设置N个计算单元以及N+2个存储单元，所述N为自然数；
对于N+2个存储单元中任一存储单元循环在N+2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N+2个操作，在N+2个时间段内的任意一当前时间段中，所述N+2个存储单元一一对应地执行所述N+2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N+2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；
其中，所述N个不同的数据更新操作中的任一数据更新操作包括：与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算。
其中，存储单元可以为随机存储单元RAM。
其中，计算单元可以为基r蝶算单元，其中r为自然数。
其中，计算单元和存储单元之间可以通过多路选择器进行连接。
为方便理解，举例说明：当计算单元为基2蝶算单元，且N＝4时，如图4所示，本发明实施例提供的一种快速傅里叶变换处理器包括：
2个基2蝶算单元：第一基2蝶算单元021和第二基2蝶算单元022；
四个存储单元：第一存储单元001、第二存储单元002、第三存储单元003和第四存储单元004。
由于整个计算过程是循环执行的，因此随即选择一个周期a，从该周期开始进行说明。同时，本举例仅跟踪一个数据的整个执行过程，其他数据的执行过程与之类似。如图10所示，包括：
周期a：S101、处理器中第一存储单元001获得存入的数据1-1；
周期a+1：S102、处理器中第一存储单元001中数据1-1输入处理器中第一基2蝶算单元021中进行计算处理，得出计算结果1-2并替换第一存储单元001中原有数据1-1；
周期a+2：S103、处理器中第一存储单元001中数据1-2输入处理器中第二基2蝶算单元022中进行计算，得出计算结果1-3并替换原有数据1-2；
周期a+3：S104、处理器中第一存储单元001中数据1-3进行输出处理，数据1-3为数据1-1的最终计算结果。
由于有四个数据进行同时进行着上述处理，因此每一周期均会得出一个最终计算结果，运算速度并没有降低。本发明所需要的存储单元个数要比现有的级联处理运算需要的存储单元个数少logrN个，因此可以使处理器更加小型化。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于装置实施例，所以描述得比较简单，相关之处参见装置实施例的部分说明即可。
需要说明的是，在本文中，诸如第1和第2等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅是本发明的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种快速傅里叶变换处理器，其特征在于，包括：N个计算单元以及N+2个存储单元，所述N为自然数，其中：
对于N+2个存储单元中任一存储单元循环在N+2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N+2个操作，在N+2个时间段内的任意一当前时间段中，所述N+2个存储单元一一对应地执行所述N+2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N+2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；
其中，所述N个不同的数据更新操作中的任一数据更新操作包括：与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算，所述计算单元与所述存储单元之间通过多路选择器进行连接。
2.根据权利要求1所述的处理器，其特征在于，所述存储单元为随机存储单元RAM。
3.根据权利要求1所述的处理器，其特征在于，所述计算单元为基r蝶算单元，其中r为自然数。
4.一种快速傅里叶变换处理器的工作方法，其特征在于，包括：
为处理器设置N个计算单元以及N+2个存储单元，所述N为自然数；
对于N+2个存储单元中任一存储单元循环在N+2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N+2个操作，在N+2个时间段内的任意一当前时间段中，所述N+2个存储单元一一对应地执行所述N+2个操作中的一个操作，且在该当前时间段的下一时间段中，所述N+2个存储单元中的每个存储单元执行该存储单元在所述当前时间段内所执行操作的下一顺序操作；
其中，所述N个不同的数据更新操作中的任一数据更新操作包括：与该数据操作所对应的存储单元将所存储的数据发送到相应的计算单元中进行计算，获得计算结果并替换原存储数据，其中，所述N个计算单元一一对应所述N个不同的数据更新操作中的计算，所述计算单元与所述存储单元之间通过多路选择器进行连接。
5.根据权利要求4所述的方法，其特征在于，所述存储单元为随机存储单元RAM。
6.根据权利要求4所述的方法，其特征在于，所述计算单元为基r蝶算单元，其中r为自然数。
7.根据权利要求4所述的方法，其特征在于，当所述N为1时，所述N+2个存储单元中任一存储单元循环在N+2个时间段内按顺序执行包括初始数据接收操作、N个不同的数据更新操作以及最终数据输出操作在内的N+2个操作，包括：
接收输入的初始数据；
将该存储单元中的数据发送到计算单元中进行计算，接收计算结果并替换该存储单元中的数据；
将存储单元中的数据输出。
CN2011103264949A 2011-10-24 2011-10-24 一种快速傅里叶变换处理器 Active CN102339274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103264949A CN102339274B (zh) 2011-10-24 2011-10-24 一种快速傅里叶变换处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103264949A CN102339274B (zh) 2011-10-24 2011-10-24 一种快速傅里叶变换处理器

Publications (2)

Publication Number Publication Date
CN102339274A CN102339274A (zh) 2012-02-01
CN102339274B true CN102339274B (zh) 2013-12-04

Family

ID=45515012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103264949A Active CN102339274B (zh) 2011-10-24 2011-10-24 一种快速傅里叶变换处理器

Country Status (1)

Country Link
CN (1) CN102339274B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103605636B (zh) * 2013-12-09 2016-09-14 中国科学院微电子研究所 一种实现fft运算的装置及方法
CN105608054B (zh) * 2016-01-11 2018-10-16 北京北方烽火科技有限公司 基于lte系统的fft/ifft变换装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924626B1 (fr) * 1997-12-19 2005-07-27 STMicroelectronics S.A. Processeur de calcul d'une transformation rapide de Fourier à architecture dite "pipelinée"
CN101719117A (zh) * 2009-04-15 2010-06-02 江苏芯动神州科技有限公司 一种fft运算装置及其制造方法
CN102081592A (zh) * 2009-11-27 2011-06-01 重庆重邮信科通信技术有限公司 一种混合基dft和idft快速实现方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050278404A1 (en) * 2004-04-05 2005-12-15 Jaber Associates, L.L.C. Method and apparatus for single iteration fast Fourier transform

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924626B1 (fr) * 1997-12-19 2005-07-27 STMicroelectronics S.A. Processeur de calcul d'une transformation rapide de Fourier à architecture dite "pipelinée"
CN101719117A (zh) * 2009-04-15 2010-06-02 江苏芯动神州科技有限公司 一种fft运算装置及其制造方法
CN102081592A (zh) * 2009-11-27 2011-06-01 重庆重邮信科通信技术有限公司 一种混合基dft和idft快速实现方法及装置

Also Published As

Publication number Publication date
CN102339274A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
CN106844294B (zh) 卷积运算芯片和通信设备
CN104915322B (zh) 一种卷积神经网络硬件加速方法
CN109978161A (zh) 一种通用的卷积-池化同步处理卷积核系统
CN106156851B (zh) 面向深度学习业务的加速装置及方法
CN109902819A (zh) 神经网络计算方法、装置、移动终端及存储介质
CN103226543B (zh) 一种流水线结构的fft处理器
CN108520300A (zh) 一种深度学习网络的实现方法和装置
CN110147252A (zh) 一种卷积神经网络的并行计算方法及装置
CN109191364A (zh) 加速人工智能处理器的硬件架构
CN105956666A (zh) 一种机器学习方法及系统
Morris et al. Minisum I p Distance Location Problems Solved via a Perturbed Problem and Weiszfeld's Algorithm
CN103699515A (zh) 一种fft并行处理装置和方法
CN102339274B (zh) 一种快速傅里叶变换处理器
CN104123190B (zh) 异构集群系统的负载均衡方法和装置
CN109416755A (zh) 人工智能并行处理方法、装置、可读存储介质、及终端
CN109359556A (zh) 一种基于低功耗嵌入式平台的人脸检测方法及系统
CN104699624A (zh) 面向fft并行计算的无冲突存储访问方法
CN104834709B (zh) 一种基于负载均衡的并行余弦模式挖掘方法
CN107273339A (zh) 一种任务处理方法及装置
CN109787760A (zh) 一种优化的基于h1类哈希函数族的密钥保密增强方法及装置
CN105159669A (zh) 一种有序处理多个Ajax数据源的方法与系统
CN104268124B (zh) 一种fft实现装置和方法
CN102880594B (zh) 基于多核dsp的并行矩阵全选主元高斯约旦求逆方法
CN110162736A (zh) 基于消去树的大型稀疏对称线性方程组并行处理方法
CN109993290A (zh) 集成电路芯片装置及相关产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant