CN102076428B - 元件阵列、机电转换装置及其制造方法 - Google Patents

元件阵列、机电转换装置及其制造方法 Download PDF

Info

Publication number
CN102076428B
CN102076428B CN2009801241017A CN200980124101A CN102076428B CN 102076428 B CN102076428 B CN 102076428B CN 2009801241017 A CN2009801241017 A CN 2009801241017A CN 200980124101 A CN200980124101 A CN 200980124101A CN 102076428 B CN102076428 B CN 102076428B
Authority
CN
China
Prior art keywords
substrate
electrode
groove
bottom electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801241017A
Other languages
English (en)
Other versions
CN102076428A (zh
Inventor
江崎隆博
张建六
添田康宏
玉森研尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102076428A publication Critical patent/CN102076428A/zh
Application granted granted Critical
Publication of CN102076428B publication Critical patent/CN102076428B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Abstract

一种元件阵列，包括多个具有第一电极和第二电极的元件，在第一电极和第二电极之间具有空隙；通过凹槽对于每个元件分离第一电极，绝缘的连接衬底与第一电极接合，以及从对于每个元件分离的各个第一电极中的每一个第一电极穿过连接衬底到与第一电极相对的一侧地形成布线。

Description

元件阵列、机电转换装置及其制造方法
技术领域
本发明涉及元件阵列、机电转换装置以及用于制造机电转换装置的方法。
背景技术
例如超声转换装置的机电转换装置被广泛用于将电信号变换为超声波且反之亦然，并且可用作用于医学成像或非破坏性检查的传感探头。
一种类型的机电转换装置是电容性的微加工的超声转换装置(CMUT)。CMUT的一个示例包括：元件衬底，其包含具有下电极、由在此衬底上放置的支撑物支撑的作为振动器的隔膜(membrane)以及上电极的多个元件；以及与元件衬底电连接的电路衬底。此CMUT具有作为在衬底与隔膜之间的空隙的空腔。CMUT通过在上电极与下电极之间施加电压而使隔膜振动从而发射超声波，或者通过由接收超声波时隔膜的振动所引起的电容的变化来检测超声波。
元件衬底可以通过表面微加工或体微加工来制造。在表面微加工方法的示例中，在衬底上的牺牲层上形成硅氮化物膜作为隔膜；在其中钻出刻蚀孔；通过经由刻蚀孔刻蚀牺牲层来形成空腔；并且最后用硅氮化物填充刻蚀孔来形成真空空腔。在体加工方法的示例中，在硅衬底上形成空腔结构，并且将SOI衬底(绝缘体上硅衬底)与其接合。由于将单晶硅用作隔膜，因此此方法给出改善的机械性能。
文献Sensors and Actuators A 138(2007)221-229(在下文中称为“非专利文献1”)公开了一种方法，其中隔膜和空腔被二维地形成在硅衬底上，并且硅衬底本身作为下电极和布线而与电路衬底连接。下面参考图12描述此方法。元件衬底1007由多个元件构成。作为单元的元件发射或接收超声波。一个元件1008由上电极1000、隔膜1001、空腔1002、支撑部1009和下电极1003构成。凹槽1004被设置为包围各个下电极以便使元件彼此绝缘，从而隔离用于各个元件的下电极。元件衬底1007通过作为电接触件的凸块(bump)1005与ASIC衬底1006(专用集成电路衬底)连接。硅衬底可以被用来形成下电极和布线线路，在高温下没有损伤。表面微加工或体微加工可以被用于其加工。
发明内容
上述非专利文献1的CMUT使用薄的元件衬底。为了使元件衬底的机械强度更高的、下电极的厚度的增大可以增大寄生电容。此外，凹槽被形成在作为下电极的硅衬底上，在凹槽之上留下包括支撑部和振动隔膜的大约1μm的厚度。因此，应当小心地连接电路衬底以便不损伤机械上脆弱的元件衬底。
鉴于以上问题，本发明意图改善元件衬底的机械强度并且即使在使用薄的下电极时也改善产品成品率。
本发明涉及元件阵列，其包括多个具有第一电极和第二电极的元件，在第一电极和第二电极之间具有空隙；
通过凹槽对于每个元件分离第一电极，
绝缘的连接衬底与第一电极接合，以及
从对于每个元件分离的各个第一电极中的每一个第一电极穿过所述连接衬底到与第一电极相对的一侧地形成布线。
连接衬底可以具有用于布线的通孔。
可以与通孔一一对应地形成第一电极。
布线和第一电极可以不共轴。
可以在第一电极和连接衬底之间的接合界面处由连接衬底封上(shut)凹槽。
通孔可以从与第一电极的接合面穿过连接衬底朝向相对面扩大。
连接衬底可以具有从3.8到10的范围的相对介电常数、不低于5GPa的杨氏模量、以及不大于元件衬底的热膨胀系数的三倍的热膨胀系数。
第一电极可以由半导体材料形成。
第一电极和连接衬底可以通过熔化接合、压力接合、阳极接合、直接接合和扩散接合中的任意一种来接合。
本发明涉及机电转换装置，其包括具有多个元件的元件衬底以及电路衬底，该元件具有第一电极和第二电极，在第一电极和第二电极之间具有空隙；其中
元件衬底具有为了对于每个元件分离第一电极而形成的凹槽，
绝缘的连接衬底与第一电极接合，以便利用连接衬底的插入来固定元件衬底和电路衬底，以及
由穿过连接衬底设置的布线使第一电极和电路衬底电连接。
本发明涉及用于制造机电转换装置的方法，该机电转换装置具有被固定到元件衬底的电路衬底，该元件衬底具有第一电极和第二电极，并且在第一电极和第二电极之间具有空隙，该方法包括：
将用于使第一电极与电路衬底电连接的绝缘的连接衬底与元件衬底接合；
在与连接衬底接合的元件衬底上形成用于对于每个元件分离第一电极的凹槽；以及
将连接衬底与电路衬底固定在一起。
用于制造机电转换装置的方法可以包括在连接衬底中形成用于将第一电极与电路衬底电连接的布线以及用于形成布线的通孔。
在凹槽的形成中，在连接衬底与元件衬底接合之前凹槽可以被形成为不穿透第一电极，并且在连接衬底与元件电极接合之后可以去除凹槽的剩余的部分。
本发明通过将作为增强(reinforcing)部件的连接衬底与元件衬底接合来改善转换装置的机械强度。本发明通过降低在机电转换装置的制造过程期间元件衬底的破损率来提高机电转换装置的产品成品率。
从以下参考附图的示例性实施例的描述中本发明更多的特征将变得清晰。
附图说明
图1A和图1B示意性地示出本发明可适用的CMUT。
图2A和图2B示意性地示出本发明可适用的另一CMUT。
图3示意性地示出本发明可适用的连接衬底。
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J、图4K和图4L是用于描述用于制造实施例1的CMUT的方法的平面图。
图5A、图5B、图5C、图5D、图5E、图5F、图5G、图5H、图5I、图5J、图5K和图5L是用于描述用于制造实施例1的CMUT的方法的截面图。
图6A和图6B是实施例1的CMUT的示意图。
图7A、图7B、图7C、图7D、图7E、图7F、图7G、图7H、图7I、图7J、图7K、图7L和图7M是用于描述用于制造实施例2的CMUT的方法的截面图。
图8A、图8B、图8C、图8D、图8E、图8F、图8G、图8H、图8I、图8J、图8K、图8L和图8M是用于描述用于制造实施例3的CMUT的方法的截面图。
图9A和图9B是实施例3的CMUT的示意图。
图10A和图10B是实施例3的CMUT的平面图。
图11A、图11b、图11C、图11D、图11E、图11F、图11G、图11H、图11I、图11J、图11K和图11L是用于描述用于制造实施例4的CMUT的方法的截面图。
图12是用于描述传统的CMUT的示意图。
图13A、图13B、图13C、图13D、图13E、图13F、图13G、图13H、图13I、图13J、图13K和图13L是用于描述用于制造实施例5的CMUT的方法的截面图。
具体实施方式
现在将根据附图详细描述本发明的优选实施例。
将描述本发明可适用的CMUT(机电转换装置)。然而，本发明不限于这种静电电容类型的超声转换装置，而是适用于具有类似的结构的转换装置。
图1A和图1B示意性地示出本发明可适用的CMUT的结构。图1A是沿着图1B中的线A-A′截取的截面图。图1B是CMUT的平面图。为了便于理解，在平面图中也画阴影线。
此实施例的CMUT由电路衬底101、连接衬底102和元件衬底103构成。在本发明中，包括元件衬底和连接衬底的构造被称为元件阵列，并且包括元件阵列和电路衬底的构造被称为机电转换装置。如图1A中所示出的，元件衬底和电路衬底通过连接衬底而彼此固定，并且电路衬底被放置在元件衬底下面，不在同一个水平上(不并排)。
在元件衬底103上，二维地布置彼此电连接的多个元件104。元件104中的每一个由作为第二电极的上电极107、作为振动隔膜的隔膜105、由绝缘材料制成的支撑部100和作为第一电极的下电极108构成。在上电极107和下电极108之间形成九个空腔106作为空隙。由凹槽111对于每个元件来分离下电极108。在本实施例中，九个空腔106被形成于每一个元件104中。这种元件被布置成四列和四行。元件的布置和数量不限于此实施例的布置和数量，而是可以被设置成期望的布置和期望的数量。
在与元件衬底接合的面(第一电极侧)和电路衬底侧(与第一电极侧相对)的面之间形成穿过连接衬底102的通孔117。沿着各个通孔的侧壁形成下电极引出布线109。来自下电极的信号通过下电极引出布线线路109和连接的下电极焊盘115被传送到电路衬底101。来自上电极的信号通过正下方的下电极引出布线被传送到电路衬底101。在本发明中，布线包括下电极引出布线线路109和下电极焊盘115。在本发明中，通孔可以用布线完全地填充而不留下空间，只要形成用于电连接下电极和电路衬底的布线即可。
电路衬底101由用于处理信号的处理电路(在图中未示出)和电极焊盘115构成。通过凸块110来结合电路衬底和连接衬底。
下面描述这种结构的CMUT的工作原理。在接收到超声波时，隔膜105被移位从而改变在上电极107和下电极108之间的空隙。结果得到的静电电容的变化被检测并且由电路衬底101上的信号处理电路处理，从而获得超声波图像。为了发射超声波，将电压从电路衬底101施加到上电极107或下电极108，从而使隔膜振动以发射超声波。
接下来，下面参考图2A和图2B详细地描述元件衬底103。图2A是图1B的部分的示意性放大图。图2B是沿着图2A中的线2B-2B截取的示意性截面图。在隔膜上形成的元件的上电极107通过上电极布线112被电连接在一起。相邻元件通过由隔膜和支撑部构成的梁113上的上电极布线112来电连接。最后，所有上电极与上电极引出布线114连接。通过上电极引出布线114和下电极108将上电极与电路衬底连接，如图1A和图1B中所示出的。
上电极、上电极布线线路和上电极引出布线线路可以由选自Al、Cr、Ti、Au、Pt、Cu、Ag、W、Mo、Ta和Ni的金属；以及选自AlSi、AlCu、AlTi、MoW和AlCr的合金中的至少一种形成。上电极可以被设置在顶面、背面和隔膜的内部中的至少一个上，或者由导电材料或半导体材料本身形成的隔膜可以被用作上电极。
在本发明中的下电极优选地由像可以容易地微细地加工的硅那样的半导体衬底形成。下电极的电阻率优选地不高于0.02Ω·cm，因为下电极的布线电阻较低将引起较小的信号损失。
下电极的形状(在平面图中的形状)不受限制，并且可以被形成为期望的形状(多边形的或圆形的)，以便与元件的形状对应。
下电极的厚度越小，在相邻下电极之间的寄生电容越小并且布线电阻越低。因此，下电极的厚度优选地不大于1000μm，更优选地不大于500μm，还更优选地不大于100μm。
通过形成凹槽111，从除元件和上电极引出布线以外的区域去除下电极108的材料，并且还从梁113的区域去除下电极108的材料，如图2A中所示出的。在除元件和上电极引出布线以外的部分处凹槽111穿透隔膜105和支撑部100。
下面参考图3详细地描述连接衬底102。连接衬底具有通孔117。在通孔117中，下电极引出布线线路109被形成用于与下电极焊盘115连接。通孔的空间可以用布线填充，假如布线将下电极与电路衬底电连接。为了增大连接衬底和电路衬底之间的接合的强度，可以在接合界面上部分地施加粘合剂120。
连接衬底由绝缘材料形成。绝缘材料优选地具有从3.8到10的范围的相对介电常数、不低于5GPa的杨氏模量、以及不大于元件衬底的热膨胀系数的三倍的热膨胀系数。从3.8到10的范围的相对介电常数确保优选的绝缘性能。不低于5GPa的杨氏模量提高了刚性并且改善了机械强度。不大于元件衬底的热膨胀系数的三倍的热膨胀系数减小由于在制造过程期间或在其使用期间的热量而引起的机电转换装置的翘曲(warpage)。具体来说，对于由硅制成的元件衬底(热膨胀系数：2.55-4.33ppm/K)，连接衬底优选地选自硼硅酸玻璃(热膨胀系数：3.2-5.2ppm/K)。连接衬底的具体的示例是玻璃或刚性的印刷衬底。由刚性的绝缘基体材料形成的印刷衬底包括纸-苯酚衬底、纸-环氧树脂衬底、玻璃合成衬底、玻璃环氧树脂衬底、像
Figure BDA0000040729290000071
那样的氟化树脂衬底、氧化铝衬底和合成衬底。
为了有足够的机械强度，连接衬底的厚度优选地较大。然而，过大的厚度可能引起通孔直径的过大的膨胀。厚度范围优选地从50μm到1000μm，更优选地从80μm到500μm，还更优选地从100μm到200μm。
在本发明中的通孔从与元件衬底接合的界面到电路衬底侧的面地穿透连接衬底。通孔的形状(在平面图中的形状)不受限制，可以为多边形的、圆形的、半圆形的或椭圆形的。
通孔的位置不受限制，但是优选地与元件的布置类似地二维地以恒定间隔布置通孔，以便将机电转换装置用作二维排列的振动器。各个通孔优选地被形成为穿过连接衬底，在元件衬底和连接衬底之间的接合界面处不与两个或更多个下电极连通(communicate)。对于每一个通孔形成一个下电极有利于形成下电极引出布线，而不引起在相邻下电极之间的串扰，并且给出较高的机械强度。
通孔优选地从与元件衬底接合的界面朝向电路衬底侧扩大(expand)，从而有利于通过气相淀积沿着通孔的侧面形成布线。
特别地，考虑到机械强度，通孔特别优选地与在元件衬底上形成的凹槽水平地偏移以便利用连接衬底封上凹槽。由此支撑机械上脆弱的凹槽部分以便防止元件衬底的破损。
为了较高的机械强度，通孔优选地具有较小的直径。考虑到通孔的容易加工和元件的宽度来选择直径。具体来说，直径范围优选地从10μm到2000μm，更优选地从10μm到1000μm，还更优选地从10μm到500μm。
考虑到元件的宽度来适当地决定在通孔之间的间隔(在相邻通孔之间的间距)。元件通常具有范围从50μm到3000μm的宽度，使得在通孔之间的间隔的范围优选地从50μm到3000μm，更优选地从10μm到500μm，还更优选地从50μm到100μm。
优选地通过熔化接合、压力接合、直接接合、扩散接合或不施加粘合剂的类似的接合方法来将下电极与连接衬底接合。如果将粘合剂用于使下电极与连接衬底接合，则该粘合剂可以渗入分离下电极的凹槽中。通常，粘合剂具有比空气的介电常数高的介电常数。因此，进入凹槽的粘合剂可以增大在下电极处的寄生电容。下电极具有非常小的截面积，范围从大约1×10-8m2到大约1×10-6m2。因此很难将粘合剂仅仅施加到下电极和连接衬底之间的接合面或者仅仅在其上形成粘合剂膜。
本发明中的布线线路由将下电极与电路衬底电连接的导电材料构成，与如图1A和图1B中所示出的下电极引出布线109和下电极焊盘115对应。用于布线的材料包括Al、Cr、Ti、Au、Pt、Cu、Ag、Fe、Ni、Co、W等的金属以及其合金。为了防止布线的剥落或者防止连接衬底的破损，优选地选择布线材料以使连接衬底与布线之间的热膨胀系数的差异较小。为了易于形成布线，优选地在通孔的侧壁上部分地形成布线。此外，布线与下电极优选地形成在不同的轴上，以便防止由于在制造期间的热过程中下电极与连接衬底之间的体积变化产生的撕力(tearing force)而引起的布线的断裂。
通过在中间放置凸块的情况下的在连接衬底上的电极焊盘和在电路电极上的电极焊盘来使连接衬底与电路衬底连接。通过在连接衬底中的通孔中形成的布线将来自下电极的电信号传送到电路电极。凸块由选自Zn、Au、Ag、Cu、Sn和Pb等金属中的至少一种金属形成。为了更强的接合，可以辅助地使用粘合剂。粘合剂可以被施加到周边部分或者可以在其上被形成为膜的状态。
下面参考附图详细地描述本发明的元件阵列、具有元件阵列的机电转换装置以及其制造的方法。
(实施例1)
此实施例1描述利用体微加工来通过接合SOI衬底形成隔膜的CMUT、以及用于制造该CMUT的方法。SOI衬底由硅衬底(在下文中称为“支撑衬底层”)、表面硅层(在下文中称为“器件层”)以及氧化层(在下文中称为“嵌入的氧化膜层”)构成。此实施例使用
Figure BDA0000040729290000091
作为连接衬底。参考图5A～5L描述此实施例的工艺流程。图5A～5L是用于描述工艺流程的两个元件的截面图，以同样方式制造其它元件。图4A～4L是平面图，并且图5A～5L是图4A～4L中示出的元件的截面图。
首先制备Si衬底。为了用作下电极，Si衬底优选地具有较低的电阻率。在本实施例中，Si衬底208具有低于0.02Ω·cm的电阻率。在Si衬底208上形成氧化膜221。通过光刻在其上形成抗蚀剂图形以用于形成空腔的图形。通过利用抗蚀剂图形作为掩模由缓冲的氢氟酸(BHF)来刻蚀氧化膜以便形成用于空腔的凹部。Si衬底208优选地具有范围从100μm到625μm的厚度。为了形成空腔，氧化膜221具有优选地不大于2μm的厚度。图4A是在形成空腔图形之后的平面图，并且图5A是沿着图4A中的线5A-5A截取的截面图。
为了空腔的底部的绝缘，Si衬底再次被热氧化以便形成例如1500埃的厚度的氧化膜222。图4B是在形成热氧化膜222之后的平面图，并且图5B是沿着图4B中的线5B-5B截取的截面图。在本实施例中，氧化膜221和氧化膜222构成支撑部200。
在下一个步骤中，SOI衬底223被接合到图5B中示出的衬底上。图4C是在接合SOI衬底之后的平面图，并且图5C是沿着图4C中的线5C-5C截取的截面图。如下进行此接合步骤。首先，用NO2、O2和Ar中的任何一种的等离子体处理作为Si衬底208与SOI衬底223的接合面的器件层。然后通过对照(confront)定位边(orifuras，orientation flat)或切口(notch)来使Si衬底208和SOI衬底223在位置上对齐。最后在真空腔中例如以300℃的温度、以500N的载荷接合衬底。由此形成空腔206。
通过CMP(化学机械抛光)或类似的方法使Si衬底208变薄。图4D是在使Si衬底208变薄之后的平面图，并且图5D是沿着图4D中的线5D-5D截取的截面图。使将用作下电极的Si衬底208变薄以用于减小贯穿布线(through-wiring)的电阻。
在下一个步骤中，如图5D中所示出的如上制备的Si衬底208和要用于连接衬底的
Figure BDA0000040729290000101
衬底202通过阳极接合而被接合在一起。图5E是在接合
Figure BDA0000040729290000102
衬底202之后的截面图。在衬底202中，通过喷砂或类似的方法来预先形成通孔217。使通孔在位置上对齐以便在与元件的中心轴相同的位置处具有中心轴。可以通过使用传统的对准设备(例如，由EVG公司制造的EVG620)进行具有至少±5μm的精度的对齐。
在下一个步骤中，在
Figure BDA0000040729290000104
衬底202中及
Figure BDA0000040729290000105
衬底202上形成下电极引出布线209和下电极焊盘215。图4F是在布线膜形成之后的平面图，并且图5F是沿着图4F中的线5F-5F截取的截面图。在此步骤中，具有用于下电极引出布线209和下电极焊盘215的图形的金属掩模被放置在
Figure BDA0000040729290000106
衬底202的前侧上，并且通过气相淀积将下电极布线线路209和下电极焊盘215形成为膜形状。在本实施例中，以相对于通孔的中心轴45°的角度气相淀积Ti/Cu/Au，从而不在通孔217的角落部分处引起断线。由此，在
Figure BDA0000040729290000111
衬底202中及
Figure BDA0000040729290000112
衬底202上形成引出布线209和下电极焊盘115。
在下一个步骤中，通过刻蚀去除在SOI衬底223上的支撑衬底层和嵌入的氧化膜层。例如，通过利用深RIE的刻蚀去除SOI衬底223的支撑衬底层，并且通过利用BHF的刻蚀去除嵌入的氧化膜层以便形成隔膜205。图4G是在刻蚀去除支撑衬底层和嵌入的氧化层之后的平面图，并且图5G是沿着图4G中的线5G-5G截取的截面图。
在下一个步骤中，形成用于上电极引出布线的部分234。在如图5G中所示地形成的隔膜上，通过光刻来形成用于上电极引出布线的部分234的抗蚀剂图形。利用此抗蚀剂作为掩模，用CF4气体或SF6气体干法刻蚀隔膜205。以同样方式，利用抗蚀剂作为掩模，通过CF4或CHF3气体干法刻蚀支撑部分200。图4H是在形成用于上电极引出布线的部分234之后的平面图，并且图5H是沿着图4H中的线5H-5H截取的截面图。
在下一个步骤中，形成上电极207。从衬底去除在图5H所示出的步骤中形成的抗蚀剂。在其上，例如，气相淀积Al，并且在淀积Al的面上，通过光刻来形成用于上电极的抗蚀剂图形。最后，通过此抗蚀剂图形作为掩模来干法刻蚀Al以便形成上电极207。图4I是在形成上电极之后的平面图，并且图5I是沿着图4I中的线5I-5I截取的截面图。
如图5I中所示地形成的抗蚀剂被去除。其后，为了分离用于各个元件的下电极，通过光刻来形成抗蚀剂229。图4J是在形成抗蚀剂229的图形之后的平面图，并且图5J是沿着图4J中的线5J-5J截取的截面图。
在下一个步骤中，在Si衬底208上形成凹槽211。图4K是在形成凹槽211之后的平面图，并且图5K是沿着图4K中的线5K-5K截取的截面图。通过在图5J中示出的步骤中形成的抗蚀剂229作为掩模来干法刻蚀Si衬底208。通过使用例如SF6或XeF2各向同性地进行干法刻蚀。在梁213之下的剩余的Si将妨碍元件之间的绝缘。因此，刻蚀气体被引入凹槽(不被抗蚀剂229覆盖的部分)中以便刻蚀梁213之下的Si衬底。因此通过凹槽去除如图5K示出的梁213之下的下电极的部分。在形成凹槽之后，通过用像丙酮和异丙醇(IPA)之类的溶剂清洗来去除用作掩模的抗蚀剂。
在最后的步骤中，
Figure BDA0000040729290000121
衬底202和电路衬底201被接合在一起。图4L是在接合电路衬底之后的平面图，并且图5L是沿着图4L中的线5L-5L截取的截面图。通过使用无铅的焊料通过回流进行接合。为了焊接，将焊膏(粉状焊料和焊剂(flux)的混合物)通过印刷而施加到电路衬底201的电极焊盘216。电路衬底201的电极焊盘216和下电极焊盘215在位置上被对齐，并且通过焊料210将衬底接合在一起。获得的转换装置能够发射和接收超声信号。
图6A和图6B示出在上述方法中制造的CMUT的结构。图6A是沿着图6B中的线6A-6A截取的截面图，而图6B是在本实施例中制造的CMUT的平面图。下电极208与通孔217一一对应。在作为下电极的Si衬底与作为连接衬底的
Figure BDA0000040729290000122
衬底之间的接合面处，用于分离下电极的凹槽和
Figure BDA0000040729290000123
衬底的通孔在水平方向上彼此偏移，由此由
Figure BDA0000040729290000124
衬底封上所有凹槽。
在本实施例中，具有由凹槽分离的下电极的CMUT与连接衬底接合。在此CMUT中，连接衬底用作增强部件来改善CMUT的机械强度。此外，在接合连接衬底之后形成凹槽，使得元件衬底较不易于断裂。
(实施例2)
此实施例2描述用于制造在实施例1中描述的CMUT的另一方法。参考图7A～7M描述此实施例的工艺流程。图7A～7M是用于描述的仅仅两个元件的截面图，但是以同样方式制造其它元件。
在实施例2的工艺流程中，在图7A～7D中示出的步骤与在实施例1中的图5A～5D中示出的工艺流程的那些相同。因此这里省略了其描述。
在图7D中示出的步骤之后，形成凹槽。图7E是在形成凹槽之后的截面图。在已经在图7D中示出的步骤中被变薄的Si衬底308上，通过光刻来形成抗蚀剂图形324。然后通过抗蚀剂324的刻蚀掩模由深RIE形成凹槽311。控制刻蚀以不导致穿透Si衬底308，因为在下一个步骤中，将电压施加到元件的尖端(tip)以用于将Si衬底308与
Figure BDA0000040729290000131
衬底302阳极接合。由于此电压施加，凹槽不应该穿透下电极。在本发明中，措辞“凹槽形成为不穿透下电极”表示凹槽的深度在下电极的厚度的50％到90％的范围内。
在上述步骤之后，从接合
Figure BDA0000040729290000132
衬底的步骤到在隔膜侧上用于分离用于各个元件的下电极的光刻的步骤，工艺流程与在实施例1中的相同。即，在图7F～7K中示出的工艺流程与图5E～5J中的那些相同。因此省略其描述。
在下一个步骤中，为了元件之间的绝缘，刻蚀掉在图7E的步骤中在凹槽的形成中未刻蚀的剩余的Si衬底的残留物。图7L是在完成凹槽之后的截面图。在此刻蚀步骤中，以与实施例1中相同的方式，通过在图7K的步骤中形成的抗蚀剂329作为刻蚀掩模来干法刻蚀Si衬底。通过使用例如SF6或XeF2气体各向同性地进行干法刻蚀。由于在梁313之下的剩余的Si将妨碍元件之间的绝缘，因此通过经由凹槽(不被抗蚀剂329覆盖的部分)引入刻蚀气体来刻蚀在梁313之下的Si衬底。在完成凹槽之后，通过用像丙酮和IPA之类的溶剂清洗来去除用作掩模的抗蚀剂229。
在最后的步骤中，将电路衬底301与
Figure BDA0000040729290000133
衬底302接合。图7M是在接合电路衬底之后的截面图。例如通过使用无铅的焊料通过回流进行接合。为了焊接，将作为粉状焊料和焊剂的混合物的焊膏通过印刷而施加到电路衬底301的电极焊盘316上。电路衬底301的电极焊盘315和下电极焊盘315在位置上被对齐，并且通过焊料310将衬底接合在一起。结果得到的转换装置能够发射和接收超声信号。
在实施例1中，在方法中的稍后的步骤中在Si衬底中通过各向同性的干法刻蚀形成凹槽。因此还在水平方向上在与凹槽的深度相同的距离中刻蚀Si衬底。这导致下电极的截面积较小从而使下电极较小并且使元件较小，限制了空腔的数量。相反，在本实施例2中，为了不限制空腔的数量，在方法的较早的步骤中形成不穿透Si衬底的凹槽，留下Si衬底的小部分未被刻蚀。可以通过深RIE形成具有高垂直性的凹槽。在最后的步骤中，通过各向同性的刻蚀去除剩余的Si衬底以便使元件彼此电绝缘。由此与实施例1中的方法相比，减少了各向同性的干法刻蚀的量，并且可以使下电极的有效面积最大化。此外，由于在接合连接衬底之前下电极没有穿透，因此可以通过阳极接合方法来接合下电极和连接衬底。换句话说，在接合连接衬底之前，整个下电极是导电的，并且可以通过施加电压来接合下电极和连接衬底。
(实施例3)
实施例3描述了具有通过微加工制备的隔膜的CMUT以及用于制造该CMUT的方法。参考图8A～8M描述此实施例的工艺流程。图8A～8M是用于描述的仅仅两个元件的截面图，但是可以以同样方式制造其它元件。
首先制备Si衬底408。为了稍后用作下电极，Si衬底优选地具有较低的电阻率。在本实施例中，Si衬底具有低于0.02Ω·cm的电阻率。然后通过等离子体增强的化学气相淀积(PECVD)在Si衬底408上形成硅氮化物膜425。在随后形成的牺牲层的稍后的刻蚀中，此膜保护用于下电极的Si衬底。图8A是在形成硅氮化物膜之后的截面图。
在下一个步骤中，形成牺牲层。在本实施例中，通过PECVD来形成非晶硅膜。然后通过光刻来形成牺牲层的图形。通过反应离子刻蚀(RIE)来刻蚀非晶硅以便形成图形化的牺牲层430。非晶硅具有例如0.1μm的厚度。图8B是在形成牺牲层430之后的截面图。
接下来，形成第一隔膜和上电极引出布线。图8C是在形成上电极引出布线之后的截面图。在其上，硅氮化物膜426通过PECVD被形成为例如0.6μm的厚度。然后通过光刻和RIE使用于上电极引出布线的区域434图形化。
在下一个步骤中，形成上电极。例如，形成120nm的厚度的Al膜，并且在其上形成30nm的厚度的Cr膜。然后通过光刻在其上形成用于上电极的抗蚀剂图形。通过此抗蚀剂图形作为掩模来湿法刻蚀Al和Cr以便形成上电极407。图8D是在形成上电极之后的截面图。
在下一个步骤中，形成第二隔膜。例如，通过PECVD形成0.6μm的厚度的硅氮化物膜。此第二隔膜427保护上电极在牺牲层的刻蚀中不被刻蚀。图8E是在形成第二隔膜之后的截面图。
在下一个步骤中，形成空腔。在此步骤中，通过RIE刻蚀第二隔膜以便形成用于刻蚀牺牲层的刻蚀孔(在图9B中，由附图标记440表示刻蚀孔)。刻蚀孔与图形化的牺牲层430连通。为了刻蚀，将衬底浸于四甲基氢氧化铵(TMAH)溶液中以便用TMAH通过刻蚀孔来刻蚀牺牲层的非晶硅。由此形成空腔406。图8F是在刻蚀牺牲层之后的截面图。
接下来，通过形成例如具有0.45μm的厚度的硅氮化物膜428来密封刻蚀孔。图8G是在密封刻蚀孔之后的截面图。
在下一个步骤中，形成凹槽。图8H是在形成凹槽之后的截面图。在此步骤中，在Si衬底408上，通过光刻来形成抗蚀剂图形424，并且随后利用抗蚀剂424作为刻蚀掩模通过深RIE来形成凹槽411。在形成凹槽411中，刻蚀被控制为不穿透Si衬底408(凹槽的深度的范围从Si衬底的厚度的50％到90％)。在凹槽到达硅氮化物膜425之前停止刻蚀，以便使得能够将电压施加到元件的尖端以用于在下一个步骤中将Si衬底408与
Figure BDA0000040729290000151
衬底阳极接合。
在下一个步骤中，将连接衬底与其接合。图8I是在接合玻璃衬底作为连接衬底之后的截面图。通过阳极接合将
Figure BDA0000040729290000153
衬底402与硅衬底408接合。通过喷砂或类似的方法来预先形成贯穿
Figure BDA0000040729290000154
衬底402的通孔417。为了通过贯穿布线进行电连接，通孔和元件在位置上对齐以便具有在相同的位置处的中心轴。可以通过传统的对准设备(例如，由EVG公司制造的EVG620)进行具有至少±5μm的精度的对齐。
在下一个步骤中，在
Figure BDA0000040729290000161
衬底中和该
Figure BDA0000040729290000162
衬底上形成下电极引出布线和下电极焊盘。图8J是在形成下电极引出布线和下电极焊盘之后的截面图。以与实施例1中相同的方式，通过以相对于通孔417的中心轴45°的角度气相淀积例如Ti/Cu/Au来将下电极引出布线409和下电极焊盘415形成为膜形状，从而不引起在通孔417的角落部分处断线。在此气相淀积中，具有下电极引出布线和下电极焊盘的图形的金属掩模被放置在
Figure BDA0000040729290000163
衬底402的正面上。由此，在
Figure BDA0000040729290000164
衬底中及该
Figure BDA0000040729290000165
衬底上形成引出布线409和下电极焊盘415。
在下一个步骤中，形成抗蚀剂图形429以用于分离下电极。图8K是在形成抗蚀剂图形之后的截面图。
在下一个步骤中，以与实施例2中相同的方式刻蚀掉在图8H的步骤中形成凹槽之后留下的未被刻蚀的Si衬底408的残留物，以便使元件彼此绝缘。图8L是在完成凹槽之后的截面图。在此刻蚀步骤中，通过在图8K的步骤中形成的抗蚀剂429作为刻蚀掩模来干法刻蚀Si衬底408。通过使用例如SF6气体各向同性地进行干法刻蚀。由于在梁413之下剩余的Si将妨碍元件之间的绝缘，因此通过经由凹槽(不被抗蚀剂429覆盖的部分)引入刻蚀气体来刻蚀在梁413之下的Si衬底。即，通过凹槽去除如图9B示出的梁413之下的下电极的部分。在完成凹槽之后，通过用像丙酮和IPA之类的溶剂清洗来去除用作掩模的抗蚀剂。
在最后的步骤中，
Figure BDA0000040729290000166
衬底402和电路衬底401被接合在一起，如作为截面图的图8M中所示出的。例如通过使用无铅的焊料通过回流进行接合。为了焊接，将作为粉状焊料和焊剂的混合物的焊膏通过印刷而施加到
Figure BDA0000040729290000167
衬底402上的下电极焊盘415上。电路衬底401的电极焊盘416和在
Figure BDA0000040729290000168
衬底上形成的下电极焊盘415在位置上被对齐，并且通过焊料410将衬底接合在一起。结果得到的转换装置能够发射和接收超声信号。
图9A～9B以及图10A～10B示出通过上述方法制造的CMUT的结构，指出了部分的尺寸。图9A是平面图，而图9B是图9A的部分的示意性放大图。图10A是沿着图9B中的线10A-10A截取的截面图，而图10B是沿着线10B-10B截取的截面图。
在本实施例中，具有由凹槽分离的下电极的CMUT与连接衬底接合。在此CMUT中，连接衬底用作增强部件来改善CMUT的机械强度。
(实施例4)
在本实施例4中，在具有SOI衬底的情况下在连接衬底与下电极接合之前，凹槽被形成为穿透下电极层以便分离下电极。印刷衬底被用作连接衬底。图11A～11L示出用于制造CMUT的方法。
参考图11A～11L描述此实施例的工艺流程。图11A～11L是用于描述的仅仅两个元件的截面图，但是可以以同样方式制造其它元件。
在此实施例4的工艺流程中，在图11A～11D中示出的步骤与在实施例1中的图5A～5D中示出的工艺流程相同。因此省略其描述。
在图11D中示出的步骤之后，形成凹槽。图11E是在形成凹槽之后的截面图。在此步骤中，在图11D中示出的步骤中被减薄的Si衬底508上，通过光刻来形成抗蚀剂图形。然后，通过抗蚀剂作为刻蚀掩模通过深RIE来形成凹槽511。此外，在将格子形状的金属掩模放置在Si衬底508的正面前的情况下，例如通过气相淀积Ti/Cu/Au来形成下电极焊盘515，从而不在凹槽511中引起气相淀积。
在下一个步骤中，将印刷衬底与其接合。图11F是示出印刷衬底的截面图。印刷衬底502具有通孔517。印刷衬底502通过焊料510与Si衬底508接合。焊料510沿着通孔517的侧面到达印刷衬底502的背面。由此，可以在稍后的步骤中进行与电路衬底的电连接。因此在本实施例中，下电极焊盘515和焊料510用作布线。通过将载荷施加到Si衬底508上以用于与印刷衬底502临时接合并且通过回流以用于完全接合来进行通过焊料的接合。
在下一个步骤中，通过刻蚀去除SOI衬底523的支撑衬底层和嵌入的氧化膜层。通过研磨使SOI衬底523的支撑衬底层变薄。然后通过使用KOH或者通过使用TMAH刻蚀掉剩余的Si衬底。在此刻蚀中，为了保护焊料510和印刷衬底502免受KOH的刻蚀，优选地使用由
Figure BDA0000040729290000181
制成的夹具(jig)(在附图中未示出)。类似地可以通过BHF刻蚀掉嵌入的氧化膜层。由此形成隔膜505。图11G是在刻蚀去除SOI衬底523的支撑衬底层和嵌入的氧化膜层之后的截面图。
在下一个步骤中，形成上电极引出电极515。在此步骤中，在图11G的步骤中形成的隔膜上制备用于形成上电极引出电极的抗蚀剂图形。利用此抗蚀剂作为掩模，例如用CF4气体或SF6气体干法刻蚀隔膜505。以同样方式，通过抗蚀剂由CF4气体或CHF3气体干法刻蚀氧化膜521。图11H是在形成上电极引出电极之后的截面图。
在下一个步骤中，形成上电极。在此步骤中，在去除在图11H的步骤中形成的抗蚀剂之后，在其上气相淀积例如Al。在气相淀积有Al的面上，通过光刻来形成用于上电极的抗蚀剂图形。最后通过抗蚀剂图形作为掩模来湿法刻蚀Al以便形成上电极507。图11I是在形成上电极之后的截面图。
在下一个步骤中，在去除在图11I的步骤中形成的抗蚀剂之后，形成另一抗蚀剂图形用于分离用于各个元件的下电极。图11J是在形成抗蚀剂529之后的截面图。
在下一个步骤中，通过抗蚀剂529作为刻蚀掩模来刻蚀隔膜505和氧化膜521。图11K是在形成元件之后的截面图。在梁513的部分处获取此截面图，使得它不示出刻蚀的部分。然而，刻蚀掉上电极引出布线的周边、在除去梁513和元件以外的部分上的隔膜以及氧化膜。例如通过用CF4气体、SF6气体和CHF3的干法刻蚀进行刻蚀。在刻蚀之后，通过用丙酮、异丙醇(IPA)或类似的溶剂清洗来去除已经被用作刻蚀掩模的抗蚀剂。
在最后的步骤中，通过使用焊料510将印刷衬底502与电路衬底501接合。图11L是在与电路衬底接合之后的截面图。为了接合，在电路衬底501的电极焊盘515上印刷焊膏。电路衬底501的电极焊盘515和在印刷衬底502上的焊料510在位置上对齐并且通过焊料回流接合。结果得到的转换装置能够处理超声波的信号。
在本实施例中，在将连接衬底与下电极接合的步骤之前，凹槽被形成为穿透下电极。在这种方法中，可以通过从一侧进行刻蚀来形成具有高垂直性的凹槽。此外在形成凹槽的情况下，支撑衬底层和嵌入的氧化膜层支撑元件衬底，不引起在连接衬底的接合中过量的载荷。
(实施例5)
在本实施例5中，使用玻璃的贯穿布线衬底作为连接衬底。图13A～13L是用于示出用于制造CMUT的方法的图。
参考图13A～13L描述此实施例的工艺流程。图13A～13L是用于描述该工艺流程的两个元件的截面图，可以以同样方式制造其它元件。在实施例5的工艺流程中，在图13A～13D中示出的步骤与在实施例1中的图5A～5D中示出的工艺流程的那些相同。因此省略了图13A～13D的描述。
紧接着图13D中示出的步骤，如截面图图13E中所示出的那样形成凹槽。在图13D的前一步骤中变薄的Si衬底601上，通过光刻来形成抗蚀剂图形。然后，通过抗蚀剂图形作为刻蚀掩模由深RIE来形成凹槽602。然后，通过将格子形状的金属掩模放置在Si衬底601的正面前，例如通过气相淀积Ti/Au来形成下电极焊盘603，从而不在凹槽602中引起气相淀积。
在下一个步骤中，将玻璃贯穿布线衬底与其接合。图13F是示出Si衬底601与玻璃贯穿布线衬底接合的状态的截面图。玻璃贯穿布线衬底604是由具有由钨、或者Fe、Ni和Co的合金制成的贯穿布线605的硼硅酸玻璃制成的衬底。在玻璃贯穿布线衬底上，与Si衬底上的Ti/Au的图形对应地形成Ti/Au(在附图中未示出)。Si衬底601和玻璃贯穿布线衬底604通过Au-Au接合被固定在一起。在此接合中，贯穿布线605应当被放置在下电极下面的区域609之外。在玻璃贯穿布线衬底604的背面上，形成下凸块金属部件606。此外，在稍后的制造步骤中，玻璃贯穿布线衬底604和电路衬底608通过用于在元件衬底和电路衬底之间电连接的焊料来接合。因此在本实施例中，下电极焊盘603和焊料607用作布线。
在实施例5的工艺流程中，在图13G～13L中示出的步骤与在实施例4中的图11G～11L中示出的工艺流程的那些相同。因此省略其描述。
在本实施例中，在将连接衬底与下电极接合的步骤之前凹槽被形成为穿透下电极。在这种方法中，可以通过从一侧进行刻蚀来形成具有高垂直性的凹槽。此外在形成凹槽的情况下，支撑衬底层和嵌入的氧化膜层支撑元件衬底，不引起在连接衬底的接合中过量的载荷。
在本实施例中，元件衬底的热膨胀系数接近于连接衬底的热膨胀系数(硅：2.55-4.33ppm/K；硼硅酸玻璃：3.2-5.2ppm/K)。因此，在衬底之间由热膨胀差异引起的应力是微小的，其防止由元件衬底的翘曲所引起的膜应力导致的超声信号接收灵敏度的变化。
此外在本实施例中，由于设置在通孔中的布线不与下电极共轴，因此下电极和连接衬底将不会裂开，并且即使当由制造过程中的高温在贯穿布线中引起体积变化时布线也不断裂。
由于元件衬底与连接衬底的Au-Au接合，因此此实施例的转换装置具有高的耐环境性。
虽然已经参考示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的示例性实施例。以下权利要求的范围将被给予最宽的解释从而包括所有这样的修改、等同的结构与功能。
本申请要求2008年6月30日提交的日本专利申请No.2008-171750和2009年2月12日提交的日本专利申请No.2009-029954的权益，上述两个申请的全部内容通过参考被并入于此。

Claims (13)

1.一种元件阵列，包括多个具有第一电极、层叠在第一电极上的支撑部和层叠在所述支撑部的上侧的第二电极的元件，在第一电极和第二电极之间具有空隙；
通过凹槽对于每个元件分离第一电极，
绝缘的连接衬底与第一电极接合，以及
从对于每个元件分离的各个第一电极中的每一个第一电极穿过所述连接衬底到与第一电极相对的一侧地形成布线。
2.根据权利要求1所述的元件阵列，其中所述连接衬底具有用于所述布线的通孔。
3.根据权利要求2所述的元件阵列，其中与所述通孔一一对应地形成第一电极。
4.根据权利要求1所述的元件阵列，其中所述布线和第一电极不共轴。
5.根据权利要求1到4中任何一个所述的元件阵列，其中在第一电极和所述连接衬底之间的接合界面处由所述连接衬底封上凹槽。
6.根据权利要求2到3中任何一个所述的元件阵列，其中所述通孔从与第一电极的接合面穿过所述连接衬底朝向相对面扩大。
7.根据权利要求1到4中任何一个所述的元件阵列，其中所述连接衬底具有从3.8到10的范围的相对介电常数、不低于5GPa的杨氏模量、以及不大于元件衬底的热膨胀系数的三倍的热膨胀系数。
8.根据权利要求1到4中任何一个所述的元件阵列，其中第一电极由半导体材料形成。
9.根据权利要求1到4中任何一个所述的元件阵列，其中第一电极和所述连接衬底通过熔化接合、压力接合、阳极接合、直接接合和扩散接合中的任意一种来接合。
10.一种机电转换装置，包括具有多个元件的元件衬底以及电路衬底，所述元件具有第一电极、层叠在第一电极上的支撑部和层叠在所述支撑部的上侧的第二电极，在第一电极和第二电极之间具有空隙；其中所述元件衬底具有为了对于每个元件分离第一电极而形成的凹槽，
绝缘的连接衬底与第一电极接合，以便利用所述连接衬底的插入来固定所述元件衬底和所述电路衬底，以及
由穿过所述连接衬底设置的布线使第一电极和所述电路衬底电连接。
11.一种用于制造机电转换装置的方法，所述机电转换装置具有被固定到元件衬底的电路衬底，所述元件衬底具有第一电极、层叠在第一电极上的支撑部和层叠在所述支撑部的上侧的第二电极，并且在第一电极和第二电极之间具有空隙，所述方法包括：
将用于使第一电极与所述电路衬底电连接的绝缘的连接衬底与所述元件衬底接合；
在与所述连接衬底接合的所述元件衬底上形成用于对于每个元件分离第一电极的凹槽；以及
将所述连接衬底与所述电路衬底固定在一起。
12.根据权利要求11所述的用于制造机电转换装置的方法，包括在所述连接衬底中形成用于将第一电极与所述电路衬底电连接的布线、以及用于形成所述布线的通孔。
13.根据权利要求11或12所述的用于制造机电转换装置的方法，其中，在所述凹槽的形成中，在所述连接衬底与所述元件衬底接合之前所述凹槽被形成为不穿透第一电极，并且在所述连接衬底与所述元件电极接合之后去除所述凹槽的剩余的部分。
CN2009801241017A 2008-06-30 2009-06-29 元件阵列、机电转换装置及其制造方法 Expired - Fee Related CN102076428B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008171750 2008-06-30
JP2008-171750 2008-06-30
JP2009029954A JP5376982B2 (ja) 2008-06-30 2009-02-12 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法
PCT/JP2009/062236 WO2010002009A2 (en) 2008-06-30 2009-06-29 Element array, electromechanical conversion device, and process for producing the same
JP2009-029954 2009-12-24

Publications (2)

Publication Number Publication Date
CN102076428A CN102076428A (zh) 2011-05-25
CN102076428B true CN102076428B (zh) 2013-04-24

Family

ID=41466399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801241017A Expired - Fee Related CN102076428B (zh) 2008-06-30 2009-06-29 元件阵列、机电转换装置及其制造方法

Country Status (5)

Country Link
US (2) US8466522B2 (zh)
EP (1) EP2293884A2 (zh)
JP (1) JP5376982B2 (zh)
CN (1) CN102076428B (zh)
WO (1) WO2010002009A2 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5376982B2 (ja) * 2008-06-30 2013-12-25 キヤノン株式会社 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法
JP5495918B2 (ja) * 2009-07-24 2014-05-21 キヤノン株式会社 電気機械変換装置、及び電気機械変換装置の作製方法
KR101014063B1 (ko) 2009-08-26 2011-02-10 엘지이노텍 주식회사 발광 소자 및 이를 이용한 라이트 유닛
US8563345B2 (en) 2009-10-02 2013-10-22 National Semiconductor Corporated Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (CMUT) array cells and array elements
US8324006B1 (en) * 2009-10-28 2012-12-04 National Semiconductor Corporation Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
JP5404365B2 (ja) 2009-12-16 2014-01-29 キヤノン株式会社 電気機械変換装置及びその製造方法
JP5702966B2 (ja) * 2010-08-02 2015-04-15 キヤノン株式会社 電気機械変換装置及びその作製方法
JP5677016B2 (ja) * 2010-10-15 2015-02-25 キヤノン株式会社 電気機械変換装置及びその作製方法
US8837358B2 (en) * 2010-10-18 2014-09-16 Nokia Siemens Networks Oy UL ACK/NACK for inter-radio access technology carrier aggregation
JP5812625B2 (ja) * 2011-02-11 2015-11-17 キヤノン株式会社 静電容量型電気機械変換装置の製造方法
JP5875243B2 (ja) * 2011-04-06 2016-03-02 キヤノン株式会社 電気機械変換装置及びその作製方法
JP2013051459A (ja) 2011-08-30 2013-03-14 Canon Inc 電気機械変換装置及びその製造方法
JP6102075B2 (ja) * 2012-03-30 2017-03-29 セイコーエプソン株式会社 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置
JP2013226390A (ja) * 2012-03-31 2013-11-07 Canon Inc 探触子、及びそれを用いた被検体情報取得装置
JP2013226389A (ja) * 2012-03-31 2013-11-07 Canon Inc 探触子及びその製造方法、及びそれを用いた被検体情報取得装置
JP2013226391A (ja) * 2012-03-31 2013-11-07 Canon Inc 探触子、及びそれを用いた被検体情報取得装置
KR101383298B1 (ko) * 2012-04-25 2014-04-09 삼성전자주식회사 초음파 프로브 장치 및 초음파 프로브 장치의 제조 방법
JP5986441B2 (ja) 2012-07-06 2016-09-06 キヤノン株式会社 静電容量型トランスデューサ
KR101851569B1 (ko) 2012-11-28 2018-04-24 삼성전자주식회사 초음파 변환기 및 그 제조방법
KR102176584B1 (ko) 2013-11-20 2020-11-09 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 제조방법
JP6399803B2 (ja) * 2014-05-14 2018-10-03 キヤノン株式会社 力覚センサおよび把持装置
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
JP2016101417A (ja) * 2014-11-28 2016-06-02 キヤノン株式会社 静電容量型音響波トランスデューサ及びこれを備えた被検体情報取得装置
US9741610B2 (en) * 2015-06-15 2017-08-22 Globalfoundries Inc. Sacrificial amorphous silicon hard mask for BEOL
JP6165221B2 (ja) * 2015-12-10 2017-07-19 キヤノン株式会社 トランスデューサ、被検体情報取得装置
JP6862820B2 (ja) * 2016-12-26 2021-04-21 セイコーエプソン株式会社 超音波デバイス及び超音波装置
AU2018289454A1 (en) 2017-06-21 2019-12-05 Butterfly Network, Inc. Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections
EP3788798B1 (en) * 2018-05-03 2023-07-05 BFLY Operations, Inc. Ultrasonic transducers with pressure ports
WO2020144968A1 (ja) * 2019-01-11 2020-07-16 ローツェライフサイエンス株式会社 ガス滅菌に対応可能な駆動機構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886006A (zh) * 2005-06-20 2006-12-27 株式会社日立制作所 电声转换元件、阵列型超声波转换器以及超声波诊断装置
WO2007099696A1 (ja) * 2006-03-03 2007-09-07 Olympus Medical Systems Corp. 超音波振動子及びそれを搭載した体腔内超音波診断装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430109B1 (en) * 1999-09-30 2002-08-06 The Board Of Trustees Of The Leland Stanford Junior University Array of capacitive micromachined ultrasonic transducer elements with through wafer via connections
TW518900B (en) * 2001-09-11 2003-01-21 Ind Tech Res Inst Structure of electret silicon capacitive type microphone and method for making the same
JP3761857B2 (ja) * 2002-10-11 2006-03-29 三菱電機株式会社 半導体装置
US7030536B2 (en) * 2003-12-29 2006-04-18 General Electric Company Micromachined ultrasonic transducer cells having compliant support structure
JP4885211B2 (ja) * 2005-05-18 2012-02-29 コロ テクノロジーズ インコーポレイテッド 微細電子機械変換器
EP1953814B1 (en) * 2005-11-25 2017-09-06 Panasonic Intellectual Property Management Co., Ltd. Wafer level package structure and method for manufacturing same
US7741686B2 (en) * 2006-07-20 2010-06-22 The Board Of Trustees Of The Leland Stanford Junior University Trench isolated capacitive micromachined ultrasonic transducer arrays with a supporting frame
JP5110885B2 (ja) * 2007-01-19 2012-12-26 キヤノン株式会社 複数の導電性の領域を有する構造体
US8337712B2 (en) * 2007-05-15 2012-12-25 Canon Kabushiki Kaisha Method for forming etching mask, method for fabricating three-dimensional structure and method for fabricating three-dimensional photonic crystalline laser device
US7700390B2 (en) * 2007-05-15 2010-04-20 Canon Kabushiki Kaisha Method for fabricating three-dimensional photonic crystal
JP5408935B2 (ja) * 2007-09-25 2014-02-05 キヤノン株式会社 電気機械変換素子及びその製造方法
JP5305993B2 (ja) * 2008-05-02 2013-10-02 キヤノン株式会社 容量型機械電気変換素子の製造方法、及び容量型機械電気変換素子
JP5376982B2 (ja) * 2008-06-30 2013-12-25 キヤノン株式会社 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886006A (zh) * 2005-06-20 2006-12-27 株式会社日立制作所 电声转换元件、阵列型超声波转换器以及超声波诊断装置
WO2007099696A1 (ja) * 2006-03-03 2007-09-07 Olympus Medical Systems Corp. 超音波振動子及びそれを搭載した体腔内超音波診断装置

Also Published As

Publication number Publication date
US20110073968A1 (en) 2011-03-31
WO2010002009A2 (en) 2010-01-07
CN102076428A (zh) 2011-05-25
US20130256817A1 (en) 2013-10-03
JP2010035134A (ja) 2010-02-12
WO2010002009A3 (en) 2010-11-25
US8754490B2 (en) 2014-06-17
JP5376982B2 (ja) 2013-12-25
US8466522B2 (en) 2013-06-18
EP2293884A2 (en) 2011-03-16

Similar Documents

Publication Publication Date Title
CN102076428B (zh) 元件阵列、机电转换装置及其制造方法
JP5734878B2 (ja) 低温ウエハ接合によって作製されるモノリシック集積型ｃｍｕｔの作製方法
CN110467148B (zh) 一种圆片级封装mems芯片结构及其加工方法
US8378436B2 (en) Electromechanical transducer and method of manufacturing the same
US7545075B2 (en) Capacitive micromachined ultrasonic transducer array with through-substrate electrical connection and method of fabricating same
JP7026111B2 (ja) 微細加工超音波トランスデューサのための電気接点配置
KR101761818B1 (ko) 전기음향 변환기 및 그 제조 방법
TWI461348B (zh) 微封裝方法及裝置
US6391673B1 (en) Method of fabricating micro electro mechanical system structure which can be vacuum-packed at wafer level
KR101894393B1 (ko) 초음파 변환기 구조물, 초음파 변환기 및 초음파 변환기의 제조 방법
US9511996B2 (en) Methods of forming semiconductor structures including MEMS devices and integrated circuits on common sides of substrates, and related structures and devices
KR102106074B1 (ko) 전기 음향 변환기 및 그 제조방법
JP2007215177A (ja) 容量性マイクロマシン加工超音波トランスジューサ並びにその製作方法
WO2012040211A2 (en) Microelectromechanical pressure sensor including reference capacitor
US10913093B2 (en) Micro-electro-mechanical system piezoelectric transducer and method for manufacturing the same
US9481566B2 (en) Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices
CN106744666A (zh) 微机械结构元件
KR20130022083A (ko) 초음파 변환기 및 그 제조 방법
CN110773408A (zh) 电容式微纳超声换能器及其制备方法
US20230354714A1 (en) Micromechanical component, sound transducer device, and method for producing a micromechanical component
WO2013089648A1 (en) Capacitive micromachined ultrasonic transducer arrangement and method of fabricating the same
JP2008118480A (ja) 圧電薄膜デバイスおよびその製造方法
Yildiz et al. CMUT arrays incorporating anodically bondable LTCC for small diameter ultrasonic endoscope

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130424

Termination date: 20210629