CN102064183A - 具有垂直二极管的集成电路 - Google Patents

具有垂直二极管的集成电路 Download PDF

Info

Publication number
CN102064183A
CN102064183A CN2009101494690A CN200910149469A CN102064183A CN 102064183 A CN102064183 A CN 102064183A CN 2009101494690 A CN2009101494690 A CN 2009101494690A CN 200910149469 A CN200910149469 A CN 200910149469A CN 102064183 A CN102064183 A CN 102064183A
Authority
CN
China
Prior art keywords
base material
polarity
isolation
doped region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101494690A
Other languages
English (en)
Other versions
CN102064183B (zh
Inventor
龙翔澜
杨明
汤玛斯·汉普
毕平·拉詹德南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Macronix International Co Ltd
International Business Machines Corp
Original Assignee
Qimonda AG
Macronix International Co Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, Macronix International Co Ltd, International Business Machines Corp filed Critical Qimonda AG
Publication of CN102064183A publication Critical patent/CN102064183A/zh
Application granted granted Critical
Publication of CN102064183B publication Critical patent/CN102064183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

本发明揭露一种集成电路，其包括基材、第一导线与垂直二极管。其中，基材包括隔离区域，第一导线形成于基材内的隔离区域间，垂直二极管形成于基材内。集成电路包括耦接至垂直二极管的接点以及耦接至接点的存储元件，且第一导线可作为垂直二极管的一部分。

Description

具有垂直二极管的集成电路
技术领域
本发明是关于一种集成电路，特别是关于一种具有垂直二极管的集成电路。
背景技术
电阻式存储器是存储器的一种，其利用存储元件的电阻值来储存一个或多个位的资料。举例来说，程序化至高电阻值的存储元件可表示逻辑资料位值1，而程序化至低电阻值的存储元件可表示逻辑资料位值0。一般来说，欲电性切换存储元件的电阻值时，可施加电压脉冲或电流脉冲至存储元件。
相变化存储器是电阻式存储器的一种，其于电阻式存储器中利用了相变化材料。相变化材料至少具有两种态，分别为非晶态与结晶态。非晶态具有较为混乱的原子结构，而结晶态则具有较为整齐的晶格。通常来说，非晶态的电阻率高于结晶态。此外，有些相变化材料则具有多个结晶态，如面心立方(FCC)态与六方最密堆积(HCP)态，而这些结晶态的电阻率并不相同，且可用以储存资料位。于后文中，非晶态是指具有较高电阻率的状态，而结晶态是指具有较低电阻率的状态。
由于相变化材料所发生的相变化能够被可逆地诱发，所以当温度改变时，存储器可从非晶态变化成结晶态，也能从结晶态变化成非晶态。而欲改变相变化材料的温度，可驱动电流穿越相变化材料本身，或驱动电流穿越邻近相变化材料的电阻式加热元件。通过这两种方式，便可控制相变化材料的加热情形，进而控制相变化材料的相变化。
相变化存储器包括存储阵列，其具有多个存储单元。这些存储单元是由相变化材料制成，且可利用相变化材料不同的存储态进行程序化以储存资料。若要在此种相变化存储装置进行资料的读取或写入，其中的一种方法是控制施加至相变化材料的电流及/或电压脉冲。一般来说，各存储单元内相变化材料的温度高低通常会对应至所施加的电流及/或电压大小。
若欲提供高密度相变化存储器，可使相变化存储单元储存多个资料位。而要达成相变化存储单元的多位储存，可将相变化材料程序化至中间电阻值或电阻态，进而让多位相变化存储单元可被写入至超过两个态。此时，若将相变化存储单元程序化至三个不同电阻大小中的一种，则每个存储单元可储存1.5个位的资料；若将相变化存储单元程序化至四个不同电阻大小中的一种，则每个存储单元可储存2个位的资料，以此类推。欲将相变化存储单元程序化至中间电阻值，需要利用适合的写入方式来控制相变化材料中，非晶态与结晶态两个部分共同存在的情形，进而控制存储单元的电阻。
此外，还可由减少各存储单元的尺寸来制造高密度相变化存储器。由于相变化存储器密度的增加可以提升存储器内储存资料的数量，因此，增加相变化存储器密度也可以降低存储器的成本。
有鉴于上述原因以及其它理由，有必要提供本发明。
发明内容
本发明一实施例提供了一种集成电路，其包括具有隔离区域的基材、形成于基材内隔离区域间的第一导线、形成于基材内的垂直二极管。集成电路包括耦接至垂直二极管的接点以及耦接至接点的存储元件，且第一导线可作为垂直二极管的一部分。
附图说明
为进一步说明各实施例，本发明提供有附图。所附附图为本发明揭露内容的一部分，其主要是用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域具有通常知识者应能理解其它可能的实施方式以及本发明的优点。图中的元件并未按比例绘制，而类似的元件符号通常用来表示类似的元件，其中：
图1为一系统实施例的方块图。
图2为一存储装置实施例的示意图。
图3A为一存储阵列实施例的上视图。
图3B为一存储阵列实施例的剖面图。
图4A为一基材实施例的上视图，该基材具有隔离区域。
图4B为一基材实施例的剖面图，该基材具有隔离区域。
图5A为一基材实施例的上视图，该基材具有隔离区域、N+字符线及N-区域。
图5B为一基材实施例的剖面图，该基材具有隔离区域、N+字符线及N-区域。
图6A为一基材实施例的上视图，该基材具有隔离区域、N+字符线、N-区域以及介电材料。
图6B为一基材实施例的剖面图，该基材具有隔离区域、N+字符线、N-区域以及介电材料。
图7A为一基材实施例的上视图，该基材具有隔离区域、N+字符线、N-区域、P-区域、P+区域、硅化物层以及介电材料。
图7B为一基材实施例的剖面图，该基材具有隔离区域、N+字符线、N-区域、P-区域、P+区域、硅化物层以及介电材料。
图8A为一基材实施例的上视图，该基材具有隔离区域、N+字符线、N-区域、P-区域、P+区域、硅化物层、介电材料以及接点。
图8B为一基材实施例的剖面图，该基材具有隔离区域、N+字符线、N-区域、P-区域、P+区域、硅化物层、介电材料以及接点。
图8C为一基材实施例的另一剖面图，该基材具有隔离区域、N+字符线、N-区域、P-区域、P+区域、硅化物层、介电材料以及接点。
图8D为一基材实施例的再一剖面图，该基材具有隔离区域、N+字符线、N-区域、P-区域、P+区域、硅化物层、介电材料以及接点。
图9为另一基材实施例的剖面图，该基材具有隔离区域、N+字符线、P-区域、P+区域、硅化物层、介电材料以及接点。
图10A为另一基材实施例的上视图，该基材具有隔离区域、N+字符线、P-区域、P+区域、硅化物层、介电材料以及接点。
图10B为一基材实施例的剖面图，该基材具有隔离区域、N+字符线、P-区域、P+区域、硅化物层、介电材料以及接点。
图10C为一基材实施例的另一剖面图，该基材具有隔离区域、N+字符线、P-区域、P+区域、硅化物层、介电材料以及接点。
图11A为另一存储阵列实施例的上视图。
图11B为另一存储阵列实施例的剖面图。
图12A为一基材实施例的上视图，该基材具有隔离区域。
图12B为一基材实施例的剖面图，该基材具有隔离区域。
第13A图为一基材实施例的上视图，该基材具有隔离区域、N型阱以及P型阱。
图13B为一基材实施例的剖面图，该基材具有隔离区域、N型阱以及P型阱。
图13C为一基材实施例的另一剖面图，该基材具有隔离区域、N型阱以及P型阱。
图14A为一基材实施例的上视图，该基材具有隔离区域、N型阱、P型阱、N+区域以及P+区域。
图14B为一基材实施例的剖面图，该基材具有隔离区域、N型阱、P型阱、N+区域以及P+区域。
图14C为一基材实施例的另一剖面图，该基材具有隔离区域、N型阱、P型阱、N+区域以及P+区域。
具体实施方式
于后述内容中，配合附图说明可据以实施本发明的各种实施例。其中的方向性术语，如“上”、“下”、“前”、“后”等，均是用以表示附图中元件的位向。由于实施例中的元件也可用不同位向排列，这些方向性术语只是为了说明上的方便，并不具限制范围的效果。此外，应了解的是，本发明亦可以其它方式来实施，且其结构或逻辑亦可进行改变或修饰，然这些实施方式仍均属于本发明的范畴。因此，后述的实施方式并非用以限制本发明，且本发明的范围应由权利要求范围的内容决定。
在没有特别说明的情形下，各种实施例的特征均可彼此结合。
图1为本发明实施例一系统90的方块图，其中系统90包括主机92与存储装置100。主机92由通讯连接94耦接至存储装置100，且主机92可包括计算机(如桌上型计算机、笔记型计算机、手持计算机)、可携式电子装置(如行动电话、个人数字助理(PDA)、MP3播放器、影片播放器、数字相机)或其它使用存储器的装置，存储装置100则可提供主机92的存储功能。于一实施例中，存储装置100提供主机92所需的嵌入式存储，且主机92及存储装置100使用同一个集成电路或电路板。于一实施例中，存储装置100包括相变化存储元件或其它可变电阻或可变电阻率材料的存储装置。
图2为一存储装置100实施例的示意图，其中存储装置100包括写入电路124、控制器120、存储阵列102及感测电路126。存储阵列102包括多个电阻式存储单元104a-104d(统称为电阻式存储单元104)、多个位线(BL)112a-112b(统称为位线112)以及多个字符线(WL)110a-110b(统称为字符线110)。于一实施例中，电阻式存储单元104为相变化存储单元；于其它实施例中，电阻式存储单元104则为其它类型的电阻式存储单元或可变电阻率存储单元。
各电阻式存储单元104包括相变化元件106与二极管108。二极管108是利用离子布植法形成于基材内的隔离区域之间。于一实施例中，二极管108是与周边逻辑同时于前段(FEOL)工艺制造；于一实施例中，二极管108自对准至接触栓塞，且接触栓塞是将二极管108耦接至相变化元件106。
于本文中，“电性耦接”是指元件无需直接连接，且在“电性耦接”的元件间可存在其它元件。
存储阵列102分别由信号路径125、121、127电性耦接至写入电路124、控制器120及感测电路126。控制器120分别由信号路径128、130电性耦接至写入电路124及感测电路126。各电阻式存储单元104(以下以相变化存储单元为例)电性耦接至字符线110与位线112，其中，相变化存储单元104a电性耦接至字符线110a与位线112a；相变化存储单元104b电性耦接至字符线110b与位线112a；相变化存储单元104c电性耦接至字符线110a与位线112b；相变化存储单元104d电性耦接至字符线110b与位线112b。
各相变化存储单元104均包括相变化元件106与二极管108，其中，相变化存储单元104a包括相变化元件106a与二极管108a。相变化元件106a的一侧电性耦接至位线112a，而另一侧电性耦接至二极管108a。二极管108a相异于相变化元件106a的一侧电性耦接至字符线110a。于另一实施例中，二极管108a具有相反的极性。
相变化存储单元104b包括相变化元件106b与二极管108b。相变化元件106b的一侧电性耦接至位线112a，而另一侧电性耦接至二极管108b。二极管108b相异于相变化元件106b的一侧电性耦接至字符线110b。
相变化存储单元104c包括相变化元件106c与二极管108c。相变化元件106c的一侧电性耦接至位线112b，而另一侧电性耦接至二极管108c。二极管108c相异于相变化元件106c的一侧电性耦接至字符线110a。
相变化存储单元104d包括相变化元件106d与二极管108d。相变化元件106d的一侧电性耦接至位线112b，而另一侧电性耦接至二极管108d。二极管108d相异于相变化元件106d的一侧电性耦接至字符线110b。
于另一实施例中，各相变化元件106电性耦接至字符线110，而各二极管108电性耦接至位线112。以相变化存储单元104a为例，相变化元件106a的一侧电性耦接至字符线110a，另一侧电性耦接至二极管108a的一侧，且二极管108a的另一侧电性耦接位1112a。
于一实施例中，各相变化元件106均包括相变化材料，且相变化材料可由本发明所述的各种材料所组成。一般来说，包括一种以上(含本数)选自周期表第六族元素的硫属合金即是一种可使用的材料。于一实施例中，相变化材料由硫属化物材料所组成，如锗锑碲、锑碲、锗碲或银铟锑碲。于另一实施例中，相变化材料可不含硫属元素，且可以是锗锑、镓锑、铟锑或锗镓铟锑。于其它实施例中，相变化材料可以由包含一种以上下列元素的材料所组成：锗、锑、碲、镓、砷、铟、硒及硫。
当温度改变时，各相变化元件106均可由非晶态变化至结晶态，或由结晶态变化至非晶态。在相变化元件106的相变化材料中，结晶材料与非晶材料的多少可定义两个或两个以上的态，以在存储装置100中储存资料。由于在非晶态时，相变化材料的电阻率远大于结晶态，因此，若相变化元件存在两个或两个以上的态，则其电阻也会不同。于一实施例中，前述两个或两个以上的态所指的是两个态，且使用的是二元系统，其中两个态的位值为0与1。于另一实施例中，前述两个或两个以上的态所指的是三个态，且使用的是三元系统，其中三个态的位值为0、1、2。于另一实施例中，前述两个或两个以上的态所指的是四个态，且以多位值来表示，如00、01、10、11。于其它实施例中，前述两个或两个以上的态可为相变化元件内，相变化材料任何适合数目的态。
控制器120包括微处理器、微控制器或其它适合用以控制存储装置100操作的逻辑电路。控制器120可控制存储装置100的读写操作，包括通过写入电路124与感测电路126施加控制及资料信号至存储阵列102。于一实施例中，写入电路124通过信号路径125及位线112提供电压脉冲至存储单元104，以进行存储单元的程序化。于其它实施例中，写入电路124通过信号路径125及位线112提供电流脉冲至存储单元104，以进行存储单元的程序化。
感测电路126可通过位线112及信号路径127读取存储单元104两个或两个以上的态的任一种。于一实施例中，感测电路126提供流经存储单元104之一的电流，以读取该存储单元104的电阻。感测电路126接着可读取穿越该存储单元104的电压。于另一实施例中，感测电路126提供穿越存储单元104之一的电压，并读取流经该存储单元104的电流。于另一实施例中，写入电路124提供穿越存储单元104之一的电压，而感测电路126读取流经该存储单元104的电流。于另一实施例中，写入电路124提供流经存储单元104之一的电流，而感测电路126读取穿越该存储单元104的电压。
于一实施例中，在相变化存储单元104a的设置操作过程中，由写入电路124引发一个或一个以上的设置电流或电压脉冲，并将此设置电流或电压脉冲通过位线112a传送至相变化元件106a，进而对相变化元件106a进行加热，使其温度上升至结晶温度以上(但通常低于其熔解温度)。由此，在设置操作过程中，可使相变化元件106a进入结晶态或部份结晶且部分非晶的状态。
于相变化存储单元104a的重置操作过程中，由写入电路124选择性引发一个重置电流或电压脉冲，并将的通过位线112a传送至相变化元件106a。此重置电流或电压可迅速将相变化元件106a的温度提高至其熔解温度以上。之后，中止该电流或电压脉冲，而让相变化元件106a快速冷却至非晶态或部份非晶且部分结晶的状态。
相变化存储单元104b-104d和其它存储阵列102内的相变化存储单元104可利用类似的电流或电压脉冲，并以类似于相变化存储单元104a所采用的方法进行设置与重置。于其它实施例(如其它类型的电阻式存储单元)中，写入电路124可提供适合的程序化脉冲，以将电阻式存储单元104程序化至特定状态。
图3A与图3B分别为一实施例中存储阵列200的上视图与剖面图。于一实施例中，存储阵列200提供前述图2中的存储阵列102。存储阵列200包括P型基材202或P型阱、浅沟渠隔离(STI)204、N-或N+字符线206、P-区域208、P+区域210、硅化物层213、接点212、下电极216、相变化元件220、上电极221、位线222及介电材料214、215、218。N+字符线206与P-区域208形成垂直二极管。于另一实施例中，存储阵列200包括P型基材202、N型基材或N型阱202、P-或P+字符线206、N-区域208及N+区域210，而使二极管的极性正好相反。
STI 204形成于P型基材202内，且包括二氧化硅、硅氧化物(SiOx)、氮化硅、氟硅玻璃(FSG)、硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)或其它适合的介电材料。字符线206包括利用离子布植法形成于P型基材202内且介于STI 204之间的N+区域，且字符线206的上部与P-基材的下部接触。各P-区域208也是利用离子布植法形成于P型基材202内且介于STI 204之间，且各P-区域208的上部与P+区域210的下部接触。各P+区域210也是利用离子布植法形成于P型基材202内且介于STI 204之间，且各P+区域210的上部与硅化物层213的下部接触。各硅化物层213包括硅化钴、硅化钛、硅化镍、硅化铂镍、硅化钽或其它适合的硅化物，且硅化物层213的上部与接点212的下部接触。各接点212包括钨、铜、铝或其它适合的接点材料。介电材料214侧向环绕接点212，介电材料215则侧向环绕相变化元件220与上电极221，且介电材料214、215包括二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG或其它适合的介电材料。
各接点212的上部与下电极216的下部接触，各下电极216包括氮化钛、氮化钽、钨、铝、钛、钽、氮化硅钛、氮化硅钽、氮化铝钛、氮化铝钽、铜、氮化钨、碳或其它适合的电极材料。介电材料218侧向环绕下电极216，且介电材料218包括氮化硅、二氧化硅、氮氧化硅或其它适合的介电材料。各下电极216的上部与相变化元件220的下部接触。于一实施例中，相变化元件220的剖面宽度大于下电极216，各相变化元件220提供一个或多个资料位的储存位置，且各相变化元件220的主动或相变化区域是位于下电极216与相变化元件220的界面。各相变化元件220的上部与上电极221的下部接触，且上电极221包括氮化钛、氮化钽、钨、铝、钛、钽、氮化硅钛、氮化硅钽、氮化铝钛、铜、氮化钨、碳或其它适合的电极材料。
于本实施例中，下电极216、相变化元件220、上电极221排列成蕈状单元组态。于其它实施例中，下电极216、相变化元件220、上电极221可排列成其它适合的组态，如多孔状单元组态。上电极221上部与位线222的下部接触，各位线222包括钨、铜、铝或其它适合的材料。于一实施例中，位线222与N+字符线206垂直。
流经存储阵列200各存储单元的电流路径由位线222开始，经过上电极221与相变化元件220，并流至下电极216。由下电极216开始，电流再流经接点212、硅化物层213、P+区域210，并流至由P-区域208与N+字符线206所组成的二极管。相变化元件220与下电极216之间界面的剖面宽度定义了流经此界面的电流密度，并定义了程序化各存储单元所需的能量。若可将界面的剖面宽度缩小，则局部电流密度将可增加，并可进而降低程序化各存储单元所需的能量。
于各存储单元的操作过程中，电流或电压脉冲施加至位线222与字符线206之间以程序化存储单元。于存储单元的设置操作过程中，由写入电路124选择性引发一个或一个以上的设置电流或电压脉冲，并将此设置电流或电压脉冲通过位线222传送至上电极221。而设置电流或电压脉冲会由上电极221开始，流经相变化元件220，进而对相变化材料加热，使温度高于其结晶温度以上(但通常低于其熔解温度)。由此，在设置操作过程中，可使相变化材料进入结晶态或部份结晶且部分非晶的状态。
于存储单元的重置操作过程中，由写入电路124选择性引发一个重置电流或电压脉冲，并将的通过位线222传送至上电极221。而设置电流或电压脉冲会由上电极221开始，流经相变化元件220。此重置电流或电压可迅速将相变化材料的温度提高至其熔解温度以上。于该电流或电压脉冲中止后，相变化材料会快速冷却至非晶态或部份非晶且部分结晶的状态。
后文配合图4A-图10C说明制造存储阵列的实施例，如前述图3A与图3B的存储阵列200。
图4A与图4B分别为一实施例中基材202a的上视图与剖面图，其中该基材202a具有隔离区域204。于一实施例中，可使用P型硅基材。于其它实施例中，则可使用其它适合的基材。之后对基材进行蚀刻以形成开口，并得到基材202a。于一实施例中，开口为基材上成列或成行延伸的沟渠。之后，将介电材料沉积于蚀刻后的基材上与开口内，如二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG或其它适合的介电材料等均为此处可使用，而沉积的方法可以是化学气相沉积(CVD)、高密度等离子体化学气相沉积(HDP-CVD)、原子层沉积(ALD)、金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)、喷射气相沉积(JVD)或其它适合的沉积工艺。之后将介电材料平面化以暴露出基材202a而提供STI或隔离区域204，其中，可使用化学机械研磨(CMP)或其它适合的平面化工艺来对介电材料进行平面化。
图5A与图5B分别为一实施例中基材202的上视图与剖面图，其中该基材202具有隔离区域204、N+字符线206及N-区域224a。于一实施例中，可将保护氧化物层(图未示)沉积至基材202a及隔离区域204上，且该氧化物可以是二氧化硅。由保护氧化物层的沉积，基材202a由砷、磷或其它适合的布植材料所布植，进而提供N+字符线206、位于N+字符线206上的N-区域224a、基材202。
图6A与图6B分别为一实施例中基材202的上视图与剖面图，其中该基材202具有隔离区域204、N+字符线206、N-区域224a以及介电材料214。介电材料沉积于基材202上，形成介电材料层，其中，可使用的介电材料包括二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG或其它适合的介电材料，而可使用的沉积方法包括CVD、HDP-CVD、ALD、MOCVD、PVD、JVD、旋涂或其它适合的沉积工艺。之后，再蚀刻介电材料层，以产生开口226，进而暴露部分N-区域224a，并提供介电材料214。于一实施例中，开口226为圆柱状开口。
图7A与图7B分别为一实施例中基材202的上视图与剖面图，其中该基材202具有隔离区域204、N+字符线206、N-区域224a、P-区域208、P+区域210、硅化物层213以及介电材料214。于一实施例中，可将保护氧化物层(图未示)沉积至N-区域224a的暴露部分上，且该氧化物可以是二氧化硅。由保护氧化物层的沉积，N-区域224a的暴露部分由硼或其它适合的布植材料所布植，进而提供P-区域208以及位于P-区域208之上的P+区域210。N+字符线206与P-区域208共同形成垂直二极管。之后并将保护氧化物层移除。
硅化物层213形成于P+区域210上，于一实施例中，硅化物层213的形成方式是将如钴、镍或铂镍等适合的金属与P+区域210接触，并进行退火处理，再将未反应的金属移除以得到硅化物层213。于其它实施例中，硅化物层213是使用将来形成接点212的金属来制得，于此种实施例中，未反应的金属并不需要被移除。
图8A与图8B-8D分别为一实施例中基材202的上视图与剖面图，其中该基材202具有隔离区域204、N+字符线206、N-区域224、P-区域208、P+区域210、硅化物层213、介电材料214及接点212。接点材料沉积至P+区域210与介电材料214的暴露部分上以形成接点材料层，其中可使用的接点材料包括钨、铜、铝或其它适合的接点材料。接点材料层的沉积方法可以是CVD、HDP-CVD、ALD、MOCVD、PVD、JVD或其它适合的沉积工艺。之后将接点材料层平面化，以暴露介电材料214并提供接点212。接点材料层可平面化方法可以是CMP或其它适合的平面化工艺。之后进行其它适合的工艺以制造存储阵列200的下电极216、相变化元件220、上电极221、位线222，而这些工艺可参考图3A、图3B以及相关描述得知。
图9为另一实施例中基材202的剖面图，该基材202具有隔离区域204、N+字符线206、P-区域208、P+区域211、硅化物层213、介电材料214以及接点212。于本实施例中，并不采用如图7A、图7B所示利用离子布植法来形成P+区域210，反而是以P+区域211来取代P+区域210。于一实施例中，P+区域211的制造方法是在布植N-区域224a与提供P-区域208后，再沉积P+半导体材料至开口226中。于另一实施例中，P+区域211的制造方法则是在布植N-区域224a与提供P-区域208后，再于开口226中使用选择性外延。
图10A与图10B-10C分别为另一实施例中基材202的上视图与剖面图，其中该基材202具有隔离区域204及225、N+字符线206、P-区域208、P+区域210、硅化物层213、介电材料214及接点212。于本实施例中，N-区域224为隔离区域225所取代。隔离区域225可包括二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG或其它适合的介电材料。隔离区域225的制造方式是进行蚀刻以在基材202a内形成沟渠，前述沟渠与图4A、图4B所述为了形成隔离区域204而蚀刻所得的沟渠相互垂直，且用以制造隔离区域225的沟渠深度小于用以制造隔离区域204的沟渠深度。
图11A与图11B分别为另一实施例的存储阵列300的上视图与剖面图。于一实施例中，存储阵列300提供前述图2中的存储阵列102。存储阵列300包括P-基材302、STI 304、N型阱306、P型阱308、N+区域310、P+区域312、硅化物层313、接点314与315、下电极320、相变化元件324、上电极326、位线328及介电材料316、317、318。P+区域312与N型阱306形成垂直二极管。于另一实施例中，存储阵列300包括N-基材302、P型阱306、N型阱308、P+区域310、N+区域312，而使二极管的极性正好相反。
STI 304形成于P-基材302内，且包括二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG或其它适合的介电材料。提供字符线的N型阱306是利用离子布植法形成于P-基材302内且介于STI 304之间。各N+区域310利用离子布植法而形成于对应的N型阱306内，且各P+区域312亦是利用离子布植法而形成于对应的N型阱306内。各P+区域312上部与硅化物层313的下部接触，且各硅化物层313包括硅化钴、硅化钛、硅化镍、硅化铂镍、硅化钽或其它适合的硅化物。硅化物层313的上部与接点214的下部接触，且各接点212包括钨、铜、铝或其它适合的接点材料。介电材料316侧向环绕接点314、315，介电材料317侧向环绕相变化元件324与上电极326，且介电材料316、317包括二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG或其它适合的介电材料。
各接点314的上部与下电极320的下部接触，各下电极216包括氮化钛、氮化钽、钨、铝、钛、钽、氮化硅钛、氮化硅钽、氮化铝钛、氮化铝钽、铜、氮化钨、碳或其它适合的电极材料。介电材料318侧向环绕下电极320，且介电材料218包括氮化硅、二氧化硅、氮氧化硅或其它适合的介电材料。各下电极320的上部与相变化元件324的下部接触。于一实施例中，相变化元件324的剖面宽度大于下电极320，各相变化元件324提供一个或多个资料位的储存位置，且各相变化元件324的主动或相变化区域是位于下电极320与相变化元件324的界面。各相变化元件324的上部与上电极326的下部接触，且上电极326包括氮化钛、氮化钽、钨、铝、钛、钽、氮化硅钛、氮化硅钽、氮化铝钛、铜、氮化钨、碳或其它适合的电极材料。
于本实施例中，下电极320、相变化元件324、上电极326排列成蕈状单元组态。于其它实施例中，下电极320、相变化元件324、上电极326可排列成其它适合的组态，如孔状单元组态。上电极326上部与位线328的下部接触，各位线328包括钨、铜、铝或其它适合的材料。于一实施例中，位线328与N型阱306垂直。各接点315与N型阱306接触。且接点315可降低N型阱306字符线的电阻。
流经存储阵列300各存储单元的电流路径由位线328开始，经过上电极326与相变化元件324，并流至下电极320。由下电极320开始，电流再流经接点314、硅化物层313，并流至由P+区域312与N型阱306所组成的二极管。位于相变化元件324与下电极320之间界面的剖面宽度定义了流经此界面的电流密度，并定义了程序化各存储单元所需的能量。若可将界面的剖面宽度缩小，则电流密度将可增加，并可进而降低程序化各存储单元所需的能量。存储阵列300存储单元的程序化方式与图3A、图3B所描述的存储阵列200存储单元的程序化方式类似。
图12A-图14C为制造存储阵列的实施例，此处的存储阵列可以是图11A-图11B所述的存储阵列300。于其它实施例中，存储阵列的二极管是与周边硅互补式金属氧化半导体(CMOS)逻辑装置同时于前段工艺制造，因此，二极管与CMOS逻辑装置位于同一水平。
图12A与图12B分别为一实施例中基材302a的上视图与剖面图，其中该基材302a具有隔离区域304。于一实施例中，可使用P型硅基材。于其它实施例中，则可使用其它适合的基材。之后对基材进行蚀刻以形成开口，并得到基材302a。于一实施例中，开口为基材上成列或成行延伸的垂直沟渠。之后，将介电材料沉积于蚀刻后的基材上与开口内，如二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG或其它适合的介电材料等均为此处可使用者，而沉积的方法可以是CVD、HDP-CVD、ALD、MOCVD、PVD、JVD或其它适合的沉积工艺。之后将介电材料平面化以暴露出基材302a而提供STI或隔离区域304，其中，可使用CMP或其它适合的平面化工艺来对介电材料进行平面化。
图13A与图13B-图13C分别为一实施例中基材302的上视图与剖面图，其中该基材302具有隔离区域304、N型阱306a及P型阱308。于一实施例中，可将保护氧化物层(图未示)沉积至基材302a及隔离区域304上，且该氧化物可以是二氧化硅。由保护氧化物层的沉积，基材302a由砷、磷或其它适合的布植材料所布植，进而提供N型阱306a；基材302a亦可由硼或其它适合的布植材料所布植，进而提供P型阱308。于一实施例中，可选择性掺杂N型阱306a以提供N+调整。
图14A与图14B-14C分别为一实施例中基材302的上视图与剖面图，其中该基材302具有隔离区域304、N型阱306、P型阱308、N+区域310、P+区域312。区域328内的各N型阱306以砷、磷或其它适合的布植材料所布植，进而提供N+区域310；N型阱306亦可由硼或其它适合的布植材料所布植，进而提供P+区域312。P+区域312与N型阱306共同形成垂直二极管。之后可再进行其它适合的工艺，以制造硅化物层313、接点314与315、下电极320、相变化元件324、上电极326、存储阵列300的位线328，而此部分可配合参考图11A、图11B得知。
前述各实施例可提供具有二极管选择性的可变电阻或可变电阻率存储单元阵列，此些二极管利用离子布植法制造于基材内。二极管耦接至接触栓塞并与其对准，而接触栓塞可将二极管耦接至电阻式存储元件。与其它利用不同工艺制造的二极管相比，此些二极管可使存储阵列具有较高的密度。此外，与逻辑工艺相比，此处所述的二极管制造方法并不需要额外的光刻屏蔽，故可降低制造成本。
尽管某些实施例中是以相变化存储元件为例，应再次强调该些实施例也可应用于任一种适合的可变电阻或可变电阻率存储元件。
虽然本发明是已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式是已于先前描述中所建议，且其它替换方式及修改样式将为熟习此项技术的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是意欲落在本发明于随附的权利要求范围及其均等物所界定的范畴之中。

Claims (25)

1.一种集成电路，包括：
一基材，包含隔离区域；
一第一导线，形成于该基材内，且介于隔离区域之间；
一垂直二极管，形成于该基材内；
一接点，与该垂直二极管耦接；以及
一存储元件，与该接点耦接，
其中，该第一导线作为该垂直二极管的一部分。
2.如权利要求1所述的集成电路，还包括：
互补式金属氧化半导体逻辑装置，形成于该基材内，且与该垂直二极管位于同一水平。
3.如权利要求1所述的集成电路，其中该第一导线包括一N+字符线。
4.如权利要求1所述的集成电路，其中该第一导线包括一N型阱。
5.如权利要求1所述的集成电路，其中该垂直二极管与该接点自对准。
6.如权利要求1所述的集成电路，其中该存储元件包括一可变电阻率材料元件。
7.一种系统，包括：
一主机；以及
一存储装置，与该主机耦接，并可与该主机相互通讯，该存储装置包括：
一基材，包含隔离区域；
一字符线，形成于该基材内，且介于隔离区域之间；
一垂直二极管，形成于该基材内；
一接点，与该垂直二极管耦接；以及
一存储元件，与该接点耦接，
其中，该字符线作为该垂直二极管的一部分。
8.如权利要求7所述的系统，其中该存储元件还包括：
掺杂半导体区域，将该垂直二极管与沿着该字符线的邻近垂直二极管电性隔离。
9.如权利要求7所述的系统，其中该存储元件还包括：
介电材料隔离区域，将该垂直二极管与沿着该字符线的邻近垂直二极管电性隔离。
10.如权利要求7所述的系统，其中该存储元件还包括：
掺杂半导体阱，将该垂直二极管与邻近垂直二极管电性隔离。
11.如权利要求7所述的系统，其中该存储元件还包括：
一写入电路，用以写入资料至该存储元件；
一感测电路，用以自该存储元件读取资料；以及
一控制器，用以控制该写入电路及该感测电路。
12.一种存储器，包括：
一基材，包含隔离区域；
一离子布植字符线，形成于该基材内，且介于隔离区域之间；
一离子布植垂直二极管，形成于该基材内；
一接点，与该离子布植垂直二极管耦接；以及
一相变化存储元件，与该接点耦接，
其中，该离子布植字符线作为该离子布植垂直二极管的一部分。
13.如权利要求12所述的存储器，其中该离子布植字符线包括一N+字符线。
14.如权利要求12所述的存储器，其中该离子布植字符线包括一N型阱。
15.如权利要求14所述的存储器，还包括P型阱，其中该离子布植字符线与邻近字符线之间由该隔离区域与该P型阱所隔离。
16.如权利要求12所述的存储器，还包括：
一掺杂半导体区域，与该离子布植垂直二极管及该接点耦接。
17.一种制造一集成电路的方法，该方法包括：
提供一基材，其包含隔离区域；
布植该基材，以于隔离区域之间提供一第一极性浓掺杂字符线与一第一极性淡掺杂区域，该第一极性淡掺杂区域与该第一极性浓掺杂字符线接触；
沉积一介电材料于该基材上；
蚀刻该介电材料以形成开口，进而暴露出部分该第一极性淡掺杂区域；
布植该第一极性淡掺杂区域的暴露部分，以提供一与该第一极性浓掺杂字符线接触的第二极性淡掺杂区域；
提供一第二极性浓掺杂区域，其与该第二极性淡掺杂区域接触；
于该开口内沉积一接点材料；以及
制造一存储元件，其与该接点材料耦接。
18.如权利要求17所述的方法，其中提供该第二极性浓掺杂区域的步骤包括：
布植该第一极性淡掺杂区域的暴露部分，以提供与该第二极性淡掺杂区域接触的该第二极性浓掺杂区域。
19.如权利要求17所述的方法，其中提供该第二极性浓掺杂区域的步骤包括：
于该开口内沉积一第二极性浓掺杂材料，以提供与该第二极性淡掺杂区域接触的该第二极性浓掺杂区域。
20.如权利要求17所述的方法，其中：
提供该基材的步骤包括提供一P-硅基材，该P-硅基材包括浅沟渠隔离区域；
布植该基材的步骤包括布植该基材以提供N+字符线与N-区域；
布植该第一极性淡掺杂区域的暴露部分的步骤包括布植该第一极性淡掺杂区域的暴露部分以提供一P-区域；以及
提供该第二极性浓掺杂区域的步骤包括提供一P+区域。
21.如权利要求17所述的方法，其中制造该存储元件的步骤包括制造一可变电阻率存储元件。
22.一种制造一集成电路的方法，该方法包括：
提供一基材，其包括彼此垂直的第一隔离区域与第二隔离区域；
布植该基材，以提供一第一极性淡掺杂阱，该第一极性淡掺杂阱介于第二隔离区域之间，且延伸穿越第一隔离区域；
布植该第一极性淡掺杂阱，以于该第一隔离区域与该第二隔离区域之间提供一第一极性浓掺杂区域与一第二极性浓掺杂区域，该第二极性浓掺杂区域是位于该第一极性浓掺杂区域上；
制造一接点，其与该第二极性浓掺杂区域耦接；以及
制造一存储元件，其与该接点耦接。
23.如权利要求22所述的方法，还包括：
布植该基材，以于该第二隔离区域下提供第二极性淡掺杂阱。
24.如权利要求22所述的方法，其中：
提供该基材的步骤包括提供一P-硅基材；
布植该基材的步骤包括布植该基材以提供一N型阱；以及
布植该基材以提供该N型阱的步骤包括布植该N型阱，以提供一N+区域以及一位于该N+区域上的P+区域。
25.如权利要求22所述的方法，其中制造该存储元件的步骤包括制造一可变电阻率存储元件。
CN2009101494690A 2008-06-19 2009-06-19 具有垂直二极管的集成电路 Active CN102064183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/142,239 2008-06-19
US12/142,239 US8586960B2 (en) 2008-06-19 2008-06-19 Integrated circuit including vertical diode

Publications (2)

Publication Number Publication Date
CN102064183A true CN102064183A (zh) 2011-05-18
CN102064183B CN102064183B (zh) 2012-12-05

Family

ID=41431124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101494690A Active CN102064183B (zh) 2008-06-19 2009-06-19 具有垂直二极管的集成电路

Country Status (3)

Country Link
US (2) US8586960B2 (zh)
CN (1) CN102064183B (zh)
TW (1) TWI400799B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842535A (zh) * 2011-06-24 2012-12-26 旺宏电子股份有限公司 形成存储器单元存取阵列的方法
CN107482034A (zh) * 2016-06-07 2017-12-15 旺宏电子股份有限公司 集成电路及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
KR101069285B1 (ko) * 2008-11-21 2011-10-04 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US9111856B2 (en) * 2008-12-30 2015-08-18 Micron Technology, Inc. Method for fabricating a phase-change memory cell
JP5611574B2 (ja) * 2009-11-30 2014-10-22 株式会社東芝 抵抗変化メモリ及びその製造方法
US9136307B2 (en) 2012-02-09 2015-09-15 Micron Technology, Inc. Memory cells and memory cell formation methods using sealing material
US9070790B2 (en) * 2013-08-29 2015-06-30 Infineon Technologies Ag Vertical semiconductor device and method of manufacturing thereof
US9218958B2 (en) 2013-12-10 2015-12-22 Infineon Technologies Ag Method for forming a semiconductor device
US9570576B2 (en) * 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation
US10181527B2 (en) * 2015-10-16 2019-01-15 Samsung Electronics Co., Ltd. FinFet having dual vertical spacer and method of manufacturing the same
US10840447B2 (en) * 2019-03-12 2020-11-17 International Business Machines Corporation Fabrication of phase change memory cell in integrated circuit
US11729997B2 (en) 2020-06-29 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. 3D stackable memory and methods of manufacture

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569121A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer
US20020048656A1 (en) * 1998-01-28 2002-04-25 Yuko Sato Image-transfer medium for ink-jet printing, production process of transferred image, and cloth with transferred image formed thereon
US7247876B2 (en) 2000-06-30 2007-07-24 Intel Corporation Three dimensional programmable device and method for fabricating the same
US6696355B2 (en) * 2000-12-14 2004-02-24 Ovonyx, Inc. Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
WO2003073511A1 (en) * 2002-02-22 2003-09-04 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
JP2006502578A (ja) * 2002-10-11 2006-01-19 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 相変化材料を備えた電子装置
US6995446B2 (en) 2002-12-13 2006-02-07 Ovonyx, Inc. Isolating phase change memories with schottky diodes and guard rings
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
US6838692B1 (en) 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
JP2005150243A (ja) * 2003-11-12 2005-06-09 Toshiba Corp 相転移メモリ
KR100583115B1 (ko) 2003-12-13 2006-05-23 주식회사 하이닉스반도체 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법
US20060034116A1 (en) 2004-08-13 2006-02-16 Lam Chung H Cross point array cell with series connected semiconductor diode and phase change storage media
JP4345676B2 (ja) 2005-01-12 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
KR100663358B1 (ko) * 2005-02-24 2007-01-02 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
JP4860249B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
JP4591833B2 (ja) * 2006-01-17 2010-12-01 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842535A (zh) * 2011-06-24 2012-12-26 旺宏电子股份有限公司 形成存储器单元存取阵列的方法
CN102842535B (zh) * 2011-06-24 2014-08-06 旺宏电子股份有限公司 形成存储器单元存取阵列的方法
CN107482034A (zh) * 2016-06-07 2017-12-15 旺宏电子股份有限公司 集成电路及其制造方法

Also Published As

Publication number Publication date
CN102064183B (zh) 2012-12-05
US20140065787A1 (en) 2014-03-06
US9064794B2 (en) 2015-06-23
US20090316473A1 (en) 2009-12-24
US8586960B2 (en) 2013-11-19
TW201015714A (en) 2010-04-16
TWI400799B (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
CN102064183B (zh) 具有垂直二极管的集成电路
CN102379009B (zh) 相变随机存取存储器的菱形式四电阻器单元
CN101840928B (zh) 带有自对准存储元件的多晶硅柱双极晶体管
CN101345251B (zh) 位于半导体衬底之上的存储单元阵列及其制造方法
CN101197317B (zh) 具有热障的相变化存储单元及其制造方法
CN102104055B (zh) 可变电阻存储器
JP5544104B2 (ja) 抵抗メモリ素子及びその形成方法
CN101814521B (zh) 相变化存储器的多晶硅栓塞双极性晶体管及其制造方法
CN101685825B (zh) 包含二极管存储器单元的集成电路
KR20130060065A (ko) 비휘발성 메모리 장치 및 이의 제조 방법
CN100543966C (zh) 用以制造存储元件的方法
TW201503287A (zh) 用於記憶單元的低溫原位摻雜矽基導體材料
CN101685826A (zh) 一种具有二极管驱动器的存储阵列及其制造方法
KR101598378B1 (ko) 메모리 소자의 형성 방법
CN101877384B (zh) 低操作电流相变存储器元件结构
US20090052230A1 (en) Integrated circuit including silicide region to inhibit parasitic currents
WO2010118346A2 (en) Shallow trench type quadri-cell of phase-change random access memory (pram)
US20090108248A1 (en) Integrated circuit including doped semiconductor line having conductive cladding
US8254166B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
US7829879B2 (en) Integrated circuit including U-shaped access device
CN101312231A (zh) 相变化存储器装置及其制造方法
US7994536B2 (en) Integrated circuit including U-shaped access device
CN217562572U (zh) 相变存储器
CN101499482A (zh) 非易失性存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant