CN102054418A - 数据驱动器与用以决定数据驱动器的最佳偏移的方法 - Google Patents
数据驱动器与用以决定数据驱动器的最佳偏移的方法 Download PDFInfo
- Publication number
- CN102054418A CN102054418A CN2009102081939A CN200910208193A CN102054418A CN 102054418 A CN102054418 A CN 102054418A CN 2009102081939 A CN2009102081939 A CN 2009102081939A CN 200910208193 A CN200910208193 A CN 200910208193A CN 102054418 A CN102054418 A CN 102054418A
- Authority
- CN
- China
- Prior art keywords
- test pattern
- clock signal
- pixel clock
- data
- data driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
一种数据驱动器与用以决定数据驱动器的最佳偏移的方法。该数据驱动器,包括接收机、偏移调整电路以及处理装置。接收机根据处理过的像素时钟于数据总线上取样该影像数据,影像数据包括传送于活化期间的像素数据以及反复插入于影像数据的空白期间的测试图样。偏移调整电路接收像素时钟信号并藉由根据回授控制信号使用可控制的偏移数值延迟像素时钟信号,用以调整时钟相位,产生该处理过的像素时钟。处理装置储存与被插入的测试图样同步的既定测试图样,藉由比较测试图样的取样结果与既定测试图样决定一最佳偏移,并且产生包括用以指示最佳偏移的信息的回授控制信号。
Description
技术领域
本发明涉及一种显示装置的数据驱动器,特别是涉及一种可自动决定最佳时钟偏移(clock skew)并调整时钟相位的数据驱动器。
背景技术
液晶显示器,或称LCD(Liquid Crystal Display),由于其具有反应速度快、轻薄、明亮度高、消耗功率低以及可高度扩展的显示尺寸等的特性,因而近年来被广泛地使用。随着液晶面板的分辨率提高,数据驱动器(或称源极驱动器)的数量因此随之增加,并且时序控制器与各数据驱动器之间的传输速度也跟着提升。为了在有效期间内正确存取数据,需要准确地调整系统时钟(例如,像素时钟)的偏移。通常此期间称为「数据有效期间(Data Valid Window,DVW)」,而系统时钟相对于此期间起始点的时间延迟则定义为所谓的偏移(skew)。
传统技术中,时钟偏移是在制造液晶显示器时被手动地调整到一个固定的数值,并且此数值在离厂后就不会再被改变。然而,由于时序控制器与各数据驱动器之间的传输距离并不相同,导致固定的偏移数值无法全然适用于各数据驱动器,因而限制了液晶显示器的操作容限。此外,数据驱动器的工艺、电压与温度(Process,Voltage and Temperature,PVT)变化也可能使得固定的偏移数值变得不适当。因此,需要一种可自动决定最佳时钟偏移并调整时钟相位的数据驱动器
发明内容
根据本发明的一实施例,一种数据驱动器,用以驱动影像数据被显示于显示装置的面板上,包括接收机、偏移调整电路与处理装置。接收机根据一处理过的像素时钟于一数据总线上取样该影像数据,其中该影像数据包括传送于多个活化期间(active period)的像素数据以及反复插入于该影像数据的多个空白期间(blanking period)的一测试图样。偏移调整电路接收一像素时钟信号并藉由根据一回授控制信号使用一可控制的偏移数值延迟该像素时钟信号,用以调整该像素时钟信号的一时钟相位,以产生该处理过的像素时钟。处理装置储存与被插入的该测试图样同步的一既定测试图样,藉由比较测试图样的该取样结果与该既定测试图样决定一最佳偏移,并且产生包括用以指示该最佳偏移的信息的该回授控制信号。
根据本发明的另一实施例,一种用以决定一显示装置的一数据驱动器的一最佳偏移的方法,包括:于影像数据的一空白期间传送一测试图样至一数据总线,其中该数据总线也负责于该影像数据的多个活化期间传送该影像数据的多个帧的像素数据;接收一像素时钟信号;根据该像素时钟信号取样该测试图样以取得测试图样的一取样结果;以及藉由比较测试图样的该取样结果与一预先储存的测试图样决定该最佳偏移。
附图说明
图1是显示根据本发明的一实施例所述的数据驱动器的部分方块图。
图2是显示根据本发明的一实施例所述的偏移调整电路的方块图。
图3是显示根据本发明的一实施例所述的时序控制信号与数据讯号DATA的波形图。
图4是显示根据本发明的一实施例所述的用以决定数据驱动器的最佳偏移的方法流程图。
附图符号说明
100~显示装置;
101~时序控制器;
102~数据驱动器;
201~接收机;
202、202A~偏移调整电路;
203~处理装置;
211~延迟链;
212~多路复用器;
Active Data~活化数据;
CLOCK、CLOCK’、CTRL、DATA、SHref、SIM、SPixel_Clk、STH、SVsync、TP~信号;
H-blanking~水平空白期间;
S401、S402、S403、S404~步骤;
Ta、Tb~时间参数;
Test Pattern~测试图样。
具体实施方式
为使本发明的制造、操作方法、目标和优点能更明显易懂,下文特举几个较佳实施例,并结合附图详细说明。
实施例:
图1是显示根据本发明的一实施例所述的数据驱动器的部分方块图。根据本发明的一实施例,显示装置100包括一时序控制器101与一数据驱动器102(也称为源极驱动器)。显示装置可以是,例如,液晶显示器(LCD)。时序控制器101自一外部的影像数据供应源(图未示)接收一影像数据信号SIM,并且负责传送要被显示于显示装置100的一面板(图未示)的影像数据。时序控制器101还产生时序控制信号用以控制影像数据的传输。时序控制信号可根据自影像数据供应源所接收的一个或多个时序信号而产生。例如,影像数据供应源可提供一个垂直同步信号SVsync用以指示一帧传输的开端(或指示帧间的变化)、一水平同步信号SHref用以指示乘载于数据总线上的影像数据信号SIM为某一帧线(frame line)的活化的(active)像素数据,以及一像素同步信号SPixel_Clk用以同步像素数据的传输,等等。时序控制器101传送影像数据的像素数据于总线的数据信号DATA中,用以传送至数据驱动器102,并且产生多个时序控制信号,例如包括用以指示数据总线上的各帧线的活化像素数据或活化期间的开端的一第一时序控制信号STH、用以指示数据总线上的各帧线的活化像素数据或活化期间的结束的一第二时序控制信号TP,以及用以指示数据总线上的像素数据传输频率的像素时钟信号CLOCK。各时序控制信号所对应的时序图可参考至图3。
根据本发明的一实施例,时序控制器101在一些既定的时间区间将一既定的测试图样插入于被乘载于数据总线上的数据信号DATA,用以在既定的时间区间内传送该测试图样。根据本发明的一实施例,既定的时间区间可为无活化像素数据需要被传送的空白期间。例如,该空白期间可以是各帧线中无活化像素数据出现的水平空白期间(horizontal blanking period,或简称H-blanking),或者可以是各帧内无活化像素数据出现的垂直空白期间(vertical blanking period,或简称V-blanking)。
数据驱动器102包括接收机201、偏移调整电路202与处理装置203。接收机201用以根据一处理过的像素时钟CLOCK’于数据总线上取样该影像数据,其中该影像数据包括传送于多个活化期间(active period)的像素数据以及反复由时序控制器101插入于该影像数据的多个空白期间(blanking period)的测试图样。偏移调整电路202耦接至接收机201与时序控制器101,用以自时序控制器101接收像素时钟信号CLOCK,并且藉由根据一回授控制信号CTRL使用一可控制的偏移数值延迟该像素时钟信号,用以调整该像素时钟信号的一时钟相位,以产生该处理过的像素时钟CLOCK’。处理装置203耦接至接收机201与偏移调整电路202,并且产生回授控制信号CTRL。根据本发明的一实施例,在各既定时间区间内,处理装置203产生回授控制信号CTRL用以指示偏移调整电路202藉由使用数个不同的偏移数值延迟像素时钟信号,用以调整像素时钟信号的时钟相位。举例而言,在各帧线的既定时间区间内,例如在各帧线的水平空白期间,偏移调整电路202藉由使用数个不同的偏移数值延迟像素时钟信号,用以调整像素时钟信号的时钟相位。使用数个不同的偏移数值调整像素时钟信号的时钟相位,并藉此于既定时间区间内根据各延迟过的像素时钟信号取样测试图样的目的是为了取得适当的偏移容线,使得接收机201可正确地译码数据。
处理装置203储存与被时序控制器101插入的该测试图样同步的一既定测试图样,以及用以指示对应的可控制的偏移数值的相关信息,用以提供接收机201在不同的期间于数据总线上取样测试图样。处理装置203自接收机201接收测试图样的取样结果,并且比较测试图样的该取样结果与预先储存的既定测试图样。根据本发明的一实施例,处理装置203取得由一最小偏移与一最大偏移所定义的一容限,其中该最小偏移与该最大偏移为可使得测试图样的该取样结果相等于该既定测试图样的最小偏移数值与最大偏移数值,并且根据该容限决定该最佳偏移。根据本发明的一实施例,最佳偏移是由处理装置203根据分布于该容限内的多个偏移数值的一平均值而决定。根据本发明的另一实施例,最佳偏移是由处理装置203根据定义出该容限的该最大偏移与该最小偏移之一中的位数而决定。
处理装置203还可产生包括用以指示该最佳偏移的信息的该回授控制信号CTRL,用以弹性地控制接收机201透过偏移调整电路202根据最佳偏移取样像素数据。如此一来,当显示装置内包含大量的数据驱动器时,各数据驱动器的偏移可分别地被控制,因此可大幅改善显示装置的操作容限。
图3是显示根据本发明的一实施例所述的时序控制信号与数据讯号DATA的波形图。根据本发明的一实施例,接收机201可根据第一时序信号STH取得测试图样(如图所示的Test Pattern)。例如,可定义出在测试图样被插入的起始点之前,自STH脉冲发生后像素时钟信号CLOCK产生了多少个脉冲。如此一来,在接收到STH脉冲后,接收机201可计算既定数量个像素时钟信号的脉冲,随后接收测试图样。测试图样的数据长度可是先被定义,并且事先为接收机201所知。根据本发明的其它实施例,接收机接收机201也可根据第二时序信号TP取样测试图样。例如,可定义出在测试图样被插入的起始点之前,自TP脉冲发生后像素时钟信号CLOCK产生了多少个脉冲,或定义自TP脉冲发生后的一既定的时间延迟后,测试图样开始被插入。因此,在接收到TP脉冲后,接收机201可计算既定数量个像素时钟信号的脉冲或等待该既定的时间延迟,并且接着接收测试图样。更具体的来说,例如,可于最后一个时序信号TP具有高位准的时钟周期内定义出如图3所示的时间参数Ta,用以指示被插入的测试图样的起始时间点,并且可定义另一个时间参数Tb,用以指示出插入的测试图样的长度,其单位可以是时钟周期。
根据本发明的一实施例,可针对每个帧决定出最佳偏移。因此,处理装置203可根据在影像数据的一个帧内所产生的多个不同的偏移数值决定出最小偏移与最大偏移,并且偏移调整电路202可于每个帧内根据得到的最佳偏移调整时钟信号的时钟相位。根据本发明的另一实施例,最佳偏移也可周期性地在一既定时间区间内被决定。因此,处理装置203可根据在既定时间区间内所产生的多个不同的偏移数值决定出最小偏移与最大偏移,并且偏移调整电路202可对应地于此既定时间区间内根据得到的最佳偏移调整时钟信号的时钟相位。
图2是显示根据本发明的一实施例所述的偏移调整电路的方块图。偏移调整电路202包括一延迟链211与一多路复用器212。延迟链211用以接收像素时钟信号CLOCK,并且包括多个延迟单元用以延迟像素时钟信号CLOCK。多路复用器212用以接收回授控制信号CTRL以及于各延迟单元的一输出端所对应输出的延迟过的像素时钟信号,并且根据回授控制信号CTRL选择该延迟过的像素时钟信号之一,用以产生处理过的像素时钟信号CLOCK’。
图4是显示根据本发明的一实施例所述的用以决定数据驱动器的最佳偏移的方法流程图。首先,于影像数据的一空白期间插入一测试图样至传送于数据总线上的数据信号(步骤S401)。接着,接收一像素时钟信号(步骤S402)。接着,根据像素时钟信号取样该测试图样以取得测试图样的一取样结果(步骤S403)。值得注意的是,步骤S401、S402与S403可重复执行于数个空白期间,并且在步骤S402中,可于数个空白期间分别接收多个个根据不同偏移数值延迟过的像素时钟信号。最后,比较测试图样的该取样结果与一预先储存的测试图样以决定最佳偏移(步骤S404)。在步骤S404中,测试图样的取样结果可与该预先储存的测试图样进行比较,其中该预先储存的测试图样是与被传送的测试图样同步,并且可取得由一最小偏移与一最大偏移所定义的一容限,用以决定出最佳偏移,其中该最小偏移与该最大偏移为可使得测试图样的该取样结果相等于该预先储存的测试图样的最小偏移数值与最大偏移数值。根据本发明的一实施例,最佳偏移可根据分布于该容限内的多个偏移数值的一平均值而决定,或根据定义出该容限的该最大偏移与该最小偏移之一中的位数而决定。
本发明虽以较佳实施例揭示如上,然其并非用以限定本发明的范围,本领域的技术人员在不脱离本发明的精神和范围的前提下可做若干的更动与润饰,因此本发明的保护范围以本发明的权利要求为准。
Claims (20)
1.一种数据驱动器,用以驱动影像数据被显示于一显示装置的一面板上,包括:
一接收机,根据一处理过的像素时钟于一数据总线上取样该影像数据,其中该影像数据包括传送于多个活化期间的像素数据以及反复插入于该影像数据的多个空白期间的一测试图样;
一偏移调整电路,接收一像素时钟信号并藉由根据一回授控制信号使用一可控制的偏移数值延迟该像素时钟信号,用以调整该像素时钟信号的一时钟相位,以产生该处理过的像素时钟;以及
一处理装置,储存与被插入的该测试图样同步的一既定测试图样,藉由比较测试图样的该取样结果与该既定测试图样决定一最佳偏移,并且产生包括用以指示该最佳偏移的信息的该回授控制信号。
2.如权利要求1所述的数据驱动器,其中该空白期间为水平空白期间。
3.如权利要求1所述的数据驱动器,其中该空白期间为垂直空白期间。
4.如权利要求1所述的数据驱动器,其中该处理装置还比较测试图样的该取样结果与该既定测试图样,取得由一最小偏移与一最大偏移所定义的一容限,其中该最小偏移与该最大偏移为可使得测试图样的该取样结果相等于该既定测试图样的最小偏移数值与最大偏移数值,并且根据该容限决定该最佳偏移。
5.如权利要求1所述的数据驱动器,其中该接收机还接收包含用以指示该活化期间的一开始或一结束的信息的一时序信号,并且根据该时序信号取样该测试图样。
6.如权利要求1所述的数据驱动器,其中该处理装置还产生该回授控制信号,用以指示该偏移调整电路藉由使用多个不同的偏移数值于各帧线的该空白期间内延迟该像素时钟信号以调整该像素时钟信号的该时钟相位。
7.如权利要求4所述的数据驱动器,其中该最小偏移与该最大偏移是根据于该影像数据的一帧内所产生的多个偏移数值而取得,并且该时钟相位是在每个帧被调整。
8.如权利要求4所述的数据驱动器,其中该最小偏移与该最大偏移是根据于一既定时间区间内所产生的多个偏移数值而取得,并且该时钟相位是根据该既定时间区间被调整。
9.如权利要求4所述的数据驱动器,其中该最佳偏移是根据分布于该容限内的多个偏移数值的一平均值而决定。
10.如权利要求4所述的数据驱动器,其中该最佳偏移是根据定义出该容限的该最大偏移与该最小偏移之一中的位数而决定。
11.如权利要求1所述的数据驱动器,其中该偏移调整电路包括:
一延迟链,用以接收该像素时钟信号,并且包括多个延迟单元用以延迟该像素时钟信号;以及
一多路复用器,用以接收该回授控制信号以及于各延迟单元的一输出端所对应输出的该延迟过的像素时钟信号,并且根据该回授控制信号选择该延迟过的像素时钟信号的一者用以产生该处理过的像素时钟信号。
12.一种用以决定一显示装置的一数据驱动器的一最佳偏移的方法,包括:
于影像数据的一空白期间传送一测试图样至一数据总线,其中该数据总线也负责于该影像数据的多个活化期间传送该影像数据的多个帧的像素数据;
接收一像素时钟信号;
根据该像素时钟信号取样该测试图样以取得测试图样的一取样结果;以及
藉由比较测试图样的该取样结果与一预先储存的测试图样决定该最佳偏移。
13.如权利要求12所述的方法,其中该空白期间为水平空白期间。
14.如权利要求12所述的方法,其中传送该测试图样的步骤、接收该像素时钟信号的步骤与取样该测试图样的步骤是重复执行于一数量的空白期间,并且于该接收步骤分别在该空白期间根据多个不同的偏移数值接收该像素时钟信号。
15.如权利要求12所述的方法,其中该测试图样根据该像素时钟信号使用多个不同的偏移数值反复地于一数量的空白期间被取样,并且决定该最佳偏移的步骤还包括:
比较测试图样的该取样结果与该预先储存的测试图样,其中该预先储存的测试图样是与被传送的该测试图样同步;
取得由一最小偏移与一最大偏移所定义的一容限,其中该最小偏移与该最大偏移为可使得测试图样的该取样结果相等于该预先储存的测试图样的最小偏移数值与最大偏移数值;以及
根据该容限决定该最佳偏移。
16.如权利要求12所述的方法,还包括:
接收包含用以指示传送于该数据总线上的各帧线的活化像素数据的开始或结束的信息的一时序信号;以及
根据该时序信号使用多个不同的偏移于各帧线取样该测试图样。
17.如权利要求12所述的方法,还包括:
根据该最佳偏移调整该接收到的像素时钟信号的一时钟相位;以及
根据该调整过的像素时钟信号取样该像素数据。
18.如权利要求15所述的方法,其中该最佳偏移是根据分布于该容限内的多个偏移数值的一平均值而决定。
19.如权利要求15所述的方法,其中该最佳偏移是根据定义出该容限的该最大偏移与该最小偏移之一中的位数而决定。
20.如权利要求16所述的方法,其中该测试图样、该像素时钟信号以及该时序信号是由一时序控制器所传送,并且其中该数据驱动器事先储存该预先储存的测试图样并且比较该预先储存的测试图样与测试图样的该取样结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910208193.9A CN102054418B (zh) | 2009-11-02 | 2009-11-02 | 数据驱动器与用以决定数据驱动器的最佳偏移的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910208193.9A CN102054418B (zh) | 2009-11-02 | 2009-11-02 | 数据驱动器与用以决定数据驱动器的最佳偏移的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102054418A true CN102054418A (zh) | 2011-05-11 |
CN102054418B CN102054418B (zh) | 2014-12-10 |
Family
ID=43958689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910208193.9A Active CN102054418B (zh) | 2009-11-02 | 2009-11-02 | 数据驱动器与用以决定数据驱动器的最佳偏移的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102054418B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102930837A (zh) * | 2011-08-09 | 2013-02-13 | 瑞鼎科技股份有限公司 | 自动调整信号偏移的装置 |
CN103582910A (zh) * | 2011-05-31 | 2014-02-12 | 夏普株式会社 | 显示装置的驱动电路以及驱动方法 |
CN106067288A (zh) * | 2015-04-22 | 2016-11-02 | 联发科技股份有限公司 | 调整虚拟周期时序控制信号的偏移的方法和设备 |
CN107025887A (zh) * | 2016-01-29 | 2017-08-08 | 立锜科技股份有限公司 | 具有测试功能的显示设备及其中的驱动电路及其驱动方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893319A (en) * | 1988-12-19 | 1990-01-09 | Planar Systems, Inc. | Clock regeneration circuit employing digital phase locked loop |
JPH06152567A (ja) * | 1992-11-12 | 1994-05-31 | Sony Corp | デジタルデータ処理装置 |
US20010054924A1 (en) * | 2000-06-26 | 2001-12-27 | Tatsuya Saito | Logic circuit having phase-controlled data receiving interface |
CN1833267A (zh) * | 2003-08-07 | 2006-09-13 | 松下电器产业株式会社 | 显示装置 |
-
2009
- 2009-11-02 CN CN200910208193.9A patent/CN102054418B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893319A (en) * | 1988-12-19 | 1990-01-09 | Planar Systems, Inc. | Clock regeneration circuit employing digital phase locked loop |
JPH06152567A (ja) * | 1992-11-12 | 1994-05-31 | Sony Corp | デジタルデータ処理装置 |
US20010054924A1 (en) * | 2000-06-26 | 2001-12-27 | Tatsuya Saito | Logic circuit having phase-controlled data receiving interface |
CN1833267A (zh) * | 2003-08-07 | 2006-09-13 | 松下电器产业株式会社 | 显示装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103582910A (zh) * | 2011-05-31 | 2014-02-12 | 夏普株式会社 | 显示装置的驱动电路以及驱动方法 |
CN102930837A (zh) * | 2011-08-09 | 2013-02-13 | 瑞鼎科技股份有限公司 | 自动调整信号偏移的装置 |
CN106067288A (zh) * | 2015-04-22 | 2016-11-02 | 联发科技股份有限公司 | 调整虚拟周期时序控制信号的偏移的方法和设备 |
CN107025887A (zh) * | 2016-01-29 | 2017-08-08 | 立锜科技股份有限公司 | 具有测试功能的显示设备及其中的驱动电路及其驱动方法 |
CN107025887B (zh) * | 2016-01-29 | 2019-07-26 | 立锜科技股份有限公司 | 具有测试功能的显示设备及其中的驱动电路及其驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102054418B (zh) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI556205B (zh) | 信號傳送與接收系統及相關顯示器之時序控制器 | |
EP3229113B1 (en) | Drive method and device for touch control display panel, and touch control display panel | |
US9019259B2 (en) | Transmission apparatus, reception apparatus, transmission-reception system, and image display system | |
WO2022057844A1 (zh) | 设备同步校准方法、装置、设备及存储介质 | |
US20140241465A1 (en) | Receiver and transmission and reception system | |
CN102054418B (zh) | 数据驱动器与用以决定数据驱动器的最佳偏移的方法 | |
US20150244380A1 (en) | Synchronous processing system and semiconductor integrated circuit | |
CN102592566B (zh) | 数据驱动装置、对应的操作方法与对应的显示器 | |
TWI410949B (zh) | 資料驅動器與用以決定資料驅動器之最佳偏移之方法 | |
KR100617667B1 (ko) | 캐스케이드 접속된 복수의 드라이버 아이시를 갖는 표시장치 구동 회로 | |
US20150084679A1 (en) | Panel driving circuit and ring oscillator clock automatic synchronization method thereof | |
US20160118010A1 (en) | Display Driving Apparatus, Source Driver and Skew Adjustment Method | |
US20120072759A1 (en) | Timing Error Correction System and Method | |
CN110246468A (zh) | 一种摆幅调整驱动装置 | |
US8063898B2 (en) | Circuit for data synchronization of I2C time controller in display device and method thereof | |
CN104253621B (zh) | 数据接收器及数据接收方法 | |
CN104579325A (zh) | 数据接收装置与方法 | |
CN101329832A (zh) | 信号产生方法及应用其的显示装置与时钟脉冲控制器 | |
CN105306049A (zh) | Cdr电路和半导体装置 | |
US8457160B2 (en) | System and method for packetizing image data for serial transmission | |
TW201103000A (en) | Data transmitting method for transmitting data between timing controller and source driver of display and display using the same | |
TW200303676A (en) | System for providing a calibrated clock and methods thereof | |
KR102419352B1 (ko) | 표시장치, 데이터 구동부 및 스큐 보정 방법 | |
US20090046817A1 (en) | Receiving apparatus and method | |
US8411810B2 (en) | Receiving circuit with adaptive synchronization and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |