CN105306049A - Cdr电路和半导体装置 - Google Patents
Cdr电路和半导体装置 Download PDFInfo
- Publication number
- CN105306049A CN105306049A CN201510410541.6A CN201510410541A CN105306049A CN 105306049 A CN105306049 A CN 105306049A CN 201510410541 A CN201510410541 A CN 201510410541A CN 105306049 A CN105306049 A CN 105306049A
- Authority
- CN
- China
- Prior art keywords
- circuit
- frequency
- data
- input data
- hoc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000005070 sampling Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 10
- 230000033228 biological regulation Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 abstract description 8
- 238000003909 pattern recognition Methods 0.000 abstract description 5
- 230000004044 response Effects 0.000 abstract description 5
- 238000011084 recovery Methods 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 230000003534 oscillatory effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及CDR电路和半导体装置。防止在频率牵引中使用特定模式的同步化电路中的由于错误的模式造成的频率牵引。CDR电路具有：采样电路；同步化电路，使振荡电路的振荡时钟信号的频率与在采样电路中所采样的特定模式的输入数据的频率同步，并且，使振荡时钟信号的相位与所采样的输入数据的相位同步；以及数据模式识别电路，检测在采样电路中所采样的所述输入数据是否具有特定模式。数据模式识别电路响应于频率牵引开始指示而开始对所述输入数据是否具有特定模式进行检测的工作。同步化电路以通过所述数据模式识别电路判别为所述输入数据具有特定模式为条件而开始使所述频率同步的工作。
Description
技术领域
本发明涉及具备根据在数据列中埋入了时钟信号的数据再生时钟信号的功能的时钟、数据、恢复（CDR）电路，例如，涉及应用于使用了将特定的数据模式用于频率牵引的CDR电路的数据输入接口电路而有效的技术。
背景技术
在液晶显示器等的进行显示驱动的显示器驱动设备中，由于显示器的高清晰化，数据输入接口电路的高速化进行发展，需要向利用使用了CDR电路的所谓时钟埋入型的数据输入接口电路的高速传输的对应。
作为记载了CDR电路的文献的例子而存在专利文献1。在专利文献1中，生成并输出用于从串行传输的数据信号提取数据的时钟信号的时钟、数据、恢复电路具有：用于使用规定的基准时钟信号来使时钟信号锁定为期望的频率的频率同步环路、以及用于在时钟信号的锁定状态下使时钟信号与数据信号相位同步的相位同步环路。在频率同步环路的工作中，进行基准时钟信号与时钟信号的频率比较，生成与该比较结果对应的频率的时钟信号，使相位同步环路工作来同步化所生成的时钟信号和数据的相位。
现有技术文献
专利文献
专利文献1：日本特开2012–44446号公报。
发明要解决的课题
本发明人针对CDR电路进行了以下的讨论。在CDR电路中，根据发送数据再生时钟信号，按照该时钟信号接收数据，但是，为了利用CDR电路来接收数据，需要使CDR电路所具备的振荡器以与埋入到数据中的时钟信号相同的频率进行振荡。为了使振荡器的频率与该时钟信号相等，存在使用特定的数据模式来进行频率牵引的技术。例如，在如作为为了液晶显示器等的数字、显示装置而设计的视频输出接口的规范的显示端口等那样准备了频率牵引用数据模式的情况下，以部件件数削减、PCB基板上的EMI对策为目的，有时不从外部向显示器驱动设备提供参照时钟信号。在该情况下，必须使用频率牵引用的数据模式来进行频率的牵引。
数据发送频率根据显示器的分辨率而一致决定，因此，在某个系统中使用的数据发送频率是固定的。因此，预先知晓振荡器的期望的频率，但是，在无参照时钟的情况下，由于工艺偏差、温度条件等而以期望的频率进行振荡是不可能的。在频率牵引中，从数据发送设备发送频率牵引用数据模式，在CDR电路中检测其频率来调整振荡器的频率。
CDR电路由进行频率牵引的频率同步环路和为了正确地牵引数据而调节时钟相位的相位同步环路构成。在频率牵引执行时，频率同步环路工作，在频率牵引完成后切换为相位同步环路。频率牵引通过从数据发送设备使用了命令接口的命令发出而开始，但是，在显示端口等中，不保证在频率牵引指示命令被发出时发送频率牵引用数据模式。
在频率牵引执行时不发送频率牵引用数据模式的情况下，进行其以外的模式的频率牵引工作，引起频率的错误检测，振荡器的频率不会为期望的频率。专利文献1未着眼该问题点。
发明内容
本发明的目的在于防止在频率牵引中使用特定模式的同步化电路中的由于错误的模式造成的频率牵引。
本发明的上述以及其他的目的和新的特征根据本说明书的记述和附图而变得明显。
用于解决课题的方案
如果简单地说明在本申请中公开的发明之中的代表性的发明的概要，则如下述。
即，使振荡电路的振荡时钟信号的频率与输入数据的特定模式的频率同步的同步化电路等待数据模式识别电路响应于频率牵引开始指示来检测出所述特定模式的输入，开始频率牵引工作。
发明效果
如果简单地说明通过在本申请中公开的发明之中的代表性的发明而得到的效果，则如下述。
即，能够防止在频率牵引中使用特定模式的同步化电路的由于错误的模式造成的频率牵引。
附图说明
图1是示出应用于数据接口电路的CDR电路的一个例子的框图。
图2是例示出频率牵引工作的流程图。
图3是例示出CDR的输入数据的同步化工作的时间图。
图4是将假设未采用数据识别电路的情况下的工作例示为比较例的时间图。
图5是示出数据模式识别电路的具体例的逻辑电路图。
图6是例示出在输入数据Din的数据频率与来自振荡电路的时钟信号CLKfp的频率一致的情况下得到的数据列的说明图。
图7是例示出在来自振荡电路的时钟信号CLKfp的频率比输入数据Din的数据频率高的情况下得到的数据列的说明图。
图8是例示出在来自振荡电路的时钟信号CLKfp的频率比输入数据Din的数据频率低的情况下得到的数据列的说明图。
图9是例示出在使用2倍过采样对频率牵引用数据模式以外进行采样的情况下输入数据Din的数据频率与来自振荡电路的时钟信号CLKfp的频率一致的情况下得到的数据列的说明图。
图10是例示出在使用2倍过采样对频率牵引用数据模式以外进行采样的情况下来自振荡电路的时钟信号CLKfp的频率比输入数据Din的数据频率高的情况下得到的数据列的说明图。
图11是例示出在使用2倍过采样对频率牵引用数据模式以外进行采样的情况下来自振荡电路25的时钟信号CLKfp的频率比输入数据Din的数据频率低的情况下得到的数据列的说明图。
图12是例示出在振荡电路的振荡时钟信号CLKfp的初始频率比输入数据Din的频率的1.5倍高的情况下得到的数据列的说明图。
图13是例示出在振荡电路的振荡时钟信号CLKfp的初始频率比输入数据Din的频率的0.8倍低的情况下得到的数据列的说明图。
图14是示出作为在外部接口电路中具备CDR电路的半导体装置的一个例子的液晶驱动器的框图。
具体实施方式
1.实施方式的概要
首先，针对在本申请中公开的发明的代表性的实施方式，说明概要。在针对代表性的实施方式的概要说明中标注括号来参照的附图中的参照附图标记只不过是例示出被包含在标注有其的结构要素的概念中的参照附图标记。
〔1〕<检测特定模式的输入来开始频率同步工作>
CDR电路（1）具有：采样电路（10），对输入数据（Din）进行采样；同步化电路（11），使振荡电路（25）的振荡时钟信号（CLKf）的频率与在所述采样电路中所采样的特定模式的输入数据的频率同步，并且，使所述振荡时钟信号（CLKfp）的相位与所采样的输入数据的相位同步；以及数据模式识别电路（12），检测在所述采样电路中所采样的所述输入数据是否具有特定模式。所述数据模式识别电路响应于频率牵引开始指示而开始对所述输入数据是否具有特定模式进行检测的工作。所述同步化电路以通过所述数据模式识别电路判别为所述输入数据具有特定模式为条件而开始使所述频率同步的工作。
据此，能够防止在频率牵引中使用特定模式的同步化电路的由于错误的模式造成的频率牵引。
〔2〕<过采样>
在项1中，所述采样电路以所述振荡时钟信号的n倍的频率将i位单位的输入数据过采样为i×n位单位的数据。
据此，与不进行过采样的情况相比，显然特定模式的检测精度提高，能够提高频率牵引和相位同步的精度。
〔3〕<数据模式识别电路的识别原理>
在项2中，数据模式识别电路通过检测到输入数据的单位位的规定逻辑值遍及过采样数据的2n位以上地扩大的状态来判别为所述输入数据不具有特定模式，通过未检测到所述扩大的状态来判别为所述输入数据具有特定模式。
据此，输入数据的单位位的规定逻辑值在过采样数据中超过过采样的倍数n的2倍的位数的范围地扩大的状态意味着从期待的状态偏离的状态，因此，能够有助于特定模式的容易的判别。
〔4〕<振荡电路的初始频率与特定模式的数据频率的关系>
在项3中，在所述采样电路中对输入数据进行过采样时，所述振荡时钟信号的初始频率被设定为能够相对于埋入到所述特定模式中的时钟信号的频率检测所述扩大的状态的有无的范围的频率。
由此，能够在特定模式判别时在振荡时钟信号的初始频率的方面保证项3的判别方法的实效性。
〔5〕<1、0重复的特定模式>
在项3中，所述特定模式为逻辑值1、0的重复模式。所述采样电路为采用n=2的进行2倍的过采样的电路。
据此，显然通过比较简单的电路结构而特定模式的检测精度提高，能够提高频率牵引和相位同步的精度。
〔6〕<判别方法>
在项5中，所述数据模式识别电路在所过采样的所述输入数据的位列中作为0连续2个、1连续2个、0连续3个、1连续3个、0连续1个或1连续1个的排列以外的排列而存在1或0的4连续的情况下判别为所述输入数据不具有特定模式，在没有所述1或0的4连续的情况下判别为所述输入数据具有特定模式。
据此，能够通过比较简单的电路结构来进行特定模式的检测。
〔7〕<数据模式识别电路的具体例>
在项6中，所述数据模式识别电路具有：多个第一逻辑电路（EOR），以2×i位单位输入所过采样的所述输入数据，对所输入的2×i位的数据和在此稍前输入的2×i位的下位3位的连续数据以彼此邻接的2位单位进行一致检测；多个第二逻辑电路（NOR），判别是否为彼此邻接的3个所述第一逻辑电路的一致检测结果均是一致的第一状态；以及第三逻辑电路（OR），判别是否为所述第二逻辑电路之中的至少一个为所述第一状态的第二状态，所述第三逻辑电路通过判别为所述第二状态来使频率同步工作停止，通过判别不是所述第二状态来解除频率同步工作的停止。
据此，能够使用以时钟非同步静态地进行逻辑工作的逻辑门电路来比较简单地构成数据模式识别电路。
〔8〕<能判别的频率条件>
在项6中，在所述采样电路中对输入数据进行过采样时，所述振荡时钟信号的初始频率被设定为相对于所述特定模式的频率比1.5倍低且比0.8倍高的范围的频率。
据此，针对系统上已知的特定模式的频率，如上述那样规定振荡时钟信号的周围，由此，对项6的判别结果具有富余，保证其可靠性。
〔9〕<在频率牵引之后基于相位差的相位同步化>
在项1中，所述同步化电路在确立使用所述特定模式的频率同步之后通过基于采样数据与振荡时钟信号的相位差的相位校正来进行相位同步。
据此，能够进行利用了相位内插电路的相位校正。
〔10〕<使用PLL的同步化电路>
在项1中，所述同步化电路由PLL电路构成。
据此，能够通过相位比较来实现振荡频率和相位的同步化。
〔11〕<接口电路/LSI>
半导体装置（62）包含：外部接口电路（51、52）；以及处理电路（53~59）），对向所述外部接口电路供给的数据进行处理。所述外部接口电路提供1记载的CDR电路（1）来作为输入所述数据的电路。
据此，能够有助于半导体装置中的所谓时钟埋入型的数据接口的可靠性提高。
〔12〕<显示驱动设备>
在项11中，所述处理电路输入向所述CDR电路供给的图像数据，与显示定时同步地以像素单位输出与所输入的图像数据对应的灰度电压。
据此，在作为视频输出接口的规范的显示端口等中准备了频率牵引用数据模式的情况下，不与频率牵引命令发出同时地发出频率牵引用的特定数据模式，由此，能够防止以错误的数据模式进行频率牵引。
2.实施方式的细节
对实施方式进一步详细地进行描述。
<具备数据模式识别电路的CDR电路>
在图1中示出了CDR电路的一个例子。在图1中，CDR电路应用于数据接口电路1，从命令接口电路2提供启动/结束信号4来指示输入工作。主机装置等的发送设备3进行对数据接口电路1的数据的供给和对命令接口电路2的命令发出。
命令接口电路2按照从发送设备3提供的命令CMD将启动/结束信号4输出到数据接口电路1中。虽然未被特别限制，但是，命令接口电路2接收频率牵引开始命令，对数据接口电路1通过启动/结束信号4指示数据的输入工作。
数据接口电路1具有：对输入数据Din进行采样的采样电路10、使振荡电路25的振荡时钟信号CLKf的频率与在采样电路10中所采样的特定模式的输入数据Din的频率同步并且使所述振荡时钟信号的相位与所采样的输入数据Din的相位同步的生成时钟信号CLKfp的同步化电路11、以及检测在上述采样电路10中所采样的上述输入数据Din是否具有特定模式的数据模式识别电路12。
采样电路10进行在时钟信号CLKfp的上升沿和下降沿双方对输入数据Din进行采样的所谓2倍的过采样。Dsmp为在采样电路10中被过采样而输出的采样数据。
关于同步化电路11，使用频率检测电路23、滤波器24以及振荡电路25构成频率环路，并且，通过相位检测电路20、滤波器21以及相位内插电路22构成相位环路。
频率检测电路23基于具有特定模式例如1、0的重复模式的采样数据Dsmp和时钟信号CLKf来检测输入数据Din的频率与时钟信号CLKf的频率之差，通过滤波器24对与该频率差对应的信号除去高频分量而生成控制电压。关于振荡电路25，按照该控制电压来控制频率。关于振荡电路25，其振荡频率被环路控制，以使时钟信号CLKf的频率接近输入数据Din的频率。在利用那样的频率环路的时钟信号CLKf的频率牵引工作中，振荡电路25的振荡频率的初始频率为与输入数据Din的特定模式的频率对应的频率，但是，实际上由于环境温度、工艺偏差等而存在误差，通过频率牵引来消除该误差。
相位检测电路20在频率牵引后基于采样数据Dsmp和时钟信号CLKfp（初始与时钟信号CLKf相同）来检测输入数据Din与时钟信号CLKfp的相位差，通过滤波器21从与该相位差对应的信号除去高频分量来生成相位控制定时信号。相位内插电路22按照该相位控制定时信号来控制时钟信号CLKfp相对于时钟信号CLKf的相位的相位超前/相位延迟。相位内插电路22输出的时钟信号CLKfp的初始相位与时钟信号CLKf相同，相位内插电路22控制其相位同步环路，以使时钟信号CLKfp的相位接近输入数据Din的相位。虽然未被特别限制，但是，相位内插电路22生成每次规定地错开时钟信号CLKf的相位的多层时钟，使根据从滤波器21输出的定时信号从多层时钟之中选择的时钟信号能够可变。
数据模式识别电路12基于在采样电路10中所采样的采样数据Dsmp来检测上述输入数据Din是否具有特定模式。数据模式识别电路12响应于根据频率牵引开始指示信号30即启动/结束信号4的输入工作的指示而开始对所述输入数据Din是否具有特定模式进行检测的工作。例如，频率检测电路23根据频率牵引完成而对数据模式识别电路12断言（assert）频率牵引完成信号31，由此，数据模式识别电路12对频率检测电路23断言频率牵引停止信号32，抑止频率检测电路23的工作开始。数据模式识别电路12通过被指示根据信号30的频率牵引开始，从而开始输入模式的判别工作，由此，特定为输入数据Din；当检测到输入了模式时，否定（negate）频率牵引停止信号32，对频率检测电路23指示工作开始。
在图2中例示出频率牵引工作的流程图。当从发送设备3发出指示频率牵引开始的命令CMD时（S1），以信号30指示工作开始的数据模式识别电路12开始输入数据Din的模式判别工作（S2）。判别该模式是否具有特定模式即是否为频率牵引用的数据模式（S3），如果不是频率牵引用的数据模式，则抑制频率牵引工作的开始（S4），如果是频率牵引用的数据模式，则对频率检测电路23指示频率牵引工作的开始（S5），等待频率牵引工作的完成（S6），结束频率牵引工作。
在图3中例示出CDR的输入数据的同步化工作的时间图。当在时刻t0输入指示频率牵引开始的命令时，响应于此，在时刻t1振荡电路25启动，在时刻t2振荡工作稳定化而使振荡频率稳定化为初始频率。此外，响应于时刻t0的频率牵引开始的指示而开始由数据模式识别电路12进行的模式识别工作。在该阶段路径中，不开始频率牵引工作。当在时刻t3作为输入数据Din而开始输入频率牵引用的特定模式时，数据模式识别电路12在时刻t4判别出特定模式的输入，由此，对频率检测电路23指示频率牵引工作的开始。由此，针对振荡电路15发送的时钟信号CLKf而开始利用了特定模式的频率牵引工作（t5），在时刻t6完成了频率牵引工作。与此同步地，在时刻t7结束由数据模式识别电路12进行的模式识别工作，对相位环路开始相位同步化工作。当在时刻t8输入数据Din被从特定模式变化为通常数据时，该数据与对其适当相位同步化后的时钟信号CLKfp同步而被采样，传递到后级。假设在不采用数据识别电路12的情况下，如图4的比较例的时间图所例示的那样，当在时刻t0输入指示频率牵引开始的命令时，响应于此，在时刻t1振荡电路25启动，当在时刻t2振荡工作稳定化而使振荡频率稳定化为初始频率时，即使输入数据Din的模式为特定模式以外的模式，也开始频率牵引工作。因此，即使在时刻t3使输入数据Din的模式为特定模式，只要此时已经完成了频率牵引，则必须基于已经错误的频率牵引结果来进行相位牵引，为在利用时钟再生的错误的数据牵引中产生错误的结果。
根据上述，能够防止在频率牵引中使用特定模式的同步化电路的由于错误的模式造成的频率牵引。
由于使用过采样，所以与不进行其的情况相比，显然特定模式的检测精度提高，能够提高频率牵引和相位同步的精度。
<数据模式识别电路的具体例>
利用数据模式识别电路12的特定模式的识别方法根据以下的原理。在用2倍过采样对频率牵引用的1、0被重复的特例数据模式进行采样的情况下，在所得到的数据列中，0或1连续1~3次。即，在来自振荡电路25的时钟信号CLKfp的频率与输入数据Din的数据频率一致的情况下，所得到的数据列如图6所示那样为0连续2个、1连续2个的重复。
与此相对地，在来自振荡电路25的时钟信号CLKfp的频率比输入数据Din的数据频率高的情况下，所得到的数据列如图7所例示的那样为0或1连续2个或连续3个的重复。
另一方面，在来自振荡电路25的时钟信号CLKfp的频率比输入数据Din的数据频率低的情况下，所得到的数据列如图8所例示的那样为0或1连续1个或连续2个的重复。
在用2倍过采样对频率牵引用数据模式以外进行采样的情况下，无论在来自振荡电路25的时钟信号CLKfp的频率与输入数据Din的数据频率一致的情况（图9）、来自振荡电路25的时钟信号CLKfp的频率比输入数据Din的数据频率高的情况（图10）、来自振荡电路25的时钟信号CLKfp的频率比输入数据Din的数据频率低的情况（图11）的哪个情况下，也在所得到的数据列中存在0或1连续4次以上之处。
因此，数据模式识别电路12在所过采样的采样数据的位列中作为0连续2个、1连续2个1、0连续3个、1连接3个、0连续1个或1连续1个的排列以外的排列而存在1或0的4连续的情况下判别为所述输入数据不具有特定模式，在没有所述1或0的4连续的情况下判别为所述输入数据具有特定模式。
进而，为了正确地识别数据模式，输入数据Din的数据频率与来自振荡电路25的时钟信号CLKfp的频率需要满足下述的关系式。即，在采样电路中对输入数据进行过采样时，上述振荡时钟信号CLKfp的初始频率被设定为相对于上述特定模式的频率比1.5倍低且比0.8倍高的范围的频率。
在振荡电路25的振荡时钟信号CLKfp的初始频率比输入数据Din的频率的1.5倍高的情况下，如图12所例示的那样，存在将频率牵引用数据错误判定为不是频率牵引用数据的可能性。另一方面，在振荡电路25的振荡时钟信号CLKfp的初始频率比输入数据Din的频率的0.8倍低的情况下，如图13所例示的那样，存在将不是频率牵引用数据的数据模式错误判定为是频率牵引用数据的可能性。上述1.5倍和0.8倍的倍数在过采样的倍数与时钟识别方法的关系中构成一个例子，并不限定于此。
预先调整振荡电路25的振荡时钟信号CLKfp的初始频率，以使为上述错误判定不会发生的范围。初始频率也能够以能使用寄存器参数等在规定范围内设定为可编程的方式构成。
由于在特定模式中使用1、0的重复模式，所以，显然通过比较简单的电路结构而特定模式的检测精度提高，能够提高频率牵引和相位同步的精度。
在存在1或0的4连续的情况下判别为上述输入数据不具有特定模式，在没有上述1或0的4连续的情况下判别为所述输入数据具有特定模式，因此，能够通过比较简单的电路结构来进行特定模式的检测。
在图5中示出了数据模式识别电路12的具体例。特定模式的输入数据Din为1、0的重复模式。例如，关于对8位的输入数据Din进行2倍过采样后的采样数据，针对8位的输入数据Din的每一个位在时钟信号CLKjp的上升沿进行2位化而被扩展为16位。图5的结构并不被特别限制，但是，以用8位单位对输入数据Din进行2倍过采样后的16位单位并行输入。将以16位单位输入的采样数据设为Data[0]~Data[15]。在采样数据Dsmp的输入级设置有与下位3位Data[13]~Data[15]对应的延迟锁存电路DFF[–3]~DFF[–1]，检测逻辑电路41输入所输入的16位的数据Data[0]~Data[15]和在此稍前输入的16位的下位3位Data[13]~Data[15]（Data[–3]~Data[–1]）的19位的连续数据。
检测逻辑电路41具有输入上述19位的连续数据的输入锁存电路42、EOR电路阵列43、NOR电路阵列44、OR电路45、AND电路46、以及NOT电路47。EOR电路阵列43具有作为以输入锁存电路42的彼此邻接的2位单位进行一致检测的多个第一逻辑电路的多个异或门EOR。NOR电路阵列44具备多个或非门NOR来作为判别是否为彼此邻接的3个上述异或门EOR的一致检测结果均是一致的第一状态的多个第二逻辑电路。OR电路45是作为判别是否为或非门NOR之中的至少一个为上述第一状态的第二状态的第三逻辑电路的或门OR。
为了检测4连续的1或4连续的0，首先取连续的各2位的异或，4连续的1和4连续的0均替换为异或门EOR的3连续的0输出。像这样对邻接的3个异或门EOR的输出取或非，由此，能够检测3连续的0。汇总全部的或非门NOR的输出来通过或门OR取或，由此，在CDR电路1的输入数据Din的8位中包含1次以上连续的位列（即，不是频率牵引用数据的位列）的情况下，能够检测出其。因此，与门（AND）46根据OR电路45的高电平输出将频率停止信号32作为高电平的断言而使频率同步工作停止，根据OR电路45的低电平输出将频率停止信号32在低电平作为否定而解除频率同步工作的停止。
据此，能够使用以时钟非同步静态地进行逻辑工作的逻辑门电路43~45来比较简单地构成数据模式识别电路12。
在图14中例示出液晶驱动器作为在外部接口电路中具备CDR电路的半导体装置的一个例子。液晶驱动器62具有命令接口电路52和图像数据接口电路51来作为连接于主机装置（HST）50的外部接口电路。从主机装置50经由命令接口电路52供给命令，经由图像数据接口51供给显示数据。将CDR电路1应用于图像数据接口51来构成所谓时钟埋入型的数据接口。作为对向命令接口电路52供给的命令和向图像数据接口电路51供给的图像数据进行处理的处理电路，具有控制部53、存储器54、数据锁存器55、灰度电压选择电路56、源极驱动器57、灰度电路58、以及栅极控制驱动器59。控制部53使用所供给的命令的解读结果和命令参数来控制内部，并且，将所供给的显示数据储存到存储器54中。灰度电路58生成多个灰度电压并提供给灰度电压选择电路56。控制部53在显示工作中使用栅极控制驱动器59按照每个显示帧与水平扫描期间同步地依次选择驱动液晶显示面板（PNL）61的栅极线。此外，控制部53与水平扫描期间同步地从存储器54向数据锁存器55转送1个栅极线的量的显示数据（显示线数据），灰度电压选择电路56使用所转送的显示线数据以该数据的像素单位选择灰度电压。所选择的灰度电压被向构成源极驱动器57的多个驱动放大器供给。多个驱动放大器以显示线数据单位并联地驱动液晶显示面板61的多个源极线SL。以60表示的电路块是电源电路。
将上述CDR电路1应用于图像数据接口51，因此，能够提高液晶驱动器62中的所谓时钟埋入型的数据接口的可靠性。在作为视频输出接口的规范的显示端口等中准备了频率牵引用数据模式的情况下，通过不与频率牵引命令发出同时地发出频率牵引用的特定数据模式，从而能够防止以错误的数据模式进行频率牵引。
以上基于实施方式来具体地说明了由本发明人完成的发明，但是，本发明并不限定于此，显然能够在不偏离其主旨的范围内进行各种变更。
例如，过采样并不限定于2倍，也可以为4倍或8倍等，但是，倍数越是增加，功耗越是增大。只要按照过采样的倍数来适当变更频率牵引用的特定数据模式的识别方法即可。此外，只要按照其来对在频率牵引时的振荡电路的初始频率与特定模式的数据频率的关系进行适当变更即可。
关于频率牵引用的特定模式，也不限定于1、0的重复模式，能够进行适当变更。
此外，在频率和相位的同步化中，并不限定于如上述那样分别具有频率同步环路和相位同步环路并且在确立了使用特定模式的频率同步之后通过基于采样数据与振荡时钟信号的相位差的相位校正（相位内插）来进行相位同步的结构。也可以为在频率和相位的同步化中使用PLL电路的结构，即，以按照相位比较结果使根据电压控制振荡电路的时钟的相位与输入数据的相位同步的方式构成。
本发明能够广泛地应用于时钟埋入型的接口，并且，能够广泛地适用于使用频率牵引用数据模式来牵引接收设备侧的频率的系统。
附图标记的说明
1数据接口电路
2命令接口电路
3发送设备
4启动/结束信号
CMD命令
Din输入数据
10采样电路
CLKf、CLKfp时钟信号
11同步化电路
12数据模式识别电路
Dsmp采样数据
20相位检测电路
21滤波器
22相位内插电路
23频率检测电路
24滤波器
25振荡电路
30频率牵引开始指示信号
31频率牵引完成信号
32频率牵引停止信号
41检测逻辑电路
42输入锁存电路
43EOR电路阵列
44NOR电路阵列
45OR电路
46AND电路
47NOT电路
EOR异或门
NOR或非门
OR或门
50主机装置（HST）
51图像数据接口电路
52命令接口电路
53控制部
54存储器
55数据锁存器
56灰度电压选择电路
57源极驱动器
58灰度电路
59栅极控制驱动器
61液晶显示面板（PNL）
62液晶驱动器。
Claims (12)
1.一种CDR电路，其中，具有：
采样电路，对输入数据进行采样；
同步化电路，使振荡电路的振荡时钟信号的频率与在所述采样电路中所采样的特定模式的输入数据的频率同步，并且，使所述振荡时钟信号的相位与所采样的输入数据的相位同步；以及
数据模式识别电路，检测在所述采样电路中所采样的所述输入数据是否具有特定模式，
所述数据模式识别电路响应于频率牵引开始指示而开始对所述输入数据是否具有特定模式进行检测的工作，
所述同步化电路以通过所述数据模式识别电路判别为所述输入数据具有特定模式为条件而开始使所述频率同步的工作。
2.根据权利要求1所述的CDR电路，其中，所述采样电路以所述振荡时钟信号的n倍的频率将i位单位的输入数据过采样为i×n位单位的数据。
3.根据权利要求2所述的CDR电路，其中，数据模式识别电路通过检测到输入数据的单位位的规定逻辑值遍及过采样数据的2n位以上地扩大的状态来判别为所述输入数据不具有特定模式，通过未检测到所述扩大的状态来判别为所述输入数据具有特定模式。
4.根据权利要求3所述的CDR电路，其中，在所述采样电路中对输入数据进行过采样时，所述振荡时钟信号的初始频率被设定为能够相对于埋入到所述特定模式中的时钟信号的频率检测所述扩大的状态的有无的范围的频率。
5.根据权利要求3所述的CDR电路，其中，
所述特定模式为逻辑值1、0的重复模式，所述采样电路为采用n=2的进行2倍的过采样的电路。
6.根据权利要求5所述的CDR电路，其中，所述数据模式识别电路在所过采样的所述输入数据的位列中作为0连续2个、1连续2个、0连续3个、1连续3个、0连续1个或1连续1个的排列以外的排列而存在1或0的4连续的情况下判别为所述输入数据不具有特定模式，在没有所述1或0的4连续的情况下判别为所述输入数据具有特定模式。
7.根据权利要求6所述的CDR电路，其中，所述数据模式识别电路具有：
多个第一逻辑电路，以2×i位单位输入所过采样的所述输入数据，对所输入的2×i位的数据和在此稍前输入的2×i位的下位3位的连续数据以彼此邻接的2位单位进行一致检测；
多个第二逻辑电路，判别是否为彼此邻接的3个所述第一逻辑电路的一致检测结果均是一致的第一状态；以及
第三逻辑电路，判别是否为所述第二逻辑电路之中的至少一个为所述第一状态的第二状态，
所述第三逻辑电路通过判别是所述第二状态来使频率同步工作停止，通过判别不是所述第二状态来解除频率同步工作的停止。
8.根据权利要求6所述的CDR电路，其中，在所述采样电路中对输入数据进行过采样时，所述振荡时钟信号的初始频率被设定为相对于所述特定模式的频率比1.5倍低且比0.8倍高的范围的频率。
9.根据权利要求1所述的CDR电路，其中，所述同步化电路在确立使用所述特定模式的频率同步之后通过基于采样数据与振荡时钟信号的相位差的相位校正来进行相位同步。
10.根据权利要求1所述的CDR电路，其中，所述同步化电路由PLL电路构成。
11.一种半导体装置，其中，包含：外部接口电路；以及处理电路，对向所述外部接口电路供给的数据进行处理，所述外部接口电路提供根据权利要求1所述的CDR电路来作为输入所述数据的电路。
12.根据权利要求11所述的半导体装置，其中，所述处理电路输入向所述CDR电路供给的图像数据，与显示定时同步地以像素单位输出与所输入的图像数据对应的灰度电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014144120A JP2016021629A (ja) | 2014-07-14 | 2014-07-14 | Ｃｄｒ回路及び半導体装置 |
| JP2014-144120 | 2014-07-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105306049A true CN105306049A (zh) | 2016-02-03 |
| CN105306049B CN105306049B (zh) | 2020-07-10 |
Family
ID=55068386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510410541.6A Expired - Fee Related CN105306049B (zh) | 2014-07-14 | 2015-07-14 | Cdr电路和半导体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9419787B2 (zh) |
| JP (1) | JP2016021629A (zh) |
| CN (1) | CN105306049B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10630461B2 (en) * | 2018-09-18 | 2020-04-21 | Samsung Display Co., Ltd. | Efficient frequency detectors for clock and data recovery circuits |
| CN112583539B (zh) * | 2019-09-30 | 2024-07-19 | 瑞昱半导体股份有限公司 | 信号检测电路与信号检测方法 |
| TWI715229B (zh) * | 2019-10-01 | 2021-01-01 | 瑞昱半導體股份有限公司 | 時脈資料回復裝置 |
| US11158292B2 (en) * | 2020-01-24 | 2021-10-26 | Intel Corporation | Method and apparatus for dynamically changing display clock frequency |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102103847A (zh) * | 2009-12-22 | 2011-06-22 | 瑞萨电子株式会社 | 时钟数据恢复电路和用于显示装置的数据传输设备及其方法 |
| CN102739585A (zh) * | 2011-03-29 | 2012-10-17 | 瑞萨电子株式会社 | 用于显示装置的数据传输系统、数据传输方法和显示装置 |
| CN103888130A (zh) * | 2012-12-20 | 2014-06-25 | 索尼公司 | 时钟数据恢复电路、数据接收设备及数据传输和接收系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666341A (en) * | 1995-09-18 | 1997-09-09 | Matsushita Electric Industrial Co., Ltd. | Data detection apparatus |
| CN1163894C (zh) * | 1998-12-17 | 2004-08-25 | 松下电器产业株式会社 | 频率控制和相位同步电路 |
| US7929654B2 (en) * | 2007-08-30 | 2011-04-19 | Zenko Technologies, Inc. | Data sampling circuit and method for clock and data recovery |
| JP2012044446A (ja) | 2010-08-19 | 2012-03-01 | Renesas Electronics Corp | クロックデータリカバリ回路 |
| JP6430738B2 (ja) * | 2014-07-14 | 2018-11-28 | シナプティクス・ジャパン合同会社 | Ｃｄｒ回路及び半導体装置 |
-
2014
- 2014-07-14 JP JP2014144120A patent/JP2016021629A/ja active Pending
-
2015
- 2015-07-06 US US14/791,578 patent/US9419787B2/en not_active Expired - Fee Related
- 2015-07-14 CN CN201510410541.6A patent/CN105306049B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102103847A (zh) * | 2009-12-22 | 2011-06-22 | 瑞萨电子株式会社 | 时钟数据恢复电路和用于显示装置的数据传输设备及其方法 |
| CN102739585A (zh) * | 2011-03-29 | 2012-10-17 | 瑞萨电子株式会社 | 用于显示装置的数据传输系统、数据传输方法和显示装置 |
| CN103888130A (zh) * | 2012-12-20 | 2014-06-25 | 索尼公司 | 时钟数据恢复电路、数据接收设备及数据传输和接收系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160013928A1 (en) | 2016-01-14 |
| US9419787B2 (en) | 2016-08-16 |
| JP2016021629A (ja) | 2016-02-04 |
| CN105306049B (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105306049A (zh) | Cdr电路和半导体装置 | |
| CN107769906B (zh) | 半导体装置、数据传输系统以及半导体装置的工作方法 | |
| EP2424153B1 (en) | Transmission apparatus, reception apparatus, transmission-reception system, and image display system | |
| US10410595B2 (en) | Display driver | |
| KR101057033B1 (ko) | 도트 클록 동기 생성회로 | |
| KR102368864B1 (ko) | 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로 | |
| JP2002032064A (ja) | 液晶表示装置及びその駆動方法 | |
| CN109818610B (zh) | 时钟数据恢复电路及方法、包括时钟数据恢复电路的装置 | |
| CN111147224B (zh) | 时钟恢复装置以及源极驱动器 | |
| TW200423012A (en) | Display device including a plurality of cascade-connected driver ICs | |
| CN110677230B (zh) | 时钟恢复装置和源极驱动器 | |
| KR100617667B1 (ko) | 캐스케이드 접속된 복수의 드라이버 아이시를 갖는 표시장치 구동 회로 | |
| US20160217768A1 (en) | Display device | |
| TW200303505A (en) | Liquid crystal display having data driver and gate driver | |
| US20160056812A1 (en) | Clock generation circuit, display device drive circuit, and control method of clock generation circuit | |
| KR101619693B1 (ko) | 디스플레이 장치 및 그 구동 방법 | |
| JP2011066621A (ja) | データ転送装置 | |
| JP2014062972A (ja) | データ受信回路、データ受信方法及びドライバ回路 | |
| CN110706674B (zh) | 时钟恢复装置和源极驱动器 | |
| JP5112792B2 (ja) | 同期処理システム及び半導体集積回路 | |
| JP4533788B2 (ja) | タイミング発生回路 | |
| JP2004348705A (ja) | 命令及びアドレスバスに使われるクロック信号の周波数とデータバスに対して使われるクロック信号の周波数とを別々に設定するサブシステム | |
| KR20110083409A (ko) | 타이밍 제어기, 이를 이용하여 동기를 제어하는 장치 | |
| CN102136239A (zh) | 驱动器电路 | |
| JP2016134786A (ja) | Ｄｌｌ回路及びディスプレイドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information |
Address after: Tokyo, Japan Applicant after: Synaptics Japan G.K. Address before: Tokyo, Japan Applicant before: Synaptics Japan G.K. |
|
| COR | Change of bibliographic data | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200710 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |