CN102044217B - 电泳显示装置 - Google Patents

Abstract

本发明揭露了一种电泳显示装置，所述电泳显示装置包括电泳显示面板以及驱动电路，所述电泳显示面板包括多个像素单元，所述驱动电路用于向所述像素单元提供驱动信号，所述驱动电路通过薄膜晶体管制作工艺集成于所述电泳显示面板内部。由于所述电泳显示装置的驱动电路集成于电泳显示面板内部，因此无需额外购置驱动芯片，简化了制造工序，降低了生产成本，并可使电泳显示装置尽可能的轻薄化，有利于电泳显示装置批量生产。

Description

电泳显示装置

技术领域

本发明涉及电泳显示领域，特别是涉及一种电泳显示装置。

背景技术

目前，分散在液体中的带电微粒由于外加电场而发生泳动的现象，即所谓电泳现象已为人们熟知，并且已开发出利用电泳现象的电泳显示装置，电泳显示装置结合了普通纸张和电子显示装置的优点，既具有可读性又具有便携性，因此电泳显示装置已被确认可替代传统的纸质媒介。

一般来说，电泳显示装置包括两个基板，其中一个基板是透明的，另一基板设置有彼此交叉的多条数据线和多条栅极线，所述栅极线与所述数据线交点定义一个像素单元。其中，像素单元的像素电极与薄膜晶体管(TFT)的漏极相连，而薄膜晶体管的源极与所述数据线相连，薄膜晶体管的栅极与所述栅极线相连。所述电泳显示装置还包括栅极驱动芯片和数据驱动芯片，其中，所述栅极驱动芯片输送用于选择一行像素单元的行驱动信号(选择信号)，所述数据驱动芯片向所选择的像素单元行输送列驱动信号(数据信号)。数据信号与要显示的数据相应，其中，所述数据号与所述选择信号共同形成用于驱动一个或多个像素单元的驱动信号。

此外，在像素电极与设置在透明基板上的公共电极之间设有电子墨水。所述电子墨水包括多个直径大约为10至50微米的微胶囊。每个微胶囊包括悬浮在液体中的带正电的白色微粒和带负电的黑色微粒。当正驱动电压施加给像素电极时，白色微粒移动到微胶囊的指靠近明基板的一侧，同时，黑色微粒移动到处于微胶囊相反一侧，所述像素显示白色。通过对像素电极施加负驱动电压，黑色微粒移动到处于微胶囊靠近透明基板的一侧，同时，白色微粒移动到处于微胶囊相反一侧的像素电极，所述像素显示黑色。当去除电压时，显示装置保持在所取得的状态，显示出双稳态性质。

也就是说，为了向像素单元提供驱动信号，以使带电的黑色微粒和白色微粒发生泳动，必须在基板上安装栅极驱动芯片和数据驱动芯片。其中，电泳显示装置所使用的栅极驱动芯片虽可以与传统的液晶显示装置所使用的栅极驱动芯片通用，但是，由于电子墨水独特的显示机理，决定了电泳显示装置必须使用专用的数据驱动芯片。而由于产业环境的原因，用于电泳显示装置的数据驱动芯片的产量非常小，这不仅成为限制电泳显示装置批量生产的瓶颈，也由此带来数据驱动芯片自身更新换代缓慢的问题。

并且，为了在基板上安装栅极驱动芯片和数据驱动芯片，需要用于安装这两种驱动芯片的焊盘部分和配线连接部分，从而使电泳显示装置的轻薄化困难，并产生因额外购置栅极驱动芯片和数据驱动芯片而引起费用增加和产品的重量增加的问题。

发明内容

本发明提供一种电泳显示装置，以解决现有的电泳显示装置需要额外配置栅极驱动芯片和数据驱动芯片，而导致电泳显示装置无法大规模生产，且使得电泳显示装置的轻薄化困难、生产成本高的问题。

为解决上述技术问题，本发明提供一种电泳显示装置，所述电泳显示装置，包括：电泳显示面板，其包括多个像素单元；用于向所述像素单元提供驱动信号的驱动电路，其中，所述驱动电路是通过薄膜晶体管制作工艺集成于所述电泳显示面板内部。

与现有技术相比，本发明提供的电泳显示装置具有以下优点：

所述电泳显示装置的驱动电路通过薄膜晶体管制作工艺集成于电泳显示面板内部，从而尽可能做到电泳显示装置的轻薄化，无需额外购置驱动芯片，简化了制造工序，降低了生产成本，有利于电泳显示装置批量生产。

附图说明

图1为本发明实施例的电泳显示装置的电路结构示意图；

图2为本发明实施例的电泳显示装置的截面结构示意图；

图3为图1所示电泳显示装置的驱动电路的结构示意图。

具体实施方式

本发明的核心思想在于，提供一种电泳显示装置，所述电泳显示装置的驱动电路通过薄膜晶体管制作工艺集成于电泳显示面板内部，因此无需额外购置驱动芯片，简化了制造工序，降低了生产成本，并可使电泳显示装置尽可能的轻薄化，有利于电泳显示装置批量生产。

下面将结合示意图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1至图3，其中，图1为本发明实施例的电泳显示装置的电路结构示意图，图2为本发明实施例的电泳显示装置的截面结构示意图，图3为图1所示电泳显示装置的驱动电路结构示意图。

参照图1，所述电泳显示装置包括驱动电路10以及电泳显示面板30，所述电泳显示面板30包括多个像素单元20，所述驱动电路10用于向所述像素单元20提供驱动信号，其中，驱动电路10是通过薄膜晶体管制作工艺集成于所述电泳显示面板30内部，所述驱动电路10与像素单元20的制造工艺相匹配。

请同时参照图2，所述电泳显示面板30包括：第一基板31、第二基板32以及设置在第一基板31和第二基板32之间的电子墨水层。第一基板31包括彼此交叉的多条数据线34和多条栅极线33，以及形成于所述栅极线33与所述数据线34交点处的像素单元20，所述像素单元20包括开关元件以及与所述开关元件连接的像素电极，透明的像素电极设置在第一基板31上，第二基板32上设置有透明的公共电极。

所述开关元件是非晶硅薄膜晶体管。像素单元20的像素电极与所述非晶硅薄膜晶体管的漏极相连，而所述非晶硅薄膜晶体管的源极与数据线34相连，所述非晶硅薄膜晶体管的栅极与栅极线33相连。

所述驱动电路10是非晶硅薄膜晶体管驱动电路，所述非晶硅薄膜晶体管驱动电路集成于所述第一基板31上，非晶硅薄膜晶体管驱动电路是指由非晶硅薄膜晶体管制作工艺制成的驱动电路。所述非晶硅薄膜晶体管驱动电路主要由非晶硅薄膜晶体管连接而成。优选地，所述非晶硅薄膜晶体管驱动电路与所述数据线34与栅极线33相交处像素单元20的薄膜晶体管在同一制作工艺中制成。

继续参照图3，所述非晶硅薄膜晶体管驱动电路10包括栅极驱动电路100以及数据驱动电路200，所述栅极驱动电路100以及数据驱动电路200均集成在显示面板的第一基板31上。所述多条数据线34电连接所述数据驱动电路200；所述多条栅极线33电连接所述栅极驱动电路100。

所述栅极驱动电路100包括栅极移位寄存器110，所述栅极移位寄存器110用于向所述栅极线33输送选择一行像素单元20的开关元件打开的选择信号。数据驱动电路200用于通过所述多条数据线34向所选择的像素单元20行输送数据信号，所述数据信号与所述选择信号形成用于驱动像素单元20的驱动信号。

所述数据驱动电路200包括计数器230、数据移位寄存器210和多个数据处理模块220。每一数据处理模块220对应多条数据线34。所述计数器230用以判断进行数据更新的时机，并向所述数据处理模块220输出计数信号。所述数据处理模块220在所述移位寄存器210的控制下，根据所述计数信号并行处理外部并行输入的多个像素灰阶信号，并将多个像素灰阶信号分别输出到对应的多条数据线34。

所述数据处理模块220包括多个灰阶信号输入口(未标示)和多个数据处理单元。所述多个像素信号从所述多个灰阶信号输入口并行输入。每一数据处理单元对应一个灰阶信号输入口，以接收从所述灰阶信号输入口输入的像素灰阶信号，所述多个数据处理单元并行工作，分别处理所述多个像素灰阶信号。

每个数据处理单元包括比较器221、锁存器222、电压选择装置223以及输出控制装置224。所述比较器221接收从所述灰阶信号输入口输入的像素灰阶信号，并根据所述计数器230的计数信号比较对应的像素单元20的当前帧像素灰阶信号和下一帧像素灰阶信号，生成相应的调制信号传输至所述锁存器222，所述锁存器222对所述调制信号进行锁存。所述锁存器222根据一数据驱动电路200的全局锁存器(图未示)的使能信号将所述调制信号输送至电压选择装置223，所述电压选择装置223根据所述调制信号选择电压以形成数据信号并输出到所述输出控制装置224。所述输出控制装置224在所述数据移位寄存器210的控制下，向被选择的像素单元20的数据线输送所述数据信号。

与现有技术相比较，所述驱动电路10是非晶硅薄膜晶体管驱动电路，其集成于所述电泳显示面板30中，无需额外购买栅极驱动芯片和数据驱动芯片，也不需要用于安装这两种驱动芯片的焊盘部分和配线连接部分，从而使电泳显示装置尽可能的轻薄化，降低生产成本，有利于电泳显示装置批量生产。另外所述像素单元20的开关元件是非晶硅薄膜晶体管，相应的，驱动电路10是非晶硅薄膜晶体管驱动电路，所述非晶硅薄膜晶体管驱动电路是由非晶硅薄膜晶体管制成，所述非晶硅薄膜晶体管驱动电路的制造工艺与所述开关元件的制造工艺相匹配。因此，所述非晶硅薄膜晶体管驱动电路与所述像素单元20的薄膜晶体管可以是同时形成的。由于所述驱动电路10和像素单元20的薄膜晶体管可以一起集成后进行生产，从而进一步减少了制造工序。

由于所述驱动电路10的数据驱动电路200中的数据处理模块220并行接收并处理多个像素灰阶信号，且每个像素灰阶电压由一个对应的数据处理单元独立进行处理，因为，在处理相同数量的数量像素灰阶信号时，所述数据驱动电路200的工作频率将与每个数据处理模块220中包含的数据处理单元的数量，也就是所述数据处理模块220并行处理的像素灰阶信号的数量，呈反比变化；因此，使得所述驱动电路10的工作频率大为降低。从而使得只能支持较低工作频率的非晶硅薄膜晶体管驱动电路也能够驱动所述电泳显示面板。

以下，结合像素分辨率为800*600，像素灰阶为4阶，帧频位10Hz的电泳显示装置，对本发明的电泳显示装置的实施进行更具体的描述。

通常来说，帧率为60Hz、像素分辨率为800*600的液晶显示装置的驱动电路的时钟频率至少为28.8MHz，而电泳显示装置所使用的非晶硅材料的电子迁移率是制作液晶显示装置的驱动电路的单晶硅的百分之一，因此，所述非晶硅薄膜晶体管驱动电路的工作频率可以为0.2MHz。

所述电泳显示装置的灰阶是4灰阶，而决定4个灰阶的是2位比特信号，像素分辨率为800*600，帧率为低频的10Hz，因此，在1秒钟时间内就需要有800*600*2*10个比特像素灰阶信号的比特信号输入到所述驱动电路10中，则不对所述像素灰阶信号进行并行处理时，驱动电路10的工作频率是9.6Hz。由于非晶硅薄膜晶体管驱动电路的工作频率为0.2MHz，那么，每个数据处理模块220需要用50个信号输入端来完成像素灰阶信号的比特信号并行传入，并且将所述50个并行输入的比特信号并行处理为数据信号，再将所述数据信号并行输出到25根对应的数据线34，其中每两个信号输入端为一组形成一灰阶信号输入口，也就是说，每两个信号输入端传输一个像素灰阶信号，在同一时刻可以并行传输25个像素单元的像素灰阶信号。

如前所述，所述电泳显示装置的像素分辨率是800*600，而工作帧频是10Hz，因此，所述栅极移位寄存器110是600级的移位寄存器，其在全局时钟信号的控制下以600*10Hz的频率向所述栅极线33输送选择一行像素单元20的选择信号。因此，其工作频率低于0.2MHz。

所述数据驱动电路200包括一个数据移位寄存器210以及32个数据处理模块220，每一数据处理模块220电连接25条数据线34。每个数据处理模块220包括25个数据处理单元，每个列处理单元接收一灰阶信号输入口输入的像素灰阶信号，用于分别处理并行输入的25个像素灰阶信号。

具体的说，所述理数据处理单元的比较器221在计数器230输出的计数信号的控制下，比较对应的像素单元20的当前帧像素灰阶信号和下一帧像素灰阶信号，以产生控制应向像素单元20提供何种电压脉冲信号以及施加脉冲信号的次数的调制信号并输出到所述锁存器222。在计数器230的每一个计数周期内，由于比较器221输出端输出的高电平个数不一样，因而产生出占空比不同的脉冲宽度的调制信号。锁存器222在全局锁存器的使能信号的控制下，将所述调制信号输送至所述电压选择装置223，电压选择装置223根据所述调制信号选择相应的高电压VGH、低电压VGL或者公共电压Vcom以形成最终的具有固定电压以及固定脉冲宽度的数据信号。所述数据信号被输出到所述所述输出控制装置224。所述输出控制装置224在所述数据移位寄存器210的时钟信号控制下，向所述所选择的像素单元20行的数据线34输送所述数据信号。

驱动电路10的栅极驱动电路100可以连续的选择栅极线33，而数据驱动电路200并行的将数据信号提供到数据线34并传输到栅极驱动电路100选定的栅极线33对应的一行像素单元20。

根据上述描述可以得知，一般而言，非晶硅(a-Si)的电子迁移率较低，但由于电泳显示装置的显示频率较低，又因为所述数据驱动电路200中的数据处理模块220对多个像素灰阶信号进行并行处理，进一步降低所述据驱动电路200的工作频率则降低所述驱动电路10的工作频率，因此对于电泳显示装置而言，低频驱动即使使用非晶硅薄膜晶体管驱动电路也能胜任。并且，由于电泳显示装置的基板上的开关元件也是利用非晶硅工艺制作而成，因此电泳显示装置的驱动电路10可以集成在电泳显示面板30上。

通常来说，电子墨水的介电常数只有液晶的万分之一左右，因此通过电泳介质溶液的漏电流是像素电位的主要漏电渠道，此时控制像素单元开关的非晶硅薄膜晶体管的关态漏电流只有电泳介质漏电流的百分之一。由于总的漏电流大大增加，因此像素单元内的存储电容需要更大，此外，由于非晶硅薄膜晶体管的关态漏电流占总漏电流的比例十分小，因此为了满足较大的存储电容的充电率，非晶硅薄膜晶体管的宽长比应较大。在本发明的一个具体实施例中，所述控制像素单元开关的非晶硅薄膜晶体管的宽长比为20∶6，当然本发明并不局限于此，在本发明的其它具体实施例中，所述非晶硅薄膜晶体管的宽长比也可根据实际情况，设定为其它比值。

然而应该认识到，在本发明其它具体实施例中，若电泳显示面板是采用了半导体特性更为优异的多晶硅材料，则相应的驱动电路也可为多晶硅薄膜晶体管驱动电路，也就是说，相应的驱动电路也可采用多晶硅材料制成。但此时，由于非晶硅与多晶硅的半导体电学特性不同，导致实现同样逻辑与操作功能的电路在非晶硅材质和多晶硅材质上有必要的不同，这种差异也应当包含在本发明的思想内。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种电泳显示装置，包括：

电泳显示面板，其包括多个像素单元；

用于向所述像素单元提供驱动信号的驱动电路，其中，所述驱动电路是通过薄膜晶体管制作工艺集成于所述电泳显示面板内部；

所述驱动电路是薄膜晶体管驱动电路，所述薄膜晶体管驱动电路包括栅极驱动电路以及数据驱动电路；所述数据驱动电路包括数据移位寄存器、与所述数据移位寄存器连接的多个数据处理模块、用于向所述数据处理模块提供确定像素数据更新时机的计数信号的计数器、及用于向所述数据处理模块提供使能信号的全局锁存器；所述数据处理模块包括多个灰阶信号输入口及多个数据处理单元，所述多个像素灰阶信号从所述多个灰阶信号输入口并行输入，所述数据处理模块对所述并行输入的多个像素灰阶信号进行并行处理；

所述数据处理单元包括：

比较器，根据所述计数器的计数信号比较对应的像素单元的当前帧像素灰阶信号和下一帧像素灰阶信号并产生调制信号；

电压选择装置，根据所述调制信号选择电压以形成数据信号；

锁存器，根据所述全局锁存器的使能信号将调制信号输送至所述电压选择装置；

输出控制装置，在所述数据移位寄存器的控制下向所述像素单元输送所述数据信号。

2.如权利要求1所述的电泳显示装置，其特征在于，所述电泳显示面板还包括：

第一基板，其上形成有彼此交叉的多条数据线和多条栅极线以及形成于数据线与栅极线相交处的像素单元的薄膜晶体管；

第二基板；

设置在所述第一基板和第二基板之间的电子墨水层。

3.如权利要求2所述的电泳显示装置，其特征在于，所述薄膜晶体管驱动电路集成于所述第一基板，所述薄膜晶体管驱动电路与所述第一基板上的薄膜晶体管在同一工艺过程中形成。

4.如权利要求2所述的电泳显示装置，其特征在于，所述栅极驱动电路包括栅极移位寄存器，所述栅极移位寄存器通过所述栅极线向所述像素单元输送选择信号。

5.如权利要求1所述的电泳显示装置，其特征在于，所述薄膜晶体管驱动电路是非晶硅薄膜晶体管驱动电路或多晶硅薄膜晶体管驱动电路。

Images