CN101350182A - 液晶显示器 - Google Patents

液晶显示器 Download PDF

Info

Publication number
CN101350182A
CN101350182A CNA2008101358348A CN200810135834A CN101350182A CN 101350182 A CN101350182 A CN 101350182A CN A2008101358348 A CNA2008101358348 A CN A2008101358348A CN 200810135834 A CN200810135834 A CN 200810135834A CN 101350182 A CN101350182 A CN 101350182A
Authority
CN
China
Prior art keywords
pull
thin film
pixel
line
lcd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101358348A
Other languages
English (en)
Other versions
CN101350182B (zh
Inventor
张钟雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101350182A publication Critical patent/CN101350182A/zh
Application granted granted Critical
Publication of CN101350182B publication Critical patent/CN101350182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种液晶显示器。该液晶显示器包括LC面板和栅极驱动器，其中，该LC面板包括第一显示面板和面对第一显示面板的第二显示面板，第一显示面板具有第1至第n(n＞2)栅极线以及与栅极线交叉并形成像素的数据线，电连接到第1栅极线的第1像素线的开口率小于分别电连接到第2至第n栅极线的第2至第n像素线的开口率，该栅极驱动器具有使每条栅极线的电压降至低电平的第一下拉薄膜晶体管和第二下拉薄膜晶体管，第一下拉薄膜晶体管和第二下拉薄膜晶体管连接到每条栅极线的始端和末端，第二下拉薄膜晶体管的沟道的宽度与长度的比是第一下拉薄膜晶体管的沟道的宽度与长度的比的0.8倍至3倍。

Description

液晶显示器
本申请要求于2007年7月16日提交的第10-2007-0071209号韩国专利申请的优先权，该申请的内容通过引用被完全包含于此。
技术领域
本发明涉及一种液晶显示器(LCD)。
背景技术
在许多LCD中，以载带封装(TCP)、玻璃上芯片(COG)或其它适宜的安装方法来安装栅极驱动集成电路(IC)，但是在改善制造成本或产品尺寸及设计方面的探索中已开发了另一种传统的方法。具体地讲，在该传统方法中，没有采用栅极驱动IC，而是在玻璃基底上安装利用非晶硅薄膜晶体管(a-Si TFT)来产生栅极信号的栅极驱动器。
已努力进行研究和开发以提高LCD的显示质量。
发明内容
本发明努力解决了上述问题，本发明的各方面提供一种显示质量提高的液晶显示器。
本发明的示例性实施例提供一种液晶显示器，该液晶显示器包括液晶面板和栅极驱动器，其中，该液晶面板包括第一显示面板和被设置为面对第一显示面板的第二显示面板，第一显示面板具有第1至第n(n＞2)栅极线以及与第1至第n栅极线交叉并形成像素的多条数据线，电连接到第1栅极线的第1像素线的开口率小于分别电连接到第2至第n栅极线的第2至第n像素线的开口率，该栅极驱动器具有使每条栅极线的电压降至低电平的第一下拉薄膜晶体管和第二下拉薄膜晶体管，第一下拉薄膜晶体管和第二下拉薄膜晶体管分别连接到每条栅极线的始端和末端，第二下拉薄膜晶体管的沟道的宽度与长度的比(W/L)是第一下拉薄膜晶体管的沟道的宽度与长度的比(W/L)的大约0.8倍至3倍。
本发明的另一示例性实施例提供一种液晶显示器，该液晶显示器包括液晶面板和栅极驱动器，其中，该液晶面板包括第一显示面板和被设置为面对第一显示面板的第二显示面板，第一显示面板具有第1至第n(n＞2)栅极线以及与第1至第n栅极线交叉并形成像素的多条数据线，该栅极驱动器具有分别向第1至第n(n＞2)栅极线提供第1至第n(n＞2)栅极信号的第1至第n级，第1至第n级分别具有使第1至第n栅极线的电压降至低电平的第一下拉薄膜晶体管和第二下拉薄膜晶体管，每个第一下拉薄膜晶体管连接到第1至第n栅极线的始端，每个第二下拉薄膜晶体管连接到第1至第n栅极线的末端，其中，第1级的第一下拉薄膜晶体管的沟道的宽度与长度的比(W/L)是第2至第n级的每个第一下拉薄膜晶体管的沟道的宽度与长度的比(W/L)的大约2倍至5倍。
其它实施例和变化包含在描述和附图中。
附图说明
通过下面结合附图进行的详细描述，本发明的上述和其它方面、特征和优点将变得明了，在附图中：
图1是根据本发明的液晶显示器的示例性实施例的框图；
图2是根据本发明的图1的液晶显示器的栅极驱动器的示例性实施例的框图；
图3是根据本发明的图2的栅极驱动器的第j级的示例性实施例的示意性电路图；
图4是示出根据本发明一个示例性实施例的图2的栅极驱动器的第j级的操作的信号-波形-时序图；
图5是根据本发明的图1的液晶显示器的布局的示例性实施例；
图6是根据本发明的图5的第一下拉薄膜晶体管的布局的示例性实施例；
图7是根据本发明的图5的第二下拉薄膜晶体管的布局的示例性实施例；
图8是沿着图5的线VIII-VIII′截取的剖视图；
图9是示出根据本发明的液晶显示器的另一示例性实施例的剖视图；
图10是根据本发明的液晶显示器的布局的另一示例性实施例；
图11是沿着图10的线XI-XI′截取的剖视图；
图12是根据本发明的液晶显示器的布局的另一示例性实施例。
具体实施方式
在下文中参照附图更充分地描述本发明，在附图中示出本发明的示例性实施例。然而，本发明可以以许多不同的形式来实施，且不应被理解为局限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完全的，且将把本发明的范围充分地传达给本领域的技术人员。相同的标号始终表示相同的元件。
应该理解的是，当元件被称作“在”另一元件“上”时，该元件可以直接在另一元件上，或者可以在该元件与另一元件之间存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。如在这里使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
此外，在这里可使用相对术语，如“下面的”或“底部”及“上面的”或“顶部”，来描述在图中所示的一个元件与其它元件的关系。应该理解的是，相对术语意在包含除了在附图中描述的方位之外的装置的不同方位。例如，如果在一个附图中的装置被翻转，则描述为“在”其它元件的“下”侧的元件随后将被定位为“在”其它元件的“上”侧。因而，基于附图的特定方位，示例性术语“下面的”可包括“下面的”和“上面的”两种方位。类似地，如果在一个附图中的装置被翻转，则描述为“在”其它元件的“下方”或“下面”的元件随后将被定位为“在”其它元件的“上方”。因而，示例性术语“在...下方”或“在...下面”可包括“在...上方”和“在...下方”两种方位。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(例如在通用的字典中定义的那些术语)应该被解释为具有与相关领域和本公开的环境中它们的意思一致的意思，而不将理想地或者过于正式地解释它们的意思。
在下文中，将参照附图详细地描述本发明的示例性实施例。
在下文中，将参照图1至图8更详细地描述根据本发明一个示例性实施例的液晶显示器。
图1是根据本发明的液晶显示器的示例性实施例的框图。图2是根据本发明的图1的液晶显示器的栅极驱动器的示例性实施例的框图。图3是根据本发明的图2的栅极驱动器的第j级的示例性实施例的示意性电路图。图4是示出根据本发明的图2的栅极驱动器的第j级的操作的信号-波形-时序图的示例性实施例。图5是根据本发明的图1的液晶显示器的布局的示例性实施例。图6是根据本发明的图5的第一下拉薄膜晶体管的布局的示例性实施例。图7是根据本发明的图5的第二下拉薄膜晶体管的布局的示例性实施例。图8是沿着图5的线VIII-VIII′截取的剖视图。
如图1中所示，根据本发明示例性实施例的液晶显示器10包括液晶面板300、信号供应器100、栅极驱动器400和数据驱动器200。信号供应器100包括时序控制器110和时钟发生器120。
液晶面板300被分为显示图像的显示区DA和不显示图像的非显示区PA。
显示区DA包括第一基底(未示出)、第二基底(未示出)和设置在第一基底(未示出)与第二基底(未示出)之间的液晶层305，从而显示图像，其中，第一基底具有形成在第一基底上的第1至第n栅极线G1至Gn(n＞2)、第1至第m数据线D1至Dm(m＞2)、开关元件(未示出)和像素电极(未示出)，第二基底包括形成在第二基底上的滤色器(未示出)和共电极(未示出)。栅极线G1至Gn沿着行方向(row direction)延伸以彼此基本平行，数据线D1至Dm沿着列方向(column direction)延伸以彼此基本平行。
根据示例性实施例，非显示区PA布置在显示区DA的外围的区域中。
信号供应器100接收输入RGB图像信号和输入-控制信号，并将图像信号DAT和数据控制信号CONT提供到数据驱动器200，其中，输入-控制信号控制来自图形控制器(未示出)的图像的显示。具体地讲，时序控制器110接收输入-控制信号，并将数据控制信号CONT提供到数据驱动器200，其中，输入-控制信号包括例如水平同步信号Hsync、主时钟信号Mclk和数据使能信号DE。数据控制信号CONT控制数据驱动器200的操作，并包括例如水平起始信号和加载信号(load signal)，但不局限于此，其中，水平起始信号使数据驱动器200的操作开始，加载信号指示输出两个数据电压。
数据驱动器200接收图像信号DAT和数据控制信号CONT，并将与图像信号DAT对应的图像-数据电压提供到第1至第m数据线D1至Dm。根据示例性实施例，数据驱动器200是集成电路“IC”，并以载带封装“TCP”的方式连接到液晶面板300，但不局限于此。根据另一示例性实施例，数据驱动器200可形成在液晶面板300的非显示区PA上。
此外，信号供应器100从位于信号供应器100的外面的图形控制器(未示出)接收垂直同步信号Vsync和主时钟信号Mclk，从电压发生器(未示出)接收栅极导通电压Von和栅极截止电压Voff，并将第一扫描-起始信号STVP、时钟信号CKV、反转时钟信号CKVB和栅极截止电压Voff提供到栅极驱动器400。具体地讲，时序控制器110将第二扫描-起始信号STV、第一时钟发生控制信号OE和第二时钟发生控制信号CPV提供到时钟发生器120。时钟发生器120接收第二扫描-起始信号STV，并输出第一扫描-起始信号STVP。此外，时钟发生器120接收第一时钟发生控制信号OE和第二时钟发生控制信号CPV，并提供时钟信号CKV和反转时钟信号CKVB。在当前的示例性实施例中，时钟信号CKV是反转时钟信号CKVB的反相信号。
通过第一扫描-起始信号STVP启动的栅极驱动器400利用时钟信号CKV、反转时钟信号CKVB和栅极截止电压Voff产生多个栅极信号，并将这多个栅极信号顺序地分别提供到第1至第n栅极线G1至Gn。
在下文中，将参照图2更详细地描述栅极驱动器400。栅极驱动器400包括以级联方式(cascade manner)彼此连接的多个级ST1至STn+1，如图3中所示。除了最后的级STn+1之外，级ST1至STn中的每个连接到多条栅极线G1至Gn中的每条的各自对应的栅极线，并分别输出栅极信号Gout1至Gout(n)。级ST1至STn+1中的每个接收栅极截止电压Voff、时钟信号CKV、反转时钟信号CKVB和初始化信号(initializing signal)INT。根据当前的示例性实施例，初始化信号INT可由时钟发生器120提供。
根据示例性实施例，级ST1至STn+1中的每个可包括第一时钟端CK1、第二时钟端CK2、设置端S、重设端R、电源电压端GV、帧重设端FR、栅极输出端OUT1和进位输出端OUT2。
具体地讲，为了进一步示出的目的，在级ST1至STn+1中，例如第j级STj包括：设置端S，其中，前一级STj-1的进位信号Cout(j-1)被输入到设置端S；重设端R，其中，下一级STj+1的栅极信号Gout(j+1)被输入到重设端R；第一时钟端CK1和第二时钟端CK2，其中，时钟信号CKV和反转时钟信号CKVB分别被输入到第一时钟端CK1和第二时钟端CK2；电源电压端GV，其中，栅极截止电压Voff被输入到电源电压端GV；帧重设端FR，其中，初始化信号INT或最后的级STn+1的进位信号Cout(n+1)被输入到帧重设端FR。第j级STj具有栅极输出端OUT1和进位输出端OUT2，其中，通过栅极输出端OUT1输出栅极信号Gout(j)，通过进位输出端OUT2输出进位信号Cout(j)。
然而，第一扫描-起始信号STVP被输入到第1级ST1的设置端S，而不是前一级的进位信号被输入到第1级ST1的设置端S，第一扫描-起始信号STVP被输入到最后的级STn+1的重设端R，而不是下一级的栅极信号被输入到最后的级STn+1的重设端R。
在下文中，将参照图3和图4更详细地描述第j级STj。
参照图3，第j级STj包括缓冲单元410、充电单元(charge unit)420、上拉单元430、进位信号发生器470、下拉单元440、放电单元(discharge unit)450和保持单元(holding unit)460。第j级STj接收前一级STj-1的进位信号Cout(j-1)、时钟信号CKV和反转时钟信号CKVB。如图4中所示，时钟信号CKV包括时钟信号维持在低电平的维持期H1和H3以及当时钟信号从低电平转变到高电平和从高电平转变到低电平时的转变期H2和H4。
缓冲单元410包括连接成为二极管的晶体管T4。缓冲单元410将前一级STj-1的进位信号Cout(j-1)提供到充电单元420、进位信号发生器470和上拉单元430。通过设置端S输入前一级STj-1的进位信号Cout(j-1)。
充电单元420包括电容器C1，其中，电容器C1的一个端子连接到晶体管T4的源极端、上拉单元430和放电单元450，另一端子连接到栅极输出端OUT1。
上拉单元430包括晶体管T1，其中，晶体管T1的漏极端连接到第一时钟端CK1，栅极端连接到充电单元420，源极端连接到栅极输出端OUT1。
根据示例性实施例，进位信号发生器470包括晶体管T15和电容器C2，其中，晶体管T15的漏极端连接到第一时钟端CK1，源极端连接到进位输出端OUT2，栅极端连接到缓冲单元410，电容器C2的一个端子连接到晶体管T15的栅极端，另一端子连接到晶体管T15的源极端。
下拉单元440使栅极信号Gout(j)的电平降至栅极截止电压Voff的电平，且下拉单元440包括第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14。第一下拉薄膜晶体管T2包括：漏极端，连接到晶体管T1的源极端和电容器C1的另一端；源极端，连接到电源电压端GV；栅极端，连接到重设端R。第二下拉薄膜晶体管T14包括：源极端，连接到电源电压端GV；漏极端，连接到液晶面板300的第j栅极线Gj。
放电单元450包括晶体管T9和晶体管T6，其中，晶体管T9响应下一级STj+1的栅极信号Gout(j+1)对充电单元420进行放电，晶体管T6响应初始化信号INT对充电单元420进行放电。晶体管T9包括：栅极端，连接到重设端R；漏极端，连接到电容器C1的一个端子；源极端，连接到电源电压端GV。
当栅极信号Gout(j)从低电平转变到高电平时，包括多个晶体管T3、T5、T7、T8、T10、T11、T12和T13的保持单元460将栅极信号Gout(j)保持在高电平。当栅极信号Gout(j)从高电平转变到低电平时，在一帧期间保持单元460将栅极信号Gout(j)保持在低电平，且与时钟信号CKV和反转时钟信号CKVB的电压电平无关。
在下文中，将参照图3和图4更详细地描述上述单元的操作。
首先，将描述栅极信号Gout(j)从栅极截止电压Voff转变到栅极导通电压Von的过程。
充电单元420接收前一级STj-1的进位信号Cout(j-1)并被充电。即，在第一维持期H1期间，充电单元420接收前一级STj-1的进位信号Cout(j-1)并被充电，节点Q_j的电压电平逐渐增大。在转变期H2期间，当输入被转变到高电平的时钟信号CKV时，由于晶体管T1和寄生电容器(未示出)，所以节点Q_j的电压电平再次增大。
当充电单元420的电压，即节点Q_j的电压，增至第一电平时(例如，参见图4)，上拉单元430的晶体管导通并将通过第一时钟端CK1输入的时钟信号CKV提供到栅极输出端OUT1。这里，栅极信号Gout(j)是时钟信号CKV。即，栅极信号Gout(j)的电平为栅极导通电压Von的电平。
此外，进位信号发生器470的晶体管导通，并将时钟信号CKV提供到进位输出端OUT2。这里，进位信号Cout(j)是时钟信号CKV。
下面描述根据本发明示例性实施例的栅极信号Gout(j)从栅极导通电压Von转变到栅极截止电压Voff的过程。
在第一转变期H2期间，当时钟信号CKV从高电平转变到低电平时，由于寄生电容器(未示出)，所以节点Q_j的电压降低。这里，当下一级STj+1的栅极信号Gout(j+1)处于高电平时，放电单元450的晶体管导通，并将栅极截止电压Voff提供到节点Q_j。然而，反转时钟信号CKVB从低电平转变到高电平，保持单元460的晶体管T11导通并将前一级STj-1的进位信号Cout(j-1)提供到节点Q_j。根据当前的示例性实施例，前一级STj-1的进位信号Cout(j-1)为正电压。因此，即使当放电单元450将栅极截止电压Voff提供到节点Q_j时，节点Q_j的电压也不会快速降至栅极截止电压Voff。而是，如图4中所示，节点Q_j的电压缓慢降至栅极截止电压Voff。
即，当下一级STj+1的栅极信号Gout(j+1)处于高电平时，上拉单元430的晶体管T1没被截止，并将处于低电平的时钟信号CKV提供为栅极信号Gout(j)，下拉单元440的第一和第二下拉薄膜晶体管T2和T14将栅极截止电压提供到栅极线。由于下拉单元440使栅极信号Gout(j)降至栅极截止电压Voff，所以上拉单元430将处于栅极信号Gout(j)的低电平的时钟信号CKV提供到栅极输出端OUT1，栅极信号Gout(j)的电平降至栅极截止电压Voff的电平。因此，栅极信号Gout(j)不与下一级STj+1的栅极信号Gout(j+1)叠置。
下面描述根据本发明示例性实施例的在栅极信号Gout(j)降至栅极截止电压Voff之后，在一帧期间，将栅极信号Gout(j)保持到栅极截止电压Voff的操作。
当栅极信号Gout(j)增至栅极导通电压Von时，晶体管T8和T13导通。晶体管T13使晶体管T7截止，从而晶体管T13防止时钟信号CKV的高电平被施加到晶体管T3，晶体管T8使晶体管T3截止。因此，栅极信号Gout(j)被保持在高电平。
接下来，在栅极信号Gout(j)从高电平转变到低电平之后，晶体管T8和T13截止。当时钟信号CKV处于高电平时，晶体管T7和T12使晶体管T3导通，使得晶体管T7和T12将栅极信号Gout(j)保持在低电平。此外，晶体管T10导通，使得晶体管T1的栅极被保持在低电平。因此，第一时钟信号CKV的高电平没有被输出到栅极输出端OUT1。
反转时钟信号CKVB处于高电平，晶体管T5和T11导通。导通的晶体管T5将栅极信号Gout(j)保持在低电平，导通的晶体管T11将电容器C1的一个端子保持在低电平。因此，在一帧期间，栅极信号Gout(j)被保持在低电平。
根据示例性实施例，第j级STj可以不包括进位信号发生器470。因此，在该示例性实施例中，第j级STj通过设置端S接收栅极信号Gout(j-1)，而不是前一级STj-1的进位信号Cout(j-1)，且第j级STj被操作。
在下文中，将参照图5至图8更详细地描述根据本发明示例性实施例的包括在液晶显示器10中的液晶面板300。
参照图5和图8，液晶面板300包括显示区DA和非显示区PA，栅极驱动器400安装在非显示区PA中。
根据示例性实施例，栅极驱动器400连接到每条栅极线G1至Gn的始端(start terminal)，并形成在与每条栅极线G1至Gn的始端靠近的非显示区PA中。此外，根据示例性实施例，如图5中所示，栅极驱动器400与每条栅极线G1至Gn的两端连接，并被分为两个部分，且形成在与每条栅极线G1至Gn的两端靠近的非显示区PA中。
栅极驱动器400包括多个晶体管T1至T15以及多个电容器C1和C2。多个晶体管T1至T15以及多个电容器C1和C2被包括在缓冲单元410、充电单元420、上拉单元430、进位信号发生器470、下拉单元440、放电单元450和保持单元460中(例如，如图3中所示)。多个晶体管T1至T15以及多个电容器C1和C2以薄膜方式形成。在显示区DA中包括有薄膜晶体管，且同样形成有多个晶体管T1至T15以及多个电容器C1和C2。
此外，当非显示区PA的空间不足时，可以使具有多个晶体管T1至T15以及多个电容器C1和C2的栅极驱动器400分离。
具体地讲，下拉单元440包括第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14，其中，第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14电连接到每条栅极线G1至Gn的两端。因此，如图5中所示，下拉单元440可形成在非显示区PA中，处于每条栅极线G1至Gn的两端的外围。
第一下拉薄膜晶体管T2是具有源电极443和与源电极443对应的漏电极442的薄膜晶体管，第二下拉薄膜晶体管T14是具有源电极443′和与源电极443′对应的漏电极442′的薄膜晶体管，且第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14形成在非显示区PA中。源电极443与漏电极442分离，源电极443′与漏电极442′分离，使得用于形成沟道CH的间隙形成在源电极443与漏电极442之间以及源电极443′与漏电极442′之间。为了扩大沟道的宽度，源电极443、443′以及漏电极442、442′为凹凸形状。此外，为了将沟道CH的宽度最大化，在源电极443以及漏电极442中形成有多个凹凸单元441，在源电极443′以及漏电极442′中形成有多个凹凸单元441′。
沟道CH形成在源电极443与漏电极442之间以及源电极443′与漏电极442′之间，且沟道CH是电荷可以在其中进行运动的通道。通过被施加到栅电极444、444′的栅极信号Gout(j)对沟道CH进行操作。
这里，沟道CH的长度L是源电极443与漏电极442之间的垂直距离，沟道CH的长度L′是源电极443′与漏电极442′之间的垂直距离，沟道CH的宽度W和W′是沟道CH的中心线的长度。沟道CH的中心线平行于源电极443和443′以及漏电极442和442′。
沟道在一个凹凸单元441中的宽度Wl/n是沿着源电极443和漏电极442的外部形成的沟道CH的宽度的和W1+W2+W3，沟道在一个凹凸单元441′中的宽度Wl/n′是沿着源电极443′和漏电极442′的外部形成的沟道CH的宽度的和W1′+W2′+W3′。即，一个凹凸单元441的沟道CH的宽度(Wl/n＝W1+W2+W3)乘以凹凸单元441的数目为沟道CH的宽度(W＝Wl/n×n)，一个凹凸单元441′的沟道CH的宽度(Wl/n′＝W1′+W2′+W3′)乘以凹凸单元441′的数目为沟道CH的宽度(W′＝Wl/n′×n)。
在如第一和第二下拉薄膜晶体管的包括多个凹凸单元441、441′的薄膜晶体管中，薄膜晶体管的沟道的宽度与长度的比(W/L)是影响薄膜晶体管的效率的主要因素。
参照图6和图7，在第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14中，薄膜晶体管的沟道CH的宽度W与沟道CH的长度L的比(W/L)可以彼此不同。即，薄膜晶体管的沟道CH的宽度W与长度L的比(W/L)可以彼此相同。但是，当考虑到栅极驱动器400的尺寸时，第二下拉薄膜晶体管T14的比可以是第一下拉薄膜晶体管T2的比的大约0.8至3倍。
如上所述，第二下拉薄膜晶体管T14的沟道CH的宽度与长度的比可以是第一下拉薄膜晶体管T2的沟道CH的宽度与长度的比的大约0.8至3倍，这可以在将栅极信号Gout1提供到第1栅极线G1的第1级中进行限定。即，可以对第1级ST1的第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14的沟道CH的宽度与长度的比进行如上所述的调整，可以将第2级ST2至第n级STn的第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14的沟道CH的宽度与长度的比调整为与上述不同的比。
此外，当下拉单元440将栅极信号Gout(j)下拉至栅极截止电压Voff时，上拉单元430也可以将低电平的时钟信号CKV提供为栅极信号Gout(j)。因此，栅极信号Gout(j)的电压电平迅速降至栅极截止电压Voff。此时，将前一级STj-1的进位信号Cout(j-1)提供到第j级STj的设置端S，使得信号可被施加到上拉单元430。前一级STj-1的进位信号发生器470包括晶体管T15。晶体管T15与预定信号的延迟效应相关，从而延迟效应与低电平的时钟信号CKV被施加到栅极信号Gout(j)的次数相关。
然而，在第1级ST1中，当第一扫描-起始信号STVP被施加到设置端S时，不与延迟效应相关，使得第1栅极线G1的电压没有降至栅极截止电压Voff，液晶面板300会发生漏光。然而，在根据本发明示例性实施例的液晶显示器10中，对第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14以及像素的开口率(aperture ratio)进行调整，从而防止漏光。
在下文中，将参照图8更详细地描述根据本发明示例性实施例的液晶面板300的布局。液晶面板300包括：第一显示面板310，包括形成在其上的像素电极314；第二显示面板320，包括形成在其上的共电极325；液晶层305，设置在第一显示面板310与第二显示面板320之间。
栅极线Gj形成在第一绝缘基底311上，栅极绝缘层312和钝化层313顺序形成在栅极线Gj上。然后，在钝化层313上形成像素电极314，从而形成第一显示面板310。
此外，在第二绝缘基底321上形成防止漏光的黑矩阵322和对光进行转化的滤色器323，且在黑矩阵322和滤色器323上顺序形成保护层324和共电极325，从而形成第二显示面板320。
由形成在第一显示面板310上的像素电极314和形成在第二显示面板320上的共电极325对从第一显示面板310下面提供的光进行控制。透射光的区域为像素区PX。
由第1至第n栅极线G1至Gn以及第1至第m数据线来限定像素区PX，并对像素区PX进行控制。栅极线G1至Gn中的每条可控制沿着列方向设置的像素区。在当前的示例性实施例中，像素线定义为通过每条栅极线G1至Gn被控制为导通或截止的像素。即，第1像素线PX11至PX1m是这样的像素区PX，即，连接到第1栅极线G1，由提供到第1栅极线G1的第一栅极信号Gout(1)控制，并为液晶面板300的第一列的像素区PX。此外，第2至第n像素线PX21至PXnm定义为由第2至第n栅极线G2至Gn控制的像素。
在根据本发明示例性实施例的液晶显示器10中，第1像素线PX11至PX1m的开口率小于第2至第n像素线PX21至PXnm的开口率。具体地讲，第1像素线PX11至PX1m的开口率是第2至第n像素线PX21至PXnm的开口率的大约30％至90％。当像素的每英寸的点数(DPI)小于大约110时，此时，第1像素线PX11至PX1m的开口率是第2至第n像素线PX21至PXnm的开口率的30％至50％。相反，当像素的每英寸的点数(DPI)大于大约110时，第1像素线PX11至PX1m的开口率是第2至第n像素线PX21至PXnm的开口率的大约50％至90％。
根据示例性实施例，由黑矩阵322的开口区和这样的区域，即，控制像素中的液晶层305的像素电极314与共电极325叠置的区域，来限定像素区PX。因此，在根据本发明的一个示例性实施例的液晶显示器10中，为了减小第1像素线PX11至PX1m的开口率，用黑矩阵322来屏蔽像素电极314的一部分。
即，黑矩阵322与像素电极314的一部分叠置，使得像素区PX对所需的光的量进行透射或屏蔽。这样，当黑矩阵322与像素电极314的一部分叠置时，一条像素线的开口率立刻被调整，从而控制辐射的光的亮度。当用栅极驱动器400不能容易地控制一条或多条像素线的亮度时，可以采用上述方式。
此外，由于黑矩阵322是非显示区PA的边界线，所以可以减小第1像素线PX11至PX1m的上部区域。然而，黑矩阵322的形状并不局限于上述形状。根据示例性实施例，如果可以通过使黑矩阵322与像素区叠置来控制像素区的亮度，那么黑矩阵322可以为与像素线交叉的条形。
在下文中，将参照图9更详细地描述根据本发明另一示例性实施例的液晶显示器10。图9是示出根据本发明另一示例性实施例的液晶显示器的剖视图。
根据本发明另一示例性实施例的液晶显示器10是经过修改的实施例，在该实施例中，通过形成在第一显示面板310′上的黑矩阵315来调整第1像素线PX11至PX1m的开口率。
黑矩阵315和滤色器316顺序形成在第一绝缘基底311上，第一钝化层313′形成在黑矩阵315和滤色器316上。黑矩阵315防止漏光，使得从第一显示面板310′的下面提供的光仅可穿过像素区PX被透射。通过黑矩阵315的布局可以调整像素区PX的开口率。即，第1像素线PX11至PX1m的尺寸减小，使得第1像素线PX11至PX1m的开口率小于第2至第n像素线PX21至PXnm的开口率。
此外，根据当前的示例性实施例，栅极线Gj形成在第一钝化层313′上，栅极绝缘层317和第二钝化层318形成在栅极线Gj中。接下来，像素电极314形成在第二钝化层318上，从而形成第一显示面板310′。
如上所述，当黑矩阵315形成在第一显示面板310′上以减小第1像素线PX11至PX1m的开口率时，将开口率精确地调整至期望的条件。即，即使在该过程中发生对准误差，每条像素线PX的开口率也可得到保持。
在下文中，将参照图10和图11更详细地描述根据本发明另一示例性实施例的液晶显示器10。图10是根据本发明另一示例性实施例的液晶显示器10的布局。图11是沿着图10的线XI-XI′截取的剖视图。
在根据本发明另一示例性实施例的液晶显示器10中，可以调整形成在第一显示面板310″上的第1至第n栅极线G1至Gn的间隙，使得对像素电极314′进行调整，并对第1像素线PX11至PX1m的开口率进行调整。
为了将第1像素线PX11至PX1m的尺寸减至小于第2至第n像素线PX21至PXnm的尺寸，可以使非显示区PA与第1栅极线G1之间的间隙形成为小于每条栅极线G2至Gn的间隙。因此，可以减小第1像素线PX11至PX1m的像素电极314′，使得像素电极314′的尺寸最优化，第1像素线PX11至PX1m的像素电极的数据线方向长度的长度小于第2至第n像素线PX21至PXnm的像素电极的数据线方向长度的长度，并可以减小第1像素线PX11至PX1m的开口率。即，如上所述，应当减小第1像素线PX11至PX1m的尺寸，且由栅极线G1至Gn来限定像素区PX，从而如果对每条栅极线G1至Gn和数据线D1至Dm的间隙进行调整，那么就改变了每个像素区的尺寸。因此，根据该实施例的液晶显示器通过调整第1栅极线至第n栅极线(G1至Gn)的间隙来调整第1像素线PX11至PX1m的尺寸。
此外，黑矩阵322′和滤色器323形成在第二绝缘基底321上。这里，与第1像素线PX11至PX1m对应的黑矩阵322′和滤色器323的尺寸形成为适合第1像素线PX11至PX1m的像素电极314′的尺寸。共电极325形成在黑矩阵322′和滤色器323上，从而形成第二显示面板320″。
在下文中，将参照图12更详细地描述根据本发明另一示例性实施例的液晶显示器10。图12是根据本发明另一示例性实施例的液晶显示器的布局。
根据本发明另一示例性实施例的液晶显示器10包括栅极驱动器400，其中，栅极驱动器400具有第1至第n级ST1至STn。第1级ST1的第一下拉薄膜晶体管T2(1)可以大于第2至第n级ST2至STn的第一下拉薄膜晶体管T2(2)至T2(n)，使得第1像素线PX11至PX1m的电压电平快速下降。因此，虽然没有对第1像素线PX11至PX1m的开口率进行调整，但是也提高了亮度质量。在当前的示例性实施例中，第1级ST1的第一下拉薄膜晶体管T2(1)的沟道的宽度与长度的比是第2至第n级ST2至STn的第一下拉薄膜晶体管T2(2)至T2(n)中的每个的沟道的宽度与长度的比的大约2倍至5倍。此外，第1级ST1的第二下拉薄膜晶体管T14(1)的沟道的宽度与长度的比是第1级ST1的第一下拉薄膜晶体管T2(1)的沟道的宽度与长度的比的大约0.8倍至3倍。
为了提高第1级ST1的第一下拉薄膜晶体管T2(1)的沟道的宽度与长度的比，可以采用各种方法，诸如增多第1级ST1的凹凸单元(参见图6和图7)或增大每个凹凸单元441和441′的沟道的宽度与长度的比。
虽然已参照本发明的一些示例性实施例示出并描述了本发明，但是本领域普通技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以在此作出形式和细节方面的各种修改。

Claims (17)

1、一种液晶显示器，包括：
液晶面板，包括：
第一显示面板，具有第1至第n栅极线以及与第1至第n栅极线交叉并形成像素的多条数据线，其中，n＞2，
第二显示面板，被设置为面对第一显示面板，电连接到第1栅极线的第1像素线的开口率小于分别电连接到第2至第n栅极线的第2至第n像素线的开口率；
栅极驱动器，包括使每条栅极线的电压降至低电平的第一下拉薄膜晶体管和第二下拉薄膜晶体管，第一下拉薄膜晶体管和第二下拉薄膜晶体管分别连接到每条栅极线的始端和末端，
第二下拉薄膜晶体管的沟道的宽度与长度的比是第一下拉薄膜晶体管的沟道的宽度与长度的比的0.8倍至3倍。
2、如权利要求1所述的液晶显示器，其中，栅极驱动器包括第1至第n级，其中，n＞2，第1至第n级分别向第1至第n栅极线提供第1至第n栅极信号，
第1至第n级分别具有第一下拉薄膜晶体管和第二下拉薄膜晶体管，
第1级的第二下拉薄膜晶体管的沟道的宽度与长度的比小于第2至第n级的第二下拉薄膜晶体管的沟道的宽度与长度的比。
3、如权利要求2所述的液晶显示器，其中，第1级的第一下拉薄膜晶体管大于第2至第n级的第一下拉薄膜晶体管，使得第1像素线的电压电平快速下降。
4、如权利要求1所述的液晶显示器，其中，第一显示面板还包括黑矩阵，其中，所述黑矩阵与第1像素线的叠置比与第2至第n像素线的叠置多。
5、如权利要求3所述的液晶显示器，其中，黑矩阵包括与第1像素线交叉的条形。
6、如权利要求1所述的液晶显示器，其中，第二显示面板还包括黑矩阵，其中，所述黑矩阵与第1像素线的叠置比与第2至第n像素线的叠置多。
7、如权利要求1所述的液晶显示器，其中，第1像素线的像素小于第2至第n像素线的像素。
8、如权利要求5所述的液晶显示器，其中，液晶面板的非显示区与第1栅极线之间的间隙形成为小于第2至第n栅极线的每条的间隙，使得第1像素线的尺寸小于第2至第n像素线的尺寸。
9、如权利要求5所述的液晶显示器，其中，第1像素线的像素电极小于第2至第n像素线的像素电极。
10、如权利要求6所述的液晶显示器，其中，第1像素线的像素电极的数据线方向长度的长度小于第2至第n像素线的像素电极的数据线方向长度的长度。
11、如权利要求1所述的液晶显示器，其中，第1像素线的开口率是第2至第n像素线的开口率的30％至90％。
12、如权利要求8所述的液晶显示器，其中，当像素的每英寸的点数小于110时，第1像素线的开口率是第2至第n像素线的开口率的30％至50％。
13、如权利要求8所述的液晶显示器，其中，当像素的每英寸的点数大于110时，第1像素线的开口率是第2至第n像素线的开口率的50％至90％。
14、一种液晶显示器，包括：
液晶面板，包括：
第一显示面板，包括第1至第n栅极线以及与第1至第n栅极线交叉并形成像素的多条数据线，其中，n＞2，
第二显示面板，被设置为面对第一显示面板；
栅极驱动器，包括第1至第n级，其中，第1至第n级分别向第1至第n栅极线提供第1至第n栅极信号，其中，n＞2，第1至第n级分别包括使第1至第n栅极线的电压降至低电平的第一下拉薄膜晶体管和第二下拉薄膜晶体管，每个第一下拉薄膜晶体管连接到第1至第n栅极线的始端，每个第二下拉薄膜晶体管连接到第1至第n栅极线的末端，
第1级的第一下拉薄膜晶体管的沟道的宽度与长度的比是第2至第n级的每个第一下拉薄膜晶体管的沟道的宽度与长度的比的2倍至5倍。
15、如权利要求11所述的液晶显示器，其中，第1级的第二下拉薄膜晶体管的沟道的宽度与长度的比是第1级的第一下拉薄膜晶体管的沟道的宽度与长度的比的0.8倍至3倍。
16、如权利要求11所述的液晶显示器，其中，液晶面板的非显示区与第1栅极线之间的间隙形成为小于第2至第n栅极线的每条的间隙。
17、如权利要求11所述的液晶显示器，其中，第1级的第一下拉薄膜晶体管大于第2至第n级的第一下拉薄膜晶体管。
CN2008101358348A 2007-07-16 2008-07-15 液晶显示器 Active CN101350182B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070071209A KR101329791B1 (ko) 2007-07-16 2007-07-16 액정 표시 장치
KR10-2007-0071209 2007-07-16
KR1020070071209 2007-07-16

Publications (2)

Publication Number Publication Date
CN101350182A true CN101350182A (zh) 2009-01-21
CN101350182B CN101350182B (zh) 2012-07-18

Family

ID=40264552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101358348A Active CN101350182B (zh) 2007-07-16 2008-07-15 液晶显示器

Country Status (3)

Country Link
US (1) US7804553B2 (zh)
KR (1) KR101329791B1 (zh)
CN (1) CN101350182B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107274839A (zh) * 2016-03-31 2017-10-20 三星显示有限公司 扫描驱动器
CN109427294A (zh) * 2017-08-30 2019-03-05 乐金显示有限公司 有机发光二极管显示装置
CN114464120A (zh) * 2020-11-10 2022-05-10 群创光电股份有限公司 电子装置及扫描驱动电路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329791B1 (ko) * 2007-07-16 2013-11-15 삼성디스플레이 주식회사 액정 표시 장치
KR101752640B1 (ko) * 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US20120162121A1 (en) * 2010-12-22 2012-06-28 Shih Chang Chang Slew rate and shunting control separation
KR101747969B1 (ko) 2010-12-28 2017-06-15 엘지디스플레이 주식회사 액정표시장치
US9319036B2 (en) 2011-05-20 2016-04-19 Apple Inc. Gate signal adjustment circuit
US20150220996A1 (en) * 2014-01-31 2015-08-06 Venkata S.J.R. Bhamidipati Systems and methods for viral promotion of content
KR102250309B1 (ko) * 2014-10-13 2021-05-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102386847B1 (ko) * 2015-01-15 2022-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
CN104952409B (zh) * 2015-07-07 2018-12-28 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
KR102489594B1 (ko) * 2016-07-29 2023-01-18 엘지디스플레이 주식회사 협 베젤을 갖는 표시장치
KR102562947B1 (ko) * 2016-10-07 2023-08-04 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
KR102376490B1 (ko) * 2017-03-29 2022-03-18 삼성디스플레이 주식회사 표시 장치
CN108257568B (zh) * 2018-02-01 2020-06-12 京东方科技集团股份有限公司 移位寄存器、栅极集成驱动电路、显示面板及显示装置
CN110068970B (zh) * 2019-04-18 2020-09-11 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
KR100853720B1 (ko) * 2002-06-15 2008-08-25 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
KR101057891B1 (ko) * 2004-05-31 2011-08-19 엘지디스플레이 주식회사 쉬프트 레지스터
US7639226B2 (en) * 2004-05-31 2009-12-29 Lg Display Co., Ltd. Liquid crystal display panel with built-in driving circuit
KR100658619B1 (ko) * 2004-10-08 2006-12-15 삼성에스디아이 주식회사 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
CN100545714C (zh) * 2005-07-05 2009-09-30 中华映管股份有限公司 彩色滤光基板及其制造方法
KR101320020B1 (ko) * 2005-07-09 2013-10-29 삼성디스플레이 주식회사 액정 표시 장치
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
KR20070050641A (ko) * 2005-11-11 2007-05-16 삼성전자주식회사 액정표시장치 및 이의 제조방법
KR101261604B1 (ko) * 2006-07-06 2013-05-06 삼성디스플레이 주식회사 양면 표시 장치
TWI360094B (en) * 2007-04-25 2012-03-11 Wintek Corp Shift register and liquid crystal display
KR101329791B1 (ko) * 2007-07-16 2013-11-15 삼성디스플레이 주식회사 액정 표시 장치
US9129576B2 (en) * 2008-05-06 2015-09-08 Himax Technologies Limited Gate driving waveform control

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107274839A (zh) * 2016-03-31 2017-10-20 三星显示有限公司 扫描驱动器
CN107274839B (zh) * 2016-03-31 2022-04-26 三星显示有限公司 扫描驱动器
CN109427294A (zh) * 2017-08-30 2019-03-05 乐金显示有限公司 有机发光二极管显示装置
CN109427294B (zh) * 2017-08-30 2021-08-03 乐金显示有限公司 有机发光二极管显示装置
CN114464120A (zh) * 2020-11-10 2022-05-10 群创光电股份有限公司 电子装置及扫描驱动电路

Also Published As

Publication number Publication date
US20090021662A1 (en) 2009-01-22
CN101350182B (zh) 2012-07-18
KR101329791B1 (ko) 2013-11-15
KR20090007958A (ko) 2009-01-21
US7804553B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
CN101350182B (zh) 液晶显示器
CN101650506B (zh) 栅极驱动电路
CN101639598B (zh) 显示装置
CN103578433B (zh) 一种栅极驱动电路、方法及液晶显示器
US8400390B2 (en) Gate driving device and liquid crystal display having the same
CN101202026B (zh) 液晶显示装置
CN100403385C (zh) 移位寄存器及应用移位寄存器的液晶显示器
CN101246672B (zh) 显示设备的驱动装置和包括驱动装置的显示设备
US7310402B2 (en) Gate line drivers for active matrix displays
US20100085348A1 (en) Display device and method of driving the same
CN101432793B (zh) 有源矩阵基片和配备该基片的显示装置
CN102810303B (zh) 显示装置
CN1725287B (zh) 移位寄存器、具有其的显示设备和驱动其的方法
CN100520509C (zh) 液晶显示器件及其驱动方法
US10186198B2 (en) Gate driving circuit
CN102110424B (zh) 液晶显示装置
KR20080099534A (ko) 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법
CN104680989A (zh) 显示装置
US20090021502A1 (en) Display device and method for driving the same
US20160203783A1 (en) Gate driving circuit
CN109461411A (zh) 栅极驱动电路及显示面板
CN109300445A (zh) 阵列基板行驱动电路及显示装置
CN100383618C (zh) 具有内置驱动电路的液晶显示板
CN105788553A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN101645249B (zh) 液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121219

Address after: South Korea Gyeonggi Do Yongin

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung Electronics Co., Ltd.