CN102036484B - 电路板排版方法、装置及电路板模板 - Google Patents
电路板排版方法、装置及电路板模板 Download PDFInfo
- Publication number
- CN102036484B CN102036484B CN 201010504103 CN201010504103A CN102036484B CN 102036484 B CN102036484 B CN 102036484B CN 201010504103 CN201010504103 CN 201010504103 CN 201010504103 A CN201010504103 A CN 201010504103A CN 102036484 B CN102036484 B CN 102036484B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- available
- span
- distance
- composing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000000463 material Substances 0.000 claims description 103
- 239000000203 mixture Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 102220124522 rs746215581 Human genes 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明实施例涉及集成电路领域技术,特别涉及一种电路板排版方法、装置及电路板模板,通过获取电路板的各个边在板材整体上的最佳组合,使板材上排列最多的电路板,从而提高板材的利用率和电路板的生产效率,该方法包括:在由沿板材短边的横向可用排版距离和沿板材长边的纵向可用排版距离限定的可用排版区域内,根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积与所述可用排版区域的面积之比不小于所述预定排版利用率的排版方式进行电路板排版;或者在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积或总个数最大的排版方式进行电路板排版。
Description
技术领域
本发明涉及集成电路领域技术,特别涉及一种电路板排版方法、装置及电路板模板。
背景技术
电路板被广泛应用于航空航天、计算机网络、邮电通讯、自动化、家用电器等领域,在批量生产电路板时,需要将电路板模板排布在板材上,最后分别将各块电路板冲裁下来。现有技术中,进行排版的过程如下:固定板材后,预留出最小排版的留边量;按照客户设定的横向尺寸和横向最小间距,获得板材横向可以排出的数目;按照客户设定的纵向尺寸和纵向最小间距,获得板材纵向可以排出的数目。使用现有技术进行排版时,板材的空域比较大,这样导致板材的利用率和电路板的生产效率较低。
发明内容
本发明实施例提供了一种电路板排版方法、装置及电路板模板,可以使板材上排列最多的电路板,从而提高板材的利用率和电路板的生产效率。
本发明实施例提供了一种电路板排版方法,该方法包括:
在由沿板材短边的横向可用排版距离和沿板材长边的纵向可用排版距离限定的可用排版区域内,获取电路板的长跨距和短跨距分别在所述横向可用排版距离内的最大横向排列数目以及分别在所述纵向可用排版距离内的最大纵向排列数目,所述短跨距为所述电路板外接矩形框的框宽,所述长跨距为所述电路板外接矩形框的框长;
获取所述电路板的长跨距和短跨距分别在所述横向可用排版距离内的备选排列数目或分别在所述纵向可用排版距离内的备选排列数目,所述电路板的长跨距和短跨距的备选排列数目不大于所述电路板的长跨距和短跨距的最大排列数目;
所述方法还包括:
如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最大面积与所述可用排版区域的面积之比小于预定排版利用率,或者
如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最小空余面积与所述可用排版区域的面积之比大于1%,或者
如果所述纵向可用排版距离与所述长跨距的比值的余数大于1/4和/或所述纵向可用排版距离与所述短跨距的比值的余数大于1/4,
则:
在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积与所述可用排版区域的面积之比不小于所述预定排版利用率的排版方式进行电路板排版;或者
在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积或总个数最大的排版方式进行电路板排版。
较佳的,所述获取电路板的长跨距和短跨距分别在所述横向可用排版距离内的最大横向排列数目以及分别在所述纵向可用排版距离内的最大纵向排列数目,包括:
根据所述电路板的长跨距、短跨距、相邻电路板的横向间距和横向可用排版距离,分别获取所述电路板的长跨距和短跨距在所述横向可用排版距离内的最大横向排列数目;
根据所述电路板的长跨距、短跨距、相邻电路板的纵向间距和纵向可用排版距离,分别获取所述电路板的长跨距和短跨距在所述纵向可用排版距离内的最大纵向排列数目。
较佳的,所述获取电路板的长跨距和短跨距分别在所述横向可用排版距离内的最大横向排列数目以及分别在所述纵向可用排版距离内的最大纵向排列数目,包括:
矩形板材的横向可用排版距离为L1,纵向可用排版距离为L2,相邻电路板的横向间距为d1,相邻电路板的纵向间距为d2,电路板的短跨距La,长跨距Lb;其中0<La<Lb,0<L1<L2;
根据所述横向可用排版距离、所述电路板的短跨距和所述横向间距,即根据n*La+(n-1)*d1<L1,n为大于0的整数,获取所述电路板的短跨距的最大横向排列数目n1;
根据所述横向可用排版距离、所述电路板的长跨距和所述横向间距,即根据m*Lb+(m-1)*d1<L1,m为大于0的整数,获取所述电路板的长跨距的最大横向排列数目m1;
根据所述纵向可用排版距离、所述电路板的短跨距和所述纵向间距,即根据p*La+(p-1)*d2<L2,p为大于0的整数,获取所述电路板的短跨距的最大纵向排列数目p1;
根据所述纵向可用排版距离、所述电路板的长跨距和所述纵向间距,即根据q*Lb+(q-1)*d2<L2,q为大于0的整数,获取所述电路板的长跨距的最大纵向排列数目q1。
较佳的,所述获取所述电路板的长跨距和短跨距分别在所述横向可用排版距离内的备选排列数目或分别在所述纵向可用排版距离内的备选排列数目,包括:
在0至n1中选取所述电路板的短跨距的横向备选排列数目n2,在0至m1中选取所述电路板的长跨距的横向备选排列数目m2,并满足:n2*La+m2*Lb+(n2+m2-1)*d1<L1;或者
在0至p1中选取所述电路板的短跨距的纵向备选排列数目p2,在0至q1中选取所述电路板的长跨距的纵向备选排列数目q2,并满足:p2*La+q2*Lb+(p2+q2-1)*d2<L2。
较佳的,在电路板排版时,同一行的所述电路板的取向相同,和/或同一列的所述电路板的取向相同。
较佳的,所述在根据所述各备选排列数目确定的电路板不同取向排列的排版方式中,选取使得所述电路板的总面积与所述可用排版区域的面积之比不小于所述预定排版利用率的排版方式进行电路板排版,包括:
获取根据所述各备选排列数目确定的不同取向排列的电路板的总面积,将所述总面积与可用排版区域的面积之比与预定排版利用率进行比较;选取不小于所述预定排版利用率的备选排列数目确定的排版方式进行电路板排版。
较佳的,所述电路板的形状为矩形。
较佳的,所述获取根据所述各备选排列数目确定的不同取向排列的电路板的总面积,包括:获取按不同取向排列的电路板的总面积S=(q1*n2+p1*m2)*(La*Lb)或者S=(m1*p2+n1*q2)*(La*Lb)。
本发明实施例提供了一种电路板排版装置,包括:
获取单元,用于在由沿板材短边的横向可用排版距离和沿板材长边的纵向可用排版距离限定的可用排版区域内,获取电路板的长跨距和短跨距分别在所述横向可用排版距离内的最大横向排列数目以及分别在所述纵向可用排版距离内的最大纵向排列数目,所述短跨距为所述电路板外接矩形框的框宽,所述长跨距为所述电路板外接矩形框的框长;
处理单元,用于获取所述电路板的长跨距和短跨距分别在所述横向可用排版距离内的备选排列数目或分别在所述纵向可用排版距离内的备选排列数目,所述电路板的长跨距和短跨距的备选排列数目不大于所述电路板的长跨距和短跨距的最大排列数目;
排列单元,用于:
如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最大面积与所述可用排版区域的面积之比小于预定排版利用率,或者
如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最小空余面积与所述可用排版区域的面积之比大于1%,或者
如果所述纵向可用排版距离与所述长跨距的比值的余数大于1/4和/或所述纵向可用排版距离与所述短跨距的比值的余数大于1/4,
则:
在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积与所述可用排版区域的面积之比不小于所述预定排版利用率的排版方式进行电路板排版;或者
在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积或总个数最大的排版方式进行电路板排版。
较佳的,所述获取单元包括:
第一获取子单元,用于根据所述横向可用排版距离、所述电路板的短跨距和所述横向间距,获取所述电路板的短跨距的最大横向排列数目;
第二获取子单元,用于根据所述横向可用排版距离、所述电路板的长跨距和所述横向间距,获取所述电路板的长跨距的最大横向排列数目;
第三获取子单元,用于根据所述纵向可用排版距离、所述电路板的短跨距和所述纵向间距,获取所述电路板的短跨距的最大纵向排列数目;
第四获取子单元,用于根据所述纵向可用排版距离、所述电路板的长跨距和所述纵向间距,获取所述电路板的长跨距的最大纵向排列数目。
较佳的,所述排列单元还用于:获取根据所述各备选排列数目确定的不同取向排列的电路板的总面积,将所述总面积与可用排版区域的面积之比与预定排版利用率进行比较;选取不小于所述预定排版利用率的备选排列数目确定的排版方式进行电路板排版。
本发明实施例提供了一种电路板模板,使用本发明实施例提供的方法获得。
本发明实施例提供的电路板排版方法、装置及电路板模板,用于在由沿板材短边的横向可用排版距离和沿板材长边的纵向可用排版距离限定的可用排版区域内,获取电路板的长跨距和短跨距分别在横向可用排版距离内的最大横向排列数目以及分别在纵向可用排版距离内的最大纵向排列数目,短跨距为电路板外接矩形框的框宽,长跨距为电路板外接矩形框的框长;获取电路板的长跨距和短跨距分别在横向可用排版距离内的备选排列数目或分别在纵向可用排版距离内的备选排列数目,电路板的长跨距和短跨距的备选排列数目不大于电路板的长跨距和短跨距的最大排列数目;该方法还包括:如果可用排版区域内所有电路板按照同一取向排列能够获得的最大面积与可用排版区域的面积之比小于预定排版利用率,或者如果可用排版区域内所有电路板按照同一取向排列能够获得的最小空余面积与可用排版区域的面积之比大于1%,或者如果纵向可用排版距离与长跨距的比值的余数大于1/4和/或纵向可用排版距离与短跨距的比值的余数大于1/4,则在根据各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积与所述可用排版区域的面积之比不小于预定排版利用率的排版方式进行电路板排版;或者在根据各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得电路板的总面积或总个数最大的排版方式进行电路板排版。本发明实施例提供的电路板排版方法、装置及电路板模板,通过获取电路板的各个边在板材整体上的最佳组合,使板材上排列最多的电路板,从而提高板材的利用率和电路板的生产效率。
附图说明
图1为本发明实施例中电路板排版方法流程示意图;
图2为本发明实施例中确定短边和长边的示意图;
图3为本发明实施例中电路板排版方法流程示意图;
图4为使用现有技术排版获得的排版结果示意图;
图5为使用本发明实施例提供的方法获得的排版结果示意图;
图6为本发明实施例中电路板排版方法流程示意图;
图7为本发明另一实施例中电路板排版方法流程示意图;
图8为本发明另一实施例中电路板排版装置的结构示意图。
具体实施方式
下面结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。
为了在板材上排列最多的电路板,从而提高板材的利用率和电路板的生产效率,本发明实施例提供了一种电路板排版方法,如图1所示,该方法包括以下步骤:
步骤101、在由沿板材短边的横向可用排版距离和沿板材长边的纵向可用排版距离限定的可用排版区域内,获取电路板的长跨距和短跨距分别在横向可用排版距离内的最大横向排列数目以及分别在纵向可用排版距离内的最大纵向排列数目;其中,该短跨距为电路板外接矩形框的框宽,长跨距为电路板外接矩形框的框长;
具体的,将板材短边设为横向,长边设为纵向。由于使用板材制作电路板时,需要沿板材的四边,在板材上留有一定宽度,所以将板材短边的长度减去横向的总留边长度即为横向可用排版距离;同理,将板材长边的长度减去纵向的总留边长度即为纵向可用排版距离。然后,根据横向可用排版距离、电路板的长跨距和相邻电路板的横向间距,获取电路板的长跨距的最大横向排列数目;根据横向可用排版距离、电路板的短跨距和相邻电路板的横向间距,获取电路板的短跨距的最大横向排列数目;根据纵向可用排版距离、电路板的长跨距和相邻电路板的纵向间距,获取电路板的长跨距的最大纵向排列数目;根据纵向可用排版距离、电路板的短跨距和相邻电路板的纵向间距,获取电路板的短跨距的最大纵向排列数目。
如图2所示,电路板外接矩形框为可以将电路板框在内部的最小矩形框体,该电路板的短跨距为电路板外接矩形框的框宽,长跨距为电路板外接矩形框的框长。
在本发明的优选实施例中,电路板可为矩形。不过,在本发明的其它实施例中,电路板的形状可以为非矩形形状,例如:多边形(例如梯形)、“凸”形、“凹”形、椭圆形或其他任意形状。
步骤102、获取电路板的长跨距和短跨距分别在横向可用排版距离内的备选排列数目或分别在纵向可用排版距离内的备选排列数目,其中,该电路板长跨距和短跨距的备选排列数目不大于电路板长跨距和短跨距的最大排列数目;
具体的,在零至电路板长跨距的最大横向排列数目中选取一个整数作为电路板的长跨距的横向备选排列数目1,并在零至电路板短跨距的最大横向排列数目中选取一个整数作为电路板的短跨距的横向备选排列数目2,然后将横向备选排列数目1和横向备选排列数目2作为一个组合;或者在零至电路板长跨距的最大纵向排列数目中选取一个整数作为电路板的长跨距的纵向备选排列数目3,并在零至电路板短跨距的最大纵向排列数目中选取一个整数作为电路板的短跨距的纵向备选排列数目4,然后将备选排列数目3和备选排列数目4作为一个组合。
步骤103、如果可用排版区域内所有电路板按照同一取向排列能够获得的最大面积与可用排版区域的面积之比小于预定排版利用率,或者如果可用排版区域内所有电路板按照同一取向排列能够获得的最小空余面积与可用排版区域的面积之比大于1%,或者如果纵向可用排版距离与长跨距的比值的余数大于1/4和/或纵向可用排版距离与短跨距的比值的余数大于1/4,则:
在根据各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得电路板的总面积与可用排版区域的面积之比不小于预定排版利用率的排版方式进行电路板排版;或者在根据各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得电路板的总面积或总个数最大的排版方式进行电路板排版。
按照现有技术,将电路板按照同一取向排列在板材的可用排版区域内。若通过现有技术获取的电路板总面积与可用排版区域的面积之比小于预定排版利用率,则说明使用现有技术不能满足要求。
在这种情况下,可选取本发明实施例提供的使得电路板的总面积与可用排版区域的面积之比不小于预定排版利用率的排版方式进行电路板排版,其中,每一行的电路板沿板材横向的长跨距或短跨距总和小于板材的横向可用排版距离,每一列的电路板沿板材纵向的长跨距或短跨距总和小于板材的纵向可用排版距离,优选地每一行或每一列的电路板取向相同;或者,可以直接在根据各备选排列数目确定的电路板不同取向排列的排版方式中,选取使得电路板的总面积或总个数最大的排版方式进行电路板排版。由于板材利用率等于排版后电路板总面积与可用排版区域的面积之比乘以百分之百,因此该使得电路板总面积最大的备选排列数目的组合,也是板材利用率最大的排版组合,同时也是电路板的生产效率最高的排版组合。
当板材上每块电路板的尺寸都相同时,板材可用排版区域内的电路板总数越多,则电路板的总面积越大,两者呈正比例关系。也就是说,可以通过选取使得电路板总个数最大的排版方式进行电路板排版,这与使用总面积作为参数的方式是一致的。
在判断排版方式是否满足要求时,不仅可以通过电路板总面积与可用排版区域的面积之比判断,还可以通过可用电路板排版之后的排版区域内的空余面积判断,空余面积越大排版利用率越小。在一个实施例中,在可用排版区域内所有电路板根据现有技术按照同一取向排列(例如沿板材横向或纵向排列)而获得同一取向排列最大面积时,可用排版区域内的同一取向排列空余区域(例如在电路板周边)的面积越大,则使用本发明提供的以不同取向排列电路板的方法改进现有技术的效果越显著。在优选实施例中,当同一取向排列空余区域面积占可用排版区域面积1%以上(优选地为3%以上,更优选地为5%以上)时,可使用本发明提供的以不同取向排列电路板的方法改进现有技术。
还可以通过板材可用排版区域内的横向可用排版距离与纵向可用排版距离与电路板的长跨距或短跨距的比值判断,例如,当纵向可用排版距离与电路板的长跨距的比值的余数大于1/4(优选地大于1/2),和/或纵向可用排版距离与电路板的短跨距的比值的余数大于1/4(优选地大于1/2),可使用本发明提供的以不同取向排列电路板的方法改进现有技术。
从以上的描述中,可以看出本发明实施例提供的方法,通过获取电路板的各个边在板材整体上的最佳组合,使板材上排列最多的电路板,从而提高板材的利用率和电路板的生产效率。
较佳的,假设板材的形状为矩形,矩形板材的短边为横向,长边为纵向,横向可用排版距离为L1,纵向可用排版距离为L2,相邻电路板的横向间距为d1,相邻电路板的纵向间距为d2,其中,L1为短边长度减去横向总最小留边长度,L2为长边长度减去纵向总最小留边长度为;电路板的形状也为矩形,矩形电路板的短跨距La,长跨距Lb;其中0<La<Lb<无穷,0<L1<L2<无穷。如果可用排版区域内所有电路板按照同一取向排列能够获得的最小空余面积与可用排版区域的面积之比大于1%,或者如果纵向可用排版距离与长跨距的比值的余数大于1/4和/或纵向可用排版距离与所述短跨距的比值的余数大于1/4,则可以使用本发明实施例提供的方法进行电路板排版,如图3所示,可以执行以下步骤:
步骤301、根据横向可用排版距离、电路板的短跨距和横向间距,获取电路板的短跨距的最大横向排列数目;具体的,根据n*La+(n-1)*d1<L1,n为大于0的整数,获取矩形电路板短边沿矩形板材横向的最大横向排列数目n1;
步骤302、根据横向可用排版距离、电路板的长跨距和横向间距,获取电路板的长跨距的最大横向排列数目;具体的,根据m*Lb+(m-1)*d1<L1,m为大于0的整数,获取矩形电路板长跨距沿矩形板材横向的最大横向排列数目m1;
步骤303、根据纵向可用排版距离、电路板的短跨距和纵向间距,获取电路板的短跨距的最大纵向排列数目;具体的,根据p*La+(p-1)*d2<L2,p为大于0的整数,获取矩形电路板短跨距沿矩形板材纵向的最大纵向排列数目p1;
步骤304、根据纵向可用排版距离、电路板的长跨距和纵向间距,获取电路板的长跨距的最大纵向排列数目;具体的,根据q*Lb+(q-1)*d2<L2,q为大于0的整数,获取矩形电路板长跨距沿矩形板材纵向的最大纵向排列数目q1;
步骤305、获取电路板长跨距和短跨距分别在板材横向的备选排列数目或分别在板材纵向的备选排列数目;具体的,在0至n1中选取电路板的短跨距的横向备选排列数目n2,0至m1中选取电路板的长跨距的横向备选排列数目m2,将n2和m2作为组合,并满足:n2*La+m2*Lb+(n2+m2-1)*d1<L1;或者在0至p1中选取电路板的短跨距的纵向备选排列数目p2,0至q1中选取电路板的长跨距的纵向备选排列数目q2,将p2和q2作为组合,并满足:p2*La+q2*Lb+(p2+q2-1)*d2<L2。
步骤306、在根据各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得电路板的总面积与可用排版区域的面积之比不小于预定排版利用率的排版方式进行电路板排版;优选地,获取根据各备选排列数目确定的不同取向排列的电路板的总面积,将总面积与可用排版区域的面积之比与预定排版利用率进行比较;选取不小于预定排版利用率的备选排列数目确定的排版方式进行电路板排版。当然也可以获取板材上排列的电路板的总面积,选取面积最大的多个电路板对应的备选排列数目作为排版方式,按照排版方式获得的面积S<可用排版区域的面积L1*L2;或者选取总个数最多的多个电路板对应的备选排列数目作为排版方式。其中,获取板材上排列的电路板的总面积S=(q1*n2+p1*m2)*(La*Lb)或者S=(m1*p2+n1*q2)*(La*Lb)。由于板材利用率等于排版后电路板总面积与板材使用面积之比乘以百分之百,因此该使得电路板总面积最大的备选排列数目的组合,或者总个数最多的备选排列数目的组合,也是板材利用率最大的排版组合,同时也是电路板的生产效率最高的排版组合。当板材上每块电路板的尺寸都相同时,板材可用排版区域内的电路板总数越多,则电路板的总面积越大,两者呈正比例关系。也就是说,可以通过选取使得电路板总个数最大的排版方式进行电路板排版,这与使用总面积作为参数的方式是一致的。
下面使用具体数字说明使用本发明实施例提供的方法可以提高板材的利用率及电路板的生产效率。假设板材的短边LA=20″(英寸),长边LB=24″,横向间距为d1=0.1″,纵向间距为d2=0.1″,横向最小留边长度为a=0.45″,纵向最小留边长度为b=0.45″,矩形电路板的短边La=4.622″,长边Lb=6.276″,使用现有技术的方法得到的排版结果如图4所示,由LA与La获取横向排列数目为4,由LB与Lb获取纵向排列数目为3,则使用现有技术该板材可以制作成12个电路板,板材利用率为73%。使用本发明实施例提供的方法得到的排版结果如图5所示,具体过程如图6所示,可以包括以下步骤:
步骤601、获取板材的横向可用排版距离和纵向可用排版距离,即L1=LA-2a=20-2*0.45=19.1英寸;L2=LB-2b=24-2*0.45=23.1英寸;
步骤602、根据横向可用排版距离、纵向可用排版距离和电路板的短跨距以及横向间距、纵向间距,分别获取电路板的短跨距沿板材横向及纵向的最大横向排列数目;根据n*La+(n-1)*d1<L1,n为大于0的整数,即n*4.622+(n-1)*0.1<19.1,n为大于0的整数,获取电路板的短跨距沿板材的短边排列的最大横向排列数目n1为4;根据p*La+(p-1)*d2<L2,p为大于0的整数,即n*4.622+(n-1)*0.1<23.1,获取电路板的短跨距沿板材的长边排列的最大纵向排列数目p1为4;
步骤603、根据横向可用排版距离、纵向可用排版距离和电路板的长跨距以及横向间距、纵向间距,分别获取电路板的长跨距沿板材横向及纵向的最大横向排列数目;根据m*Lb+(m-1)*d1<L1,m为大于0的整数,即m*6.276+(m-1)*0.1<19.1,m为大于0的整数,获取电路板的长跨距沿板材的短边排列的最大横向排列数目m1为3;根据q*Lb+(q-1)*d2<L2,q为大于0的整数,即q*6.276+(q-1)*0.1<23.1,q为大于0的整数,获取矩形电路板长跨距沿矩形板材的长边排列的最大纵向排列数目q1为3;
步骤604、获取电路板长跨距和短跨距在板材纵向的备选排列数目,即在0至p1=3中选取备选排列数目p2=0、1、2、3,在0至q 1=3中选取备选排列数目q2=0、1、2、3,将p2和q2作为组合(0,1)、(0,2)、(0,3)、(1,0)、(1,1)、(1,2)、(1,3)、(2,0)、(2,1)、(2,2)、(2,3)、(3,0)、(3,1)、(3,2)、(3,3),其中,组合应满足:p2*La+q2*Lb+(p2+q2-1)*d2<L2,则满足约束条件的组合为(0,1)、(0,2)、(0,3)、(1,0)、(1,1)、(1,2)、(2,0)、(2,1)、(2,2)、(3,0);
步骤605、根据备选排列数目,在板材的可用排版区域内上排列总面积最大多个电路板;具体的,获取每个组合得到的面积,在获取的面积小于板材使用面积的组合中选取面积最大的多个电路板对应的备选排列数目作为排版方式,排版组合的面积S<板材使用面积L1*L2=441.21平方英寸。其中,获取每个组合得到的面积包括:根据面积S=(m1*p2+n1*q2)*(La*Lb)获取面积最大的组合。组合(0,1)对应的面积S1=116.03平方英寸,组合(0,2)对应的面积S2=232.06平方英寸,组合(0,3)对应的面积S3=348.09平方英寸,组合(1,0)对应的面积S4=87.02平方英寸,组合(1,1)对应的面积S5=203平方英寸,组合(1,2)对应的面积S6=319平方英寸,组合(2,0)对应的面积S7=174平方英寸,组合(2,1)对应的面积S8=290平方英寸,组合(2,2)对应的面积S9=406平方英寸,组合(3,0)对应的面积S10=261平方英寸;通过比较可知组合(2,2)对应的面积S9的值最大,因此选择组合(2,2)为排版组合,即在板材长边排列2个电路板短边和2个电路板长边,即获取图4的排版结果。使用本发明实施例提供的方法,该板材可以制作成14个电路板,板材利用率为85%。
较佳的,图6所示的步骤为获取板材纵向的排版组合,若获取板材横向的排版组合时,在步骤605中使用S=(m1*p2+n1*q2)*(La*Lb)获取面积最大的组合。当然,也可以选择总个数最多的多个电路板对应的备选排列数目作为排版方式。
从以上的描述中,可以看出本发明实施例提供的方法,通过获取电路板的各个边在板材上的最佳组合,使板材上排列最多的电路板,从而提高板材的利用率和电路板的生产效率。
较佳的,假设板材的形状为矩形,矩形板材的横向可用排版距离为L1,纵向可用排版距离为L2,相邻电路板之间的横向间距为d1,相邻电路板之间的纵向间距为d2;电路板的形状为椭圆形,电路板的短跨距为短轴长度La,长跨距为长轴长度Lb;其中0<La<Lb<无穷,0<L1<L2<无穷。使用本发明实施例提供的方法进行电路板排版时,如图7所示,可以执行以下步骤:
步骤701、根据横向可用排版距离、电路板的短轴长度和横向间距,获取电路板的短轴的最大横向排列数目;具体的,根据n*La+(n-1)*d1<L1,n为大于0的整数,获取椭圆形电路板短轴沿矩形板材横向的最大横向排列数目n1;
步骤702、根据横向可用排版距离、电路板的长轴长度和横向间距,获取电路板的长轴的最大横向排列数目;具体的,根据m*Lb+(m-1)*d1<L1,m为大于0的整数,获取椭圆形电路板长轴沿矩形板材横向的最大横向排列数目m1;
步骤703、根据纵向可用排版距离、电路板的短轴长度和纵向间距,获取电路板的短轴的最大纵向排列数目;具体的,根据p*La+(p-1)*d2<L2,p为大于0的整数,获取椭圆形电路板短轴沿矩形板材纵向的最大纵向排列数目p1;
步骤704、根据纵向可用排版距离、电路板的长轴长度和纵向间距,获取电路板的长轴的最大纵向排列数目;具体的,根据q*Lb+(q-1)*d2<L2,q为大于0的整数,获取椭圆形电路板长轴沿矩形板材纵向的最大纵向排列数目q1;
步骤705、获取电路板长轴和短轴分别在板材横向的备选排列数目或分别在板材纵向的备选排列数目;具体的,在0至n1中选取备选排列数目n2,0至m1中选取备选排列数目m2,将n2和m2作为组合,其中,组合应满足:n2*La+m2*Lb+(n2+m2-1)*d1<L1;或者在0至p1中选取备选排列数目p2,0至q1中选取备选排列数目q2,将p2和q2作为组合,其中,组合应满足:p2*La+q2*Lb+(p2+q2-1)*d2<L2;
步骤706、在根据各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得电路板的总面积或总个数最大的排版方式进行电路板排版;其中,每一行的多个电路板在板材上的横向跨距总和小于板材的横向可用排版距离,每一列的多个电路板在板材上的纵向跨距总和小于板材的纵向可用排版距离,较佳的,每一行或每一列得电路板取向相同;
具体的,获取每个组合得到的面积,在获取的面积小于板材使用面积的组合中选取面积最大的多个电路板对应的备选排列数目作为排版方式,使用该排版方式获得的电路板总面积S<板材使用面积L1*L2。其中,获取每个组合得到的面积包括:根据面积S=(q1*n2+p1*m2)*(La*Lb)或者S=(m1*p2+n1*q2)*(La*Lb)获取面积最大的组合。或者选取总个数最多的多个电路板对应的备选排列数目作为排版方式。当板材上每块电路板的尺寸都相同时,板材可用排版区域内的电路板总数越多,则电路板的总面积越大,两者呈正比例关系。也就是说,可以通过选取使得电路板总个数最大的排版方式进行电路板排版,这与使用总面积作为参数的方式是一致的。
从以上的描述中,可以看出当电路板的形状为多边形或者椭圆形时,同样可以使用本发明实施例提供的方法,获取电路板的各个边在板材上的最佳组合,使板材上排列最多的电路板,从而提高板材的利用率和电路板的生产效率。
而且,使用本发明实施例提供的方法,在选择板材利用率最高的组合时,可以预先设定当组合中同一位置的数目相同时,只选择另一位置数目大的组合计算面积,然后在多个组合中选择获取的面积最大的组合作为排版组合,或者直接计算组合中两个数目之和,直接选择数目之和最大的组合作为排版组合,当然还可以使用达到同样效果的其它方式。当板材的形状为多边形时,可以同样可以使用本发明实施例提供的方法,由于本领域普通技术人员根据本发明实施例提供的方法可以获知如何提高多边形板材的利用率和电路板的生产效率,因此不再赘述。
相应的,本发明实施例还提供了一种电路板排版装置,如图8所示,包括:
获取单元801,用于在由沿板材短边的横向可用排版距离和沿板材长边的纵向可用排版距离限定的可用排版区域内,获取电路板的长跨距和短跨距分别在所述横向可用排版距离内的最大横向排列数目以及分别在所述纵向可用排版距离内的最大纵向排列数目,所述短跨距为所述电路板外接矩形框的框宽,所述长跨距为所述电路板外接矩形框的框长;
处理单元802,用于获取所述电路板的长跨距和短跨距分别在所述横向可用排版距离内的备选排列数目或分别在所述纵向可用排版距离内的备选排列数目,所述电路板的长跨距和短跨距的备选排列数目不大于所述电路板的长跨距和短跨距的最大排列数目;
排列单元803,用于:
如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最大面积与所述可用排版区域的面积之比小于预定排版利用率,或者如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最小空余面积与所述可用排版区域的面积之比大于1%,或者如果所述纵向可用排版距离与所述长跨距的比值的余数大于1/4和/或所述纵向可用排版距离与所述短跨距的比值的余数大于1/4,则:
在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积与所述可用排版区域的面积之比不小于所述预定排版利用率的排版方式进行电路板排版;或者在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积或总个数最大的排版方式进行电路板排版。
具体的,首先,获取单元801根据横向可用排版距离、电路板的长跨距和相邻电路板的横向间距,获取电路板的长跨距的最大横向排列数目;根据横向可用排版距离、电路板的短跨距和相邻电路板的横向间距,获取电路板的短跨距的最大横向排列数目;根据纵向可用排版距离、电路板的长跨距和相邻电路板的纵向间距,获取电路板的长跨距的最大纵向排列数目;根据纵向可用排版距离、电路板的短跨距和相邻电路板的纵向间距,获取电路板的短跨距的最大纵向排列数目。然后,处理单元802在零至电路板长跨距的最大横向排列数目中选取一个整数作为电路板的长跨距的横向备选排列数目1,并在零至电路板短跨距的最大横向排列数目中选取一个整数作为电路板的短跨距的横向备选排列数目2,然后将横向备选排列数目1和横向备选排列数目2作为一个组合;或者在零至电路板长跨距的最大纵向排列数目中选取一个整数作为电路板的长跨距的纵向备选排列数目3,并在零至电路板短跨距的最大纵向排列数目中选取一个整数作为电路板的短跨距的纵向备选排列数目4,然后将备选排列数目3和备选排列数目4作为一个组合。最后,如果可用排版区域内所有电路板按照同一取向排列能够获得的最大面积与可用排版区域的面积之比小于预定排版利用率,或者如果可用排版区域内所有电路板按照同一取向排列能够获得的最小空余面积与可用排版区域的面积之比大于1%,或者如果纵向可用排版距离与长跨距的比值的余数大于1/4和/或纵向可用排版距离与短跨距的比值的余数大于1/4,则排列单元803在根据各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得电路板的总面积与可用排版区域的面积之比不小于预定排版利用率的排版方式进行电路板排版;或者在根据各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得电路板的总面积或总个数最大的排版方式进行电路板排版。
如果按照现有技术,将电路板按照同一取向排列在板材的可用排版区域内,若这种方式获取的电路板总面积与可用排版区域的面积之比小于预定排版利用率,则说明使用现有技术不能满足要求。
在这种情况下,选取使得电路板的总面积与可用排版区域的面积之比不小于预定排版利用率的排版方式进行电路板排版。其中,每一行的电路板沿板材横向的长跨距或短跨距总和小于板材的横向可用排版距离,每一列的电路板沿板材纵向的长跨距或短跨距总和小于板材的纵向可用排版距离,较佳的,每一行或每一列的电路板取向相同,不同行或列的电路板取向不同。或者,可以直接在根据各备选排列数目确定的电路板不同取向排列的排版方式中,选取使得电路板的总面积或总个数最大的排版方式进行电路板排版。当板材上每块电路板的尺寸都相同时,板材可用排版区域内的电路板总数越多,则电路板的总面积越大,两者呈正比例关系。也就是说,可以通过选取使得电路板总个数最大的排版方式进行电路板排版,这与使用总面积作为参数的方式是一致的。
较佳的,由于板材利用率等于排版后电路板总面积与可用排版区域的面积之比乘以百分之百,因此该使得电路板总面积最大的备选排列数目的组合,也是板材利用率最大的排版组合,同时也是电路板的生产效率最高的排版组合。
在判断排版利用率大小时,不仅可以通过电路板总面积与可用排版区域的面积之比判断,还可以通过电路板排版之后可用排版区域内的空余面积判断,空余面积越大排版利用率越小。
还可以通过板材可用排版区域内的横向可用排版距离与纵向可用排版距离与电路板的长跨距或短跨距的比值判断,例如,当纵向可用排版距离与电路板的长跨距的比值的余数大于1/4,同时纵向可用排版距离与电路板的端跨距的比值的余数也大于1/4,则可判断排列该电路板时,应采用不同行或列取向不同的排列方式。
较佳的,获取单元801包括:
第一获取子单元8011,用于根据所述横向可用排版距离、所述电路板的短跨距和所述横向间距,获取所述电路板的短跨距的最大横向排列数目;
第二获取子单元8012,用于根据所述横向可用排版距离、所述电路板的长跨距和所述横向间距,获取所述电路板的长跨距的最大横向排列数目;
第三获取子单元8013,用于根据所述纵向可用排版距离、所述电路板的短跨距和所述纵向间距,获取所述电路板的短跨距的最大纵向排列数目;
第四获取子单元8014,用于根据所述纵向可用排版距离、所述电路板的长跨距和所述纵向间距,获取所述电路板的长跨距的最大纵向排列数目。
较佳的,排列单元803还用于获取根据各备选排列数目确定的不同取向排列的电路板的总面积,将总面积与可用排版区域的面积之比与预定排版利用率进行比较;选取不小于预定排版利用率的备选排列数目确定的排版方式进行电路板排版。逐个获取每个组合得到的面积,通过比较获取面积最大的组合作为排版组合,也可以预先设定当组合中同一位置的数目相同时,只选择另一位置数目大的组合计算面积,然后在多个组合中选择获取的面积最大的组合作为排版组合,或者直接计算组合中两个数目之和,直接选择数目之和最大的组合作为排版组合,当然还可以使用达到同样效果的其它方式。
从以上的描述中,可以看出本发明实施例提供的装置,通过获取电路板的各个边在板材上的最佳组合,使板材上排列最多的电路板,从而提高板材的利用率和电路板的生产效率。
相应的,本发明实施例还提供了一种电路板模板,其使用本发明实施例提供的方法获得。在进行电路板排版时,在该电路板模板上设计并确定各个电路板在板材可用排版区域内的排列方式,并在形成电路图样设计之后,依照该电路板图样分离板材而形成电路板产品。
从以上的描述中,可以看出本发明实施例提供的方法、装置及电路板模板,通过获取电路板的各个边在板材上的最佳组合,使板材上排列最多的电路板,从而提高板材的利用率和电路板的生产效率。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种电路板排版方法,其特征在于,该方法包括:
在由沿板材短边的横向可用排版距离和沿板材长边的纵向可用排版距离限定的可用排版区域内,获取电路板的长跨距和短跨距分别在所述横向可用排版距离内的最大横向排列数目以及分别在所述纵向可用排版距离内的最大纵向排列数目,所述短跨距为所述电路板外接矩形框的框宽,所述长跨距为所述电路板外接矩形框的框长;
获取所述电路板的长跨距和短跨距分别在所述横向可用排版距离内的备选排列数目或分别在所述纵向可用排版距离内的备选排列数目,所述电路板的长跨距和短跨距的备选排列数目不大于所述电路板的长跨距和短跨距的最大排列数目;
所述方法还包括:
如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最大面积与所述可用排版区域的面积之比小于预定排版利用率,或者
如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最小空余面积与所述可用排版区域的面积之比大于1%,或者
如果所述纵向可用排版距离与所述长跨距的比值的余数大于1/4和/或所述纵向可用排版距离与所述短跨距的比值的余数大于1/4,
则:
在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积与所述可用排版区域的面积之比不小于所述预定排版利用率的排版方式进行电路板排版;或者
在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积或总个数最大的排版方式进行电路板排版。
2.如权利要求1所述的方法,其特征在于,所述获取电路板的长跨距和短跨距分别在所述横向可用排版距离内的最大横向排列数目以及分别在所述纵向可用排版距离内的最大纵向排列数目,包括:
根据所述电路板的长跨距、短跨距、相邻电路板的横向间距和横向可用排版距离,分别获取所述电路板的长跨距和短跨距在所述横向可用排版距离内的最大横向排列数目;
根据所述电路板的长跨距、短跨距、相邻电路板的纵向间距和纵向可用排版距离,分别获取所述电路板的长跨距和短跨距在所述纵向可用排版距离内的最大纵向排列数目。
3.如权利要求2所述的方法,其特征在于,所述获取电路板的长跨距和短跨距分别在所述横向可用排版距离内的最大横向排列数目以及分别在所述纵向可用排版距离内的最大纵向排列数目,包括:
矩形板材的横向可用排版距离为L1,纵向可用排版距离为L2,相邻电路板的横向间距为d1,相邻电路板的纵向间距为d2,电路板的短跨距La,长跨距Lb;其中0<La<Lb,0<L1<L2;
根据所述横向可用排版距离、所述电路板的短跨距和所述横向间距,即根据n*La+(n-1)*d1<L1,n为大于0的整数,获取所述电路板的短跨距的最大横向排列数目n1;
根据所述横向可用排版距离、所述电路板的长跨距和所述横向间距,即根据m*Lb+(m-1)*d1<L1,m为大于0的整数,获取所述电路板的长跨距的最大横向排列数目m1;
根据所述纵向可用排版距离、所述电路板的短跨距和所述纵向间距,即根据p*La+(p-1)*d2<L2,p为大于0的整数,获取所述电路板的短跨距的最大纵向排列数目p1;
根据所述纵向可用排版距离、所述电路板的长跨距和所述纵向间距,即根据q*Lb+(q-1)*d2<L2,q为大于0的整数,获取所述电路板的长跨距的最大纵向排列数目q1。
4.如权利要求3所述的方法,其特征在于,所述获取所述电路板的长跨距和短跨距分别在所述横向可用排版距离内的备选排列数目或分别在所述纵向可用排版距离内的备选排列数目,包括:
在0至n1中选取所述电路板的短跨距的横向备选排列数目n2,在0至m1中选取所述电路板的长跨距的横向备选排列数目m2,并满足:n2*La+m2*Lb+(n2+m2-1)*d1<L1;或者
在0至p1中选取所述电路板的短跨距的纵向备选排列数目p2,在0至q1中选取所述电路板的长跨距的纵向备选排列数目q2,并满足:p2*La+q2*Lb+(p2+q2-1)*d2<L2。
5.如权利要求1所述的方法,其特征在于,在电路板排版时,同一行的所述电路板的取向相同,和/或同一列的所述电路板的取向相同。
6.如权利要求1所述的方法,其特征在于,所述在根据所述各备选排列数目确定的电路板不同取向排列的排版方式中,选取使得所述电路板的总面积与所述可用排版区域的面积之比不小于所述预定排版利用率的排版方式进行电路板排版,包括:
获取根据所述各备选排列数目确定的不同取向排列的电路板的总面积,将所述总面积与可用排版区域的面积之比与预定排版利用率进行比较;选取不小于所述预定排版利用率的备选排列数目确定的排版方式进行电路板排版。
7.如权利要求1所述的方法,其特征在于,所述电路板的形状为矩形。
8.如权利要求4所述的方法,其特征在于,所述获取根据所述各备选排列数目确定的不同取向排列的电路板的总面积,包括:获取按不同取向排列的电路板的总面积S=(q1*n2+p1*m2)*(La*Lb)或者S=(m1*p2+n1*q2)*(La*Lb)。
9.一种电路板排版装置,其特征在于,包括:
获取单元,用于在由沿板材短边的横向可用排版距离和沿板材长边的纵向可用排版距离限定的可用排版区域内,获取电路板的长跨距和短跨距分别在所述横向可用排版距离内的最大横向排列数目以及分别在所述纵向可用排版距离内的最大纵向排列数目,所述短跨距为所述电路板外接矩形框的框宽,所述长跨距为所述电路板外接矩形框的框长;
处理单元,用于获取所述电路板的长跨距和短跨距分别在所述横向可用排版距离内的备选排列数目或分别在所述纵向可用排版距离内的备选排列数目,所述电路板的长跨距和短跨距的备选排列数目不大于所述电路板的长跨距和短跨距的最大排列数目;
排列单元,用于:
如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最大面积与所述可用排版区域的面积之比小于预定排版利用率,或者
如果所述可用排版区域内所有电路板按照同一取向排列能够获得的最小空余面积与所述可用排版区域的面积之比大于1%,或者
如果所述纵向可用排版距离与所述长跨距的比值的余数大于1/4和/或所述纵向可用排版距离与所述短跨距的比值的余数大于1/4,
则:
在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积与所述可用排版区域的面积之比不小于所述预定排版利用率的排版方式进行电路板排版;或者
在根据所述各备选排列数目确定的电路板以不同取向排列的排版方式中,选取使得所述电路板的总面积或总个数最大的排版方式进行电路板排版。
10.如权利要求9中所述的装置,其特征在于,所述排列单元具体用于:
矩形板材的横向可用排版距离为L1,纵向可用排版距离为L2,相邻电路板的横向间距为d1,相邻电路板的纵向间距为d2,电路板的短跨距La,长跨距Lb;其中0<La<Lb,0<L1<L2;
根据所述横向可用排版距离、所述电路板的短跨距和所述横向间距,即根据n*La+(n-1)*d1<L1,n为大于0的整数,获取所述电路板的短跨距的最大横向排列数目n1;
根据所述横向可用排版距离、所述电路板的长跨距和所述横向间距,即根据m*Lb+(m-1)*d1<L1,m为大于0的整数,获取所述电路板的长跨距的最大横向排列数目m1;
根据所述纵向可用排版距离、所述电路板的短跨距和所述纵向间距,即根据p*La+(p-1)*d2<L2,p为大于0的整数,获取所述电路板的短跨距的最大纵向排列数目p1;
根据所述纵向可用排版距离、所述电路板的长跨距和所述纵向间距,即根据q*Lb+(q-1)*d2<L2,q为大于0的整数,获取所述电路板的长跨距的最大纵向排列数目q1;
所述获取单元包括:
第一获取子单元,用于根据所述横向可用排版距离、所述电路板的短跨距和所述横向间距,获取所述电路板的短跨距的最大横向排列数目;
第二获取子单元,用于根据所述横向可用排版距离、所述电路板的长跨距和所述横向间距,获取所述电路板的长跨距的最大横向排列数目;
第三获取子单元,用于根据所述纵向可用排版距离、所述电路板的短跨距和所述纵向间距,获取所述电路板的短跨距的最大纵向排列数目;
第四获取子单元,用于根据所述纵向可用排版距离、所述电路板的长跨距和所述纵向间距,获取所述电路板的长跨距的最大纵向排列数目。
11.如权利要求10中所述的装置,其特征在于,所述排列单元还用于:
获取根据所述各备选排列数目确定的不同取向排列的电路板的总面积,将所述总面积与可用排版区域的面积之比与预定排版利用率进行比较;选取不小于所述预定排版利用率的备选排列数目确定的排版方式进行电路板排版。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010504103 CN102036484B (zh) | 2010-09-30 | 2010-09-30 | 电路板排版方法、装置及电路板模板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010504103 CN102036484B (zh) | 2010-09-30 | 2010-09-30 | 电路板排版方法、装置及电路板模板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102036484A CN102036484A (zh) | 2011-04-27 |
CN102036484B true CN102036484B (zh) | 2013-03-06 |
Family
ID=43888572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010504103 Expired - Fee Related CN102036484B (zh) | 2010-09-30 | 2010-09-30 | 电路板排版方法、装置及电路板模板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102036484B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102612268A (zh) * | 2012-03-09 | 2012-07-25 | 常熟金像电子有限公司 | 印刷电路板超大排版尺寸生产方法 |
CN106332454A (zh) * | 2015-06-25 | 2017-01-11 | 南京瀚宇彩欣科技有限责任公司 | 电路基板的排版方法 |
EP3211666A1 (de) * | 2016-02-26 | 2017-08-30 | Infineon Technologies AG | Mehrfachsubstrat |
CN108495464A (zh) * | 2018-03-28 | 2018-09-04 | 珠海精毅电路有限公司 | 一种用于线路板拼版的排版方法 |
CN109145423A (zh) * | 2018-08-09 | 2019-01-04 | 广东工业大学 | 一种pcb合拼与排样集成优化方法及系统 |
CN108990269A (zh) * | 2018-09-18 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种线路板排版方法及相关装置 |
CN109936922B (zh) * | 2018-12-29 | 2021-02-02 | 湖北问天软件系统有限公司 | 基于v-cut的pcb排板方法 |
TWI768377B (zh) * | 2020-06-19 | 2022-06-21 | 英業達股份有限公司 | 產生印刷電路板組裝方案的方法 |
CN112637089B (zh) * | 2020-12-09 | 2023-03-21 | 锐捷网络股份有限公司 | 一种交换机 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2800697Y (zh) * | 2005-06-03 | 2006-07-26 | 上海华仕德电路技术有限公司 | 无间距柔性电路板的排版结构 |
CN101145167A (zh) * | 2006-09-12 | 2008-03-19 | 英业达股份有限公司 | 印刷电路板排版前的处理系统及方法 |
CN201204743Y (zh) * | 2008-06-11 | 2009-03-04 | 苏州大展电路工业有限公司 | 印制电路板的排版结构 |
CN101547560A (zh) * | 2008-03-28 | 2009-09-30 | 诺亚电子股份有限公司 | 具多片排版的印刷电路板成品的修护结合方法 |
CN101610642A (zh) * | 2008-06-20 | 2009-12-23 | 富葵精密组件(深圳)有限公司 | 覆铜基板裁切方法 |
-
2010
- 2010-09-30 CN CN 201010504103 patent/CN102036484B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2800697Y (zh) * | 2005-06-03 | 2006-07-26 | 上海华仕德电路技术有限公司 | 无间距柔性电路板的排版结构 |
CN101145167A (zh) * | 2006-09-12 | 2008-03-19 | 英业达股份有限公司 | 印刷电路板排版前的处理系统及方法 |
CN101547560A (zh) * | 2008-03-28 | 2009-09-30 | 诺亚电子股份有限公司 | 具多片排版的印刷电路板成品的修护结合方法 |
CN201204743Y (zh) * | 2008-06-11 | 2009-03-04 | 苏州大展电路工业有限公司 | 印制电路板的排版结构 |
CN101610642A (zh) * | 2008-06-20 | 2009-12-23 | 富葵精密组件(深圳)有限公司 | 覆铜基板裁切方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102036484A (zh) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102036484B (zh) | 电路板排版方法、装置及电路板模板 | |
CN105704931B (zh) | 一种差分信号线的布线方法和pcb板 | |
CN102223763B (zh) | 连片电路板的制作方法 | |
CN106273446A (zh) | 一种用于3d打印的切片路径生成方法及系统 | |
CN109472081A (zh) | 基于多约束条件的矩形预制构件的自动排板方法 | |
Kong et al. | Optimal simultaneous pin assignment and escape routing for dense PCBs | |
CN103886148A (zh) | 一种3d集成电路中热通孔位置自动布局方法 | |
CN111967113B (zh) | 一种云平台节点拓扑图布局方法及装置 | |
CN105101671B (zh) | 一种印刷电路板的拼板方法 | |
CN107567188A (zh) | 印制电路板的加工方法、设备及印制电路板 | |
CN104290433B (zh) | 印刷用丝网组件及其制造方法 | |
CN103247941A (zh) | 一种直角梯形铜排分布结构及其直角梯形铜排制作方法 | |
CN114492272A (zh) | Fpga芯片及其顶层网表的搭建方法、装置、设备、存储介质 | |
CN201204743Y (zh) | 印制电路板的排版结构 | |
CN204408747U (zh) | 一种具有埋阻的pcb板 | |
CN102044567A (zh) | 一种mos管及其版图设计方法 | |
CN102420182A (zh) | 一种薄膜晶体管阵列的制造方法 | |
CN112968066A (zh) | 一种栅线不均匀分布的电池片 | |
CN106815429B (zh) | 一种电路板叠层部署方法及装置 | |
CN105005423A (zh) | 一种拼接式电容触摸板 | |
CN209957920U (zh) | 一种用于电镀的阳极挡板 | |
CN203243610U (zh) | 一种水平线使用的专用生产治具 | |
CN209017359U (zh) | 一种柔性线路板结构 | |
CN215348803U (zh) | 一种沥水板 | |
CN209402825U (zh) | 一种印制电路板的微带线布线结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130306 |