CN101145167A - 印刷电路板排版前的处理系统及方法 - Google Patents

印刷电路板排版前的处理系统及方法 Download PDF

Info

Publication number
CN101145167A
CN101145167A CNA200610151492XA CN200610151492A CN101145167A CN 101145167 A CN101145167 A CN 101145167A CN A200610151492X A CNA200610151492X A CN A200610151492XA CN 200610151492 A CN200610151492 A CN 200610151492A CN 101145167 A CN101145167 A CN 101145167A
Authority
CN
China
Prior art keywords
pcb
circuit board
printed circuit
numerical value
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610151492XA
Other languages
English (en)
Other versions
CN100520791C (zh
Inventor
胡莲
于影
杨淑敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CNB200610151492XA priority Critical patent/CN100520791C/zh
Publication of CN101145167A publication Critical patent/CN101145167A/zh
Application granted granted Critical
Publication of CN100520791C publication Critical patent/CN100520791C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Processing Of Solid Wastes (AREA)

Abstract

一种印刷电路板排版前的处理系统及方法,其主要是先建置储存有基板板材浪费数值的计算公式的数据库,在通过输入模块输入多基板、单一印刷电路板以及切割时的规格的尺寸后,通过运算模块依据该计算公式与所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值,最后通过比对模块比对出该多基板板材浪费数值中的最小的,再通过输出模块输出该比对模块所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸以供进行排版程序;由此降低排版的生产成本并提高工作效率。

Description

印刷电路板排版前的处理系统及方法
技术领域
本发明涉及一种印刷电路板排版前的处理系统及方法,更具体地,涉及一种应用于用以在基板上规划出印刷电路板(PCB)的待切割位置的排版程序前的印刷电路板排版前的处理系统及方法。
背景技术
目前,印刷电路板(PCB)板厂所进行的排版均以人工手动计算为主,即根据客户提供的电路板单元尺寸手动计算出不同尺寸的基板所对应的每个电路板单元所浪费的材料数值,进而以确定选择何种尺寸的基板,再对其进行排版。
但是,上述以人工手动计算的方式进行基板板材浪费数值的计算程序,易产生不可避免的人为疏失,故若未能正确计算出不同尺寸的基板所对应的每个电路板单元所浪费的材料数值,则不能正确选择浪费材料数值最少所对应的基板尺寸,相对地则大幅地浪费了基板材料,而板材的成本非常昂贵,因此,此种人工手动计算的方式实会因人为疏失而浪费板厂过多的生产成本,另外,利用人工手动计算不同尺寸的基板所对应的每个电路板单元所浪费的材料数值,易因程序繁复造成工作效率低落。
因此,如何提出一种排版系统及方法来代替上述人工手动计算的方式以进行基板板材浪费数值的计算程序,从而得出基板板材浪费数值最少所对应的基板尺寸,进而降低排版的生产成本并提高工作效率,实已成为目前需要解决的问题。
发明内容
鉴于上述现有技术的缺陷,本发明的主要目的在于提供一种用以进行基板板材浪费数值的计算程序,从而得出基板板材浪费数值最少所对应的基板尺寸的印刷电路板排版前的处理系统及方法,以降低排版的生产成本并提高工作效率。
为达成上述主要目的,本发明提供一种应用于用以在基板上规划出印刷电路板的待切割位置的排版程序前的印刷电路板排版前的处理系统,其包括:数据库,用以储存由该基板、该印刷电路板以及切割时的规格的尺寸参数所组成的基板板材浪费数值的计算公式;输入模块,用以供输入多基板、单一印刷电路板以及切割时的规格的尺寸;运算模块,用以提取该数据库中的计算公式,并依据通过该输入模块所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值;比对模块,用以比对出该运算模块所计算出的多基板板材浪费数值中的最小的;以及输出模块,用以输出该比对模块所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸,从而供进行该排版程序。
于本发明的一较佳实施例中,该切割时的规格的尺寸参数包括相临的印刷电路板的间距参数以及基板与印刷电路板的间距参数,且该基板板材浪费数值的计算包括以下计算公式:
(x-d*2+c)/(a+c)=Mx......Nx    (1)
(y-d*2+c)/(b+c)=My......Ny    (2)
E=(Nx*y+Ny*x-Nx*Ny)/(Mx*My)    (3)
其中,x及y为该基板的尺寸参数,a及b为该印刷电路板的尺寸参数,c为该相临的印刷电路板的间距参数,d为该基板与印刷电路板的间距参数,Mx为经计算公式(1)计算后所得出的数值的整数部分,Nx为经计算公式(1)计算后所得出的数值的余数部分,My为经计算公式(2)计算后所得出的数值的整数部分,Ny为经计算公式(2)计算后所得出的数值的余数部分,E为该基板板材浪费数值。
该输出模块是以列表、屏幕显示以及语音提示的其中一者的方式输出该比对模块所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸。
对应前公开的印刷电路板排版前的处理系统,本发明还提供一种应用于用以在基板上规划出印刷电路板的待切割位置的排版程序前的印刷电路板排版前的处理方法,其包括以下步骤:储存由该基板、该印刷电路板以及切割时的规格的尺寸参数所组成的基板板材浪费数值的计算公式于数据库;提供一输入功能,并输入多基板、单一印刷电路板以及切割时的规格的尺寸;提取该数据库中的计算公式,并依据所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值;比对出所计算出的多基板板材浪费数值中的最小的;以及输出所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸,从而供进行该排版程序。
于本发明的一较佳实施例中,最后一步骤是以列表、屏幕显示以及语音提示的其中一者的方式输出该比对模块所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸。
相比于现有技术,本发明的印刷电路板排版前的处理系统及方法,主要是通过运算模块提取数据库中的计算公式,并依据通过输入模块所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值,再由输出模块输出比对模块所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸,从而供进行该排版程序,进而可达本发明得出基板板材浪费数值最少所对应的基板尺寸的目的,并相应产生低排版的生产成本以及高工作效率的功效。
附图说明
图1为本发明的印刷电路板排版前的处理系统的实施例基本架构方块示意图;以及
图2为本发明的印刷电路板排版前的处理方法的实施例运作流程图。
主要元件符号说明
1印刷电路板排版前的处理系统
11数据库
12输入模块
13运算模块
14比对模块
15输出模块
2电子设备
20显示单元
S201~S205步骤
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,熟悉此技艺的人士可由本说明书所公开的内容轻易地了解本发明的其他优点及功效。本发明也可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同的观点与应用,在不背离本发明的精神下进行各种修饰与变更。
如图1所示,为本发明的印刷电路板排版前的处理系统1的实施例基本架构方块示意图。该印刷电路板排版前的处理系统1是应用于用以在基板上规划出印刷电路板(PCB)的待切割位置的排版程序前,其中,该排版程序为此领域的业界中的通常知识,且非为本发明的技术重点,故于此不复加详述。于本实施例中,该印刷电路板排版前的处理系统1是搭载至具有显示单元20的电子设备2中。
该印刷电路板排版前的处理系统1包括:数据库11、输入模块12、运算模块13、比对模块14及输出模块15,以下即对本发明的印刷电路板排版前的处理系统1进行详细的说明。
该数据库11用以储存由该基板、该印刷电路板以及切割时的规格的尺寸参数所组成的基板板材浪费数值的计算公式。于本实施例中,该切割时的规格的尺寸参数包括相临的印刷电路板的间距参数以及基板与印刷电路板的间距参数,且该基板板材浪费数值的计算公式包括:
(x-d*2+c)/(a+c)=Mx......Nx    (1)
(y-d*2+c)/(b+c)=My......Ny    (2)
E=(Nx*y+Ny*x-Nx*Ny)/(Mx*My)   (3)
其中,x及y为该基板的尺寸参数(x及y是分别代表该基板的长及宽或该基板的宽及长),a及b为该印刷电路板的尺寸参数(a及b是分别代表该印刷电路板的长及宽或该印刷电路板的宽及长),c为该相临的印刷电路板的间距参数,d为该基板与印刷电路板的间距参数,Mx为经计算公式(1)计算后所得出的数值的整数部分,Nx为经计算公式(1)计算后所得出的数值的余数部分,My为经计算公式(2)计算后所得出的数值的整数部分,Ny为经计算公式(2)计算后所得出的数值的余数部分,E为该基板板材浪费数值。
该输入模块12用以输入多基板的尺寸、单一印刷电路板的尺寸以及切割时的规格的尺寸。于本实施例中,每一基板的尺寸包括长及宽,该印刷电路板的尺寸包括长及宽,该切割时的规格的尺寸包括相临的印刷电路板的间距以及基板与印刷电路板的间距,而该输入模块12可搭载至该电子设备2的键盘以实施其输入功能,但并非以此为限。
该运算模块13用以提取该数据库11中的计算公式,并依据通过该输入模块12所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值。
该比对模块14用以比对出该运算模块13所计算出的多基板板材浪费数值中的最小的。
该输出模块15用以输出该比对模块14所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸,从而供进行该排版程序。于本实施例中,该输出模块15是通过该电子设备2的显示单元20以屏幕显示的方式输出多基板板材浪费数值中的最小的所对应的基板尺寸,但并非以此为限,也可以列表(print out)或语音提示等方式输出该比对模块14所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸,其主要作用是用以输出本发明印刷电路板排版前的处理系统1的执行结果,并供操作者使用,以进行后续排版程序。
为更清楚说明本发明的印刷电路板排版前的处理系统1的原理及功效,现以三基板尺寸分别为36*48(inch)、40*48(inch)、42*48(inch)、印刷电路板的尺寸为5.591*6.142(inch)、相临的印刷电路板的间距为100(mil)以及基板与印刷电路板的间距为500(mil)为例进行说明。
首先先建置储存有由该基板、该印刷电路板以及切割时的规格的尺寸参数所组成的基板板材浪费数值的计算公式的数据库11,其公式如上所述,于此不复赘述,接续通过该输入模块12输入上述三基板(也即36*48(inch)、40*48(inch)、42*48(inch))、印刷电路板(也即5.591*6.142(inch))以及切割时的规格的尺寸(也即相临的印刷电路板的间距为100(mil)以及基板与印刷电路板的间距为500(mil))后,通过该运算模块13依据该数据库11中所储存的基板板材浪费数值的计算公式与通过该输入模块12所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值,其计算过程如下:
对于基板尺寸为36*48:
先计算出:
(36-2*0.5+0.1)/(5.591+0.1)=6......0.954
(48-2*0.5+0.1)/(6.142+0.1)=7......3.406
再得出基板板材浪费数值:
(0.954*48+3.406*36-0.954*3.406)/(6*7)=3.933
接着再以48*36先计算出:
(48-2*0.5+0.1)/(5.591+0.1)=8......1.572
(36-2*0.5+0.1)/(6.142+0.1)=5......4.89
再得出基板板材浪费数值:
(1.572*36+4.89*48-1.572*4.89)/(8*5)=7.091
对于基板尺寸为40*48:
先计算出:
(40-2*0.5+0.1)/(5.591+0.1)=6......4.954
(48-2*0.5+0.1)/(6.142+0.1)=7......3.406
再得出基板板材浪费数值:
(4.954*48+3.406*40-4.954*3.406)/(6*7)=8.504
接着再以48*40先计算出:
(48-2*0.5+0.1)/(5.591+0.1)=8......1.572
(40-2*0.5+0.1)/(6.142+0.1)=6......1.648
再得出基板板材浪费数值:
(1.572*40+1.648*48-1.572*1.648)/(8*6)=2.904
对于基板尺寸为42*48:
先计算出:
(42-2*0.5+0.1)/(5.591+0.1)=7......1.263
(48-2*0.5+0.1)/(6.142+0.1)=7......3.406
再得出基板板材浪费数值:
(1.263*48+3.406*42-1.263*3.406)/(7*7)=4.067
接着再以48*42先计算出:
(48-2*0.5+0.1)/(5.591+0.1)=8......1.572
(42-2*0.5+0.1)/(6.142+0.1)=6......3.648
再得出基板板材浪费数值:
(1.572*42+3.648*48-1.572*3.648)/(8*6)=4.904
因此,根据通过输入模块12所输入的三基板的尺寸,可得出六个基板板材浪费数值(也即3.933、7.091、8.504、2.904、4.067、4.904),再而通过该比对模块14比对出该多基板板材浪费数值中的最小的(也即2.904),最后通过该输出模块15输出该比对模块14所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸(也即基板尺寸为48*40者)以供进行后续排版程序。
如图2所示,为对应本发明的印刷电路板排版前的处理系统1的印刷电路板排版前的处理方法的实施例运行流程图,该方法应用于用以在基板上规划出印刷电路板(PCB)的待切割位置的排版程序前,其包括以下实施步骤:
在步骤S201中,储存由该基板、该印刷电路板以及切割时的规格的尺寸参数所组成的基板板材浪费数值的计算公式于数据库11中。接着,进至步骤S202。
在步骤S202中,提供一输入功能,并输入多基板、单一印刷电路板以及切割时的规格的尺寸。接着,进至步骤S203。
在步骤S203中,提取该数据库中的计算公式,并依据所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值。接着,进至步骤S204。
在步骤S204中,比对出所计算出的多基板板材浪费数值中的最小的。接着,进至步骤S205。
在步骤S205中,输出所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸,从而供进行该排版程序。
需予以说明的是,本发明的印刷电路板排版前的处理方法中每一实施步骤中的详细实施方式同于前公开的印刷电路板排版前的处理系统,故于此不再赘述。
综上所述,本发明的印刷电路板排版前的处理系统及方法,主要是先建置储存有基板板材浪费数值的计算公式的数据库,接续于通过输入模块输入多基板、单一印刷电路板以及切割时的规格的尺寸后,通过运算模块依据该计算公式与所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值,最后通过比对模块比对出该多基板板材浪费数值中的最小的,再通过输出模块输出该比对模块所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸以供进行排版程序;由此可避免现有技术中以人工手动计算的方式进行基板板材浪费数值的计算程序所产生的高生产成本以及工作效率低落的问题,而相应地产生低排版的生产成本并高工作效率的功效。
上述实施例仅为例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与变化。因此,本发明的权利保护范围,应如权利要求所列。

Claims (8)

1.一种印刷电路板排版前的处理系统,应用于用以在基板上规划出印刷电路板PCB的待切割位置的排版程序前,该排版系统包括:
数据库,用以储存由该基板、该印刷电路板以及切割时的规格的尺寸参数所组成的基板板材浪费数值的计算公式;
输入模块,用以输入多基板、单一印刷电路板以及切割时的规格的尺寸;
运算模块,用以提取该数据库中的计算公式,并依据通过该输入模块所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值;
比对模块,用以比对出该运算模块所计算出的多基板板材浪费数值中的最小的;以及
输出模块,用以输出该比对模块所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸,从而供进行该排版程序。
2.根据权利要求1所述的印刷电路板排版前的处理系统,其中,该切割时的规格的尺寸参数包括相临的印刷电路板的间距参数以及基板与印刷电路板的间距参数。
3.根据权利要求2所述的印刷电路板排版前的处理系统,其中,该基板板材浪费数值的计算公式包括:
(x-d*2+c)/(a+c)=Mx......Nx     (1)
(y-d*2+c)/(b+c)=My......Ny     (2)
E=(Nx*y+Ny*x-Nx*Ny)/(Mx*My)    (3)
其中,x及y为该基板的尺寸参数,a及b为该印刷电路板的尺寸参数,c为该相临的印刷电路板的间距参数,d为该基板与印刷电路板的间距参数,Mx为经计算公式(1)计算后所得出的数值的整数部分,Nx为经计算公式(1)计算后所得出的数值的余数部分,My为经计算公式(2)计算后所得出的数值的整数部分,Ny为经计算公式(2)计算后所得出的数值的余数部分,E为该基板板材浪费数值。
4.根据权利要求1所述的印刷电路板排版前的处理系统,其中,该输出模块是以列表、屏幕显示以及语音提示的其中一者的方式输出该比对模块所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸。
5.一种印刷电路板排版前的处理方法,应用于用以在基板上规划出印刷电路板(PCB)的待切割位置的排版程序前,该排版方法包括以下步骤:
储存由该基板、该印刷电路板以及切割时的规格的尺寸参数所组成的基板板材浪费数值的计算公式于数据库;
提供一输入功能,并输入多基板、单一印刷电路板以及切割时的规格的尺寸;
提取该数据库中的计算公式,并依据所输入的多基板、单一印刷电路板以及切割时的规格的尺寸计算出多对应该多基板的基板板材浪费数值;
比对出所计算出的多基板板材浪费数值中的最小的;以及
输出所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸,从而供进行该排版程序。
6.根据权利要求5所述的印刷电路板排版前的处理方法,其中,该切割时的规格的尺寸参数包括相临的印刷电路板的间距参数以及基板与印刷电路板的间距参数。
7.根据权利要求6所述的印刷电路板排版前的处理方法,其中,该运算模块内部的计算公式包括:
(x-d*2+c)/(a+c)=Mx......Nx     (1)
(y-d*2+c)/(b+c)=My......Ny     (2)
E=(Mx*y+Ny*x-Nx*Ny)/(Mx*My)    (3)
其中,x及y为该基板的尺寸参数,a及b为该印刷电路板的尺寸参数,c为该相临的印刷电路板的间距参数,d为该基板与印刷电路板的间距参数,Mx为经计算公式(1)计算后所得出的数值的整数部分,Nx为经计算公式(1)计算后所得出的数值的余数部分,My为经计算公式(2)计算后所得出的数值的整数部分,Ny为经计算公式(2)计算后所得出的数值的余数部分,E为该基板板材浪费数值。
8.根据权利要求5所述的印刷电路板排版前的处理方法,其中,最后一步骤是以列表、屏幕显示以及语音提示的其中一者的方式输出该比对模块所比对出的多基板板材浪费数值中的最小的所对应的基板尺寸。
CNB200610151492XA 2006-09-12 2006-09-12 印刷电路板排版前的处理系统及方法 Expired - Fee Related CN100520791C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610151492XA CN100520791C (zh) 2006-09-12 2006-09-12 印刷电路板排版前的处理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610151492XA CN100520791C (zh) 2006-09-12 2006-09-12 印刷电路板排版前的处理系统及方法

Publications (2)

Publication Number Publication Date
CN101145167A true CN101145167A (zh) 2008-03-19
CN100520791C CN100520791C (zh) 2009-07-29

Family

ID=39207693

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610151492XA Expired - Fee Related CN100520791C (zh) 2006-09-12 2006-09-12 印刷电路板排版前的处理系统及方法

Country Status (1)

Country Link
CN (1) CN100520791C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036484A (zh) * 2010-09-30 2011-04-27 北大方正集团有限公司 电路板排版方法、装置及电路板模板
CN102542392A (zh) * 2010-12-29 2012-07-04 富葵精密组件(深圳)有限公司 损耗计算系统及损耗计算方法
CN103286187A (zh) * 2012-02-22 2013-09-11 上海微电子装备有限公司 一种板材落料和排版的方法及装置
CN104684275A (zh) * 2013-12-03 2015-06-03 上海望友信息科技有限公司 Pcb拼板方法及系统
CN105868889A (zh) * 2016-03-23 2016-08-17 广州兴森快捷电路科技有限公司 提高电路板生产效率的方法及系统
CN107920422A (zh) * 2017-10-31 2018-04-17 惠州市金百泽电路科技有限公司 一种自动优化pcb板固定生产尺寸的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036484A (zh) * 2010-09-30 2011-04-27 北大方正集团有限公司 电路板排版方法、装置及电路板模板
CN102036484B (zh) * 2010-09-30 2013-03-06 北大方正集团有限公司 电路板排版方法、装置及电路板模板
CN102542392A (zh) * 2010-12-29 2012-07-04 富葵精密组件(深圳)有限公司 损耗计算系统及损耗计算方法
CN103286187A (zh) * 2012-02-22 2013-09-11 上海微电子装备有限公司 一种板材落料和排版的方法及装置
CN103286187B (zh) * 2012-02-22 2015-11-18 上海微电子装备有限公司 一种板材落料和排版的方法及装置
CN104684275A (zh) * 2013-12-03 2015-06-03 上海望友信息科技有限公司 Pcb拼板方法及系统
CN104684275B (zh) * 2013-12-03 2018-09-14 上海望友信息科技有限公司 Pcb拼板方法及系统
CN105868889A (zh) * 2016-03-23 2016-08-17 广州兴森快捷电路科技有限公司 提高电路板生产效率的方法及系统
CN107920422A (zh) * 2017-10-31 2018-04-17 惠州市金百泽电路科技有限公司 一种自动优化pcb板固定生产尺寸的方法
CN107920422B (zh) * 2017-10-31 2020-04-24 惠州市金百泽电路科技有限公司 一种自动优化pcb板固定生产尺寸的方法

Also Published As

Publication number Publication date
CN100520791C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
CN100520791C (zh) 印刷电路板排版前的处理系统及方法
CN105205038B (zh) 完整物料清单表生成方法及装置
CN104092659A (zh) 一种通用协议数据解析方法
CN112115145A (zh) 数据采集方法、装置、电子设备及存储介质
CN101908081B (zh) 电路辅助设计方法及系统
CN101989310A (zh) 电路板布线设计的自动化系统及方法
JP5139969B2 (ja) 設備機器点検支援装置及び設備機器点検支援プログラム
CN103440272A (zh) 一种数据库维护方法及装置
CN105590241A (zh) 自适应地电子票据实现方法及系统
CN102054085B (zh) 电路板生产设计系统及方法
CN101201866A (zh) 电路布设文件的管理系统及方法
CN103745075A (zh) 一种在pcb钻孔层自动生成叠层信息的方法
TW200814872A (en) System and method for processing printed circuit board prior to set-up
JP6102567B2 (ja) 製品情報管理システムおよび製品情報登録方法
CN105260490A (zh) 电路布局装置以及电路布局方法
US20140337704A1 (en) System and method for converting between data formats
EP3876133A1 (en) Information processing apparatus, information processing method, and non-transitory computer readable medium
CN112527282B (zh) 前端页面校验方法、装置、电子设备及存储介质
Liu et al. Multivariate setup adjustment with fixed adjustment cost
US20080127022A1 (en) Method for managing net data of a layout
CN100395685C (zh) 改良电压信号发生电路
CN102004723A (zh) 具动态显示的电子表格系统及其方法
CN103914301A (zh) 一种复杂符号运算的等价变换方法
JP4905186B2 (ja) プリント基板の設計方法、設計プログラム及び設計装置
CN105718456A (zh) 基于中间表实现会刊资料采集与处理的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20160912

CF01 Termination of patent right due to non-payment of annual fee