CN102024851B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102024851B
CN102024851B CN201010286410.9A CN201010286410A CN102024851B CN 102024851 B CN102024851 B CN 102024851B CN 201010286410 A CN201010286410 A CN 201010286410A CN 102024851 B CN102024851 B CN 102024851B
Authority
CN
China
Prior art keywords
region
conductivity type
low concentration
deviate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010286410.9A
Other languages
English (en)
Other versions
CN102024851A (zh
Inventor
加藤伸二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102024851A publication Critical patent/CN102024851A/zh
Application granted granted Critical
Publication of CN102024851B publication Critical patent/CN102024851B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供半导体装置。作为解决手段，在LOCOS偏移型MOS场效应晶体管的漏侧的偏移区中，设置带LOCOS氧化膜的N型第1低浓度漏偏移区和不带LOCOS氧化膜的N型第2低浓度漏偏移区，并且，均用栅电极进行了覆盖。利用N型第1低浓度漏偏移区缓解对偏移区施加的电场，实现了高耐压化。利用N型第2低浓度漏偏移区增加偏移区中的载流子，得到了很大的电流驱动能力。

Description

半导体装置
技术领域
本发明涉及半导体装置。更具体而言，涉及高耐压且电流驱动能力高的LOCOS偏移(offset)型场效应晶体管。
背景技术
作为现有例，图2示出了高耐压构造的N沟道LOCOS偏移型MOS场效应晶体管。N沟道LOCOS偏移型MOS场效应晶体管101由P型硅基板16、P型阱区17、N型低浓度源极LOCOS偏移区18、N型低浓度漏极LOCOS偏移区19、N型高浓度源区20、N型高浓度漏区21、沟道形成区22、栅氧化膜23、栅电极24、LOCOS氧化膜25、保护氧化膜26、源电极27、漏电极28等构成。如图所示，MOS场效应晶体管101的特征是：为了实现高耐压化，在沟道区22与N型高浓度漏区21之间设置了N型低浓度漏极LOCOS偏移区19；以及为了防止形成产生于元件间的寄生场晶体管的沟道，将LOCOS氧化膜25制成厚度达到 的氧化膜。一般情况下，沟道长度长的MOS场效应晶体管的漏极耐压是由如下部分发生雪崩击穿时的电压决定的，该部分是在产生于沟道形成区与漏区的边界处的耗尽层上施加有最大电场的部分、即最受栅极电位影响的表面部分。MOS场效应晶体管101的漏极耐压高的原因在于，LOCOS氧化膜25的鸟嘴位于沟道形成区22与N型低浓度漏极LOCOS偏移区19之间的边界的表面附近，缓解了栅极电位的影响，由此难以产生雪崩击穿。
在为了进一步实现高耐压化而降低N型低浓度漏极LOCOS偏移区19的杂质浓度、以增大上述耗尽层宽度的情况下，N型低浓度漏极LOCOS偏移区19的阻抗变大，当使晶体管导通而流过大的漏极电流时，在N型低浓度漏极LOCOS偏移区19中将产生焦耳热，致使元件损坏。在高耐压化与电流驱动能力之间具有折衷(trade off)的关系。
鉴于上述问题，想出了专利文献1所示的方法。专利文献1是将LOCOS氧化膜的膜厚优化为满足以下2个条件的膜厚的方法。第1个条件是可抑制栅极电位对上述雪崩击穿的影响的膜厚条件。第2个条件是可利用栅极电位使低浓度漏极LOCOS偏移区的表面成为蓄积状态的膜厚条件。通过使LOCOS氧化膜的膜厚成为最佳的膜厚，能够制作高耐压且电流驱动能力大的元件。
【专利文献1】日本特开平11-26766号公报
在要采用上述现有例来制造高耐压且电流驱动能力大的元件的情况下，上述2个条件本来存在折衷的关系，因此难以选择使2个条件同时达到最佳的膜厚。
发明内容
本发明在制作高耐压的LOCOS偏移型MOS场效应晶体管的情况下，在漏侧的偏移区中，设置了带LOCOS氧化膜的第1低浓度漏极偏移区和不带LOCOS氧化膜的第2低浓度漏极偏移区，且均设置为用栅电极进行了覆盖。具体而言，采用以下手段。
形成了这样的半导体装置，其具有：第1导电型的阱区，其设置在第1导电型的半导体基板的表面上；第2导电型的阱区，其被设置为与所述第1导电型的阱区相接；第2导电型的高浓度源区，其设置在所述第1导电型的阱区上；第2导电型的低浓度源偏移区，其被设置为与所述第2导电型的高浓度源区相接，且与所述第2导电型的阱区隔着沟道形成区；第2导电型的高浓度漏区，其设置在所述第2阱区上；第2导电型的第2低浓度漏偏移区，其被设置为与所述第2导电型高浓度漏区在所述沟道形成区域侧相接；第2导电型第1低浓度漏偏移区，其被设置在所述第2导电型的阱区上，且与所述沟道形成区和所述第2导电型的第2低浓度漏偏移区相接；LOCOS氧化膜，其设置在所述第2导电型的高浓度源区、所述沟道形成区、所述第2导电型的第2低浓度漏偏移区和所述第2导电型的高浓度漏区以外的表面部分上；栅氧化膜，其设置在与所述沟道形成区相接的LOCOS氧化膜上的源侧的一部分、所述沟道形成区、与所述沟道形成区相接的LOCOS氧化膜上的漏侧的全部、所述第2导电型的第2低浓度漏偏移区上；栅电极，其设置在所述栅氧化膜上；源电极，其设置在所述第2导电型的高浓度源区上；漏电极，其设置在所述第2导电型的高浓度漏区上；以及保护氧化膜，其设置在所述源电极与所述漏电极以外的部分的表面上。
通过在漏侧的偏移区中设置带LOCOS氧化膜的第1低浓度漏偏移区和不带LOCOS氧化膜的第2低浓度漏偏移区，由此，利用第1低浓度漏偏移区缓解对低浓度偏移区施加的电场强度，能够制作出高耐压的MOS场效应晶体管。并且，通过设置无LOCOS氧化膜的第2低浓度漏偏移区，由此，来自第2低浓度漏偏移区上的栅电极的电场使第2低浓度漏偏移区成为蓄积状态，由此，能够在栅电压大的状态下增加第2低浓度漏偏移区的载流子浓度，还能够提高电流驱动能力。
附图说明
图1是本发明第1实施方式的半导体装置的剖视图。
图2是现有的MOS场效应晶体管中的半导体装置的剖视图。
图3是本发明第2实施方式的半导体装置的剖视图。
具体实施方式
下面，根据附图来说明用于实施本发明的优选方式。
【实施例1】
图1是本发明第1实施方式的半导体装置的剖视图。这里，作为例子举出N沟道MOS晶体管。图1的半导体装置100为以下这样的结构。例如，在阻抗为20～30Ωcm的P型硅基板1的表面上形成深度为20μm的低浓度的P型阱区2，杂质例如为硼，浓度为1×1016cm-3左右，并且，在该P型硅基板1的表面上还形成了深度为20μm的低浓度的N型阱区3，杂质例如为磷，浓度为1×1016cm-3，该N型阱区3被设置为与P型阱区2相接。
然后，利用将抗蚀剂图案作为掩模的离子注入，形成深度为1μm的N型低浓度源偏移区4，杂质例如为磷，浓度为5×1017cm-3左右，并且，利用将抗蚀剂图案作为掩模的离子注入，形成深度为1μm的N型低浓度漏偏移区5，杂质例如为磷，浓度为5×1017cm-3左右，为了在N型低浓度源偏移区4和N型低浓度漏偏移区5上生长LOCOS氧化膜12，利用选择性氧化，形成例如左右的热氧化膜。然后，利用将抗蚀剂图案作为掩模的离子注入，形成深度为1μm的另一个N型低浓度漏偏移区6，其中，杂质例如为磷，浓度为5×1017cm-3左右。
然后，利用热氧化在硅表面上形成例如左右的栅氧化膜10。然后，利用CVD法在栅氧化膜10上形成例如厚度为左右的多晶硅，在多晶硅中，作为杂质例如掺杂磷至1×1020cm-3左右，通过形成抗蚀剂图案以及干法蚀刻，以覆盖从N型低浓度源偏移区4上的LOCOS氧化膜12的一部分到沟道形成区9、N型低浓度漏偏移区5、N型低浓度漏偏移区6的方式，形成栅电极11。
然后，将抗蚀剂图案作为掩模，对杂质例如砷进行离子注入，达到1×1020cm-3左右，以深度0.4μm形成N型高浓度源区7以及N型高浓度漏区8。然后，例如利用CVD法来形成厚度为左右的保护氧化膜13。然后，对N型高浓度源区7上及N型高浓度漏区8上的保护氧化膜13进行开孔，在堆积了铝合金后进行构图(patterning)，在N型高浓度源区7上形成源电极14，在N型高浓度漏区8上形成漏电极15。
通过采用这样的结构，在漏侧的偏移区中设置带LOCOS氧化膜的第1低浓度漏偏移区和不带LOCOS氧化膜的第2低浓度漏偏移区，由此，利用第1低浓度漏偏移区缓解对低浓度偏移区施加的电场强度，能够制作出高耐压的MOS场效应晶体管。并且，通过设置无LOCOS氧化膜的第2低浓度漏偏移区，来自第2低浓度漏偏移区上的栅电极的电场使第2低浓度漏偏移区成为蓄积状态，由此，能够在栅电压大的状态下增加第2低浓度漏偏移区的载流子浓度，还能够提高电流驱动能力。
【实施例2】
图3是本发明第2实施方式的半导体装置102的剖视图。图3的半导体装置102是以下这样的结构。例如，在阻抗为20～30Ωcm的P型硅基板29的表面上形成深度为20μm的低浓度的P型阱区30，杂质例如为硼，浓度为1×1016cm-3左右，在该P型硅基板29的表面上还形成了深度为20μm的低浓度的N型阱区31，杂质例如为磷，浓度为1×1017cm-3左右，该N型阱区31被设置为与P型阱区30相接。然后，在与N型阱区31隔着沟道形成区43的P型阱区30上的区域中，利用将抗蚀剂图案作为掩模的离子注入，形成深度为1μm的N型低浓度源偏移区32，杂质例如为磷，浓度为5×1017cm-3左右。
然后，为了在N型低浓度源偏移区32和第1漏偏移区33上生长LOCOS氧化膜35，利用选择性氧化形成例如左右的热氧化膜。这里，作为制作第2漏偏移区34的方法，可以使用这样的方法：为了在N型低浓度源偏移区32、第1漏偏移区33和第2漏偏移区34上生长LOCOS氧化膜35，而利用选择性氧化形成例如左右的热氧化膜，采用光抗蚀剂和湿法蚀刻来去除第2漏偏移区34上的LOCOS氧化膜，然后，利用热氧化，在硅表面上形成例如左右的栅氧化膜36。
然后，利用CVD法在栅氧化膜36上形成例如厚度为左右的多晶硅，在多晶硅上掺杂杂质例如磷至1×1020cm-3左右，通过形成抗蚀剂图案以及干法蚀刻，以覆盖从N型低浓度源偏移区32上的LOCOS氧化膜35的一部分到第2漏偏移区34的方式形成栅电极37。然后，将抗蚀剂图案作为掩模，对杂质例如砷进行离子注入，达到1×1020cm-3左右，以深度0.4μm形成N型高浓度源区38以及N型高浓度漏区39。
然后，例如利用CVD法，形成厚度为左右的保护氧化膜40。然后，对N型高浓度源区38上及N型高浓度漏区39上的保护氧化膜40进行开孔，在堆积铝合金后进行构图，在N型高浓度源区38上形成源电极41，在N型高浓度漏区39上形成漏电极42。
在实施例2的结构中，当然也能取得与实施例1相同的效果。

Claims (2)

1.一种半导体装置，其具有：
低浓度的第1导电型的阱区，其设置在第1导电型的半导体基板的表面上；
低浓度的第2导电型的阱区，其设置在所述第1导电型的半导体基板的表面上，且被设置为与所述第1导电型的阱区相接；
第2导电型的高浓度源区，其设置在所述第1导电型的阱区上；
第2导电型的低浓度源偏移区，其被设置为与所述高浓度源区相接；
第2导电型的高浓度漏区，其设置在所述第2导电型的阱区上；
第2导电型的第1低浓度漏偏移区，其被设置在所述第2导电型的阱区上，且与所述低浓度源偏移区隔着沟道形成区；
第2导电型的第2低浓度漏偏移区，其被设置在所述高浓度漏区与所述第1低浓度漏偏移区之间，且与两者相接；
第1LOCOS氧化膜和第2LOCOS氧化膜，它们分别设置在所述半导体基板的、所述低浓度源偏移区与所述第1低浓度漏偏移区的表面部分上；
栅氧化膜，其设置在所述第1LOCOS氧化膜上的一部分、所述沟道形成区、所述第2LOCOS氧化膜上的全部、以及所述第2低浓度漏偏移区上；
栅电极，其设置在所述栅氧化膜上；
源电极，其设置在所述高浓度源区上；
漏电极，其设置在所述高浓度漏区上；以及
保护氧化膜，其设置在所述源电极与所述漏电极以外的部分的表面上。
2.一种半导体装置，其具有：
低浓度的第1导电型的阱区，其设置在第1导电型的半导体基板的表面上；
低浓度的第2导电型的阱区，其设置在所述第1导电型的半导体基板的表面上，且被设置为与所述第1导电型的阱区相接；
第2导电型的高浓度源区，其设置在所述第1导电型的阱区上；
第2导电型的低浓度源偏移区，其被设置为与所述高浓度源区相接；
第2导电型的高浓度漏区，其设置在所述第2导电型的阱区上，且与所述第1导电型的阱区隔着第1漏偏移区以及第2漏偏移区；
第1LOCOS氧化膜和第2LOCOS氧化膜，它们分别设置在所述半导体基板的、所述低浓度源偏移区与所述第1漏偏移区的表面部分上；
所述低浓度源偏移区与所述第1漏偏移区之间的沟道形成区；
栅氧化膜，其设置在所述第1LOCOS氧化膜上的一部分、所述沟道形成区、所述第2LOCOS氧化膜上的全部以及第2漏偏移区上；
栅电极，其设置在所述栅氧化膜上；
源电极，其设置在所述高浓度源区上；
漏电极，其设置在所述高浓度漏区上；以及
保护氧化膜，其设置在所述源电极与所述漏电极以外的部分的表面上。
CN201010286410.9A 2009-09-17 2010-09-17 半导体装置 Expired - Fee Related CN102024851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-216244 2009-09-17
JP2009216244A JP5452146B2 (ja) 2009-09-17 2009-09-17 半導体装置

Publications (2)

Publication Number Publication Date
CN102024851A CN102024851A (zh) 2011-04-20
CN102024851B true CN102024851B (zh) 2014-09-03

Family

ID=43729648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010286410.9A Expired - Fee Related CN102024851B (zh) 2009-09-17 2010-09-17 半导体装置

Country Status (5)

Country Link
US (1) US8084833B2 (zh)
JP (1) JP5452146B2 (zh)
KR (1) KR101702668B1 (zh)
CN (1) CN102024851B (zh)
TW (1) TWI492381B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492866B1 (en) * 2012-01-09 2013-07-23 International Business Machines Corporation Isolated Zener diode
JP6077291B2 (ja) * 2012-12-10 2017-02-08 エスアイアイ・セミコンダクタ株式会社 不揮発性メモリ回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306700B1 (en) * 2000-08-07 2001-10-23 United Microelectronics Corp. Method for forming high voltage devices compatible with low voltages devices on semiconductor substrate
US6784490B1 (en) * 1999-09-24 2004-08-31 Matsushita Electric Industrial Co., Ltd. High-voltage MOS transistor
CN1667837A (zh) * 2004-03-12 2005-09-14 松下电器产业株式会社 半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241985A (ja) * 1995-03-06 1996-09-17 Nippon Motorola Ltd Ｌｄ−ｍｏｓトランジスタ
JPH1126766A (ja) 1997-06-27 1999-01-29 New Japan Radio Co Ltd Ｍｏｓ型電界効果トランジスタおよびその製造方法
JPH11224945A (ja) * 1998-02-05 1999-08-17 Matsushita Electron Corp 半導体装置
JP3350014B2 (ja) * 2000-01-31 2002-11-25 松下電器産業株式会社 半導体装置
US6730962B2 (en) * 2001-12-07 2004-05-04 Texas Instruments Incorporated Method of manufacturing and structure of semiconductor device with field oxide structure
JP2004281527A (ja) * 2003-03-13 2004-10-07 Toshiba Microelectronics Corp 半導体装置
JP2004342767A (ja) * 2003-05-14 2004-12-02 Sharp Corp 半導体記憶装置及び半導体装置、並びに携帯電子機器
JP2009038068A (ja) * 2007-07-31 2009-02-19 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784490B1 (en) * 1999-09-24 2004-08-31 Matsushita Electric Industrial Co., Ltd. High-voltage MOS transistor
US6306700B1 (en) * 2000-08-07 2001-10-23 United Microelectronics Corp. Method for forming high voltage devices compatible with low voltages devices on semiconductor substrate
CN1667837A (zh) * 2004-03-12 2005-09-14 松下电器产业株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW201130133A (en) 2011-09-01
US8084833B2 (en) 2011-12-27
TWI492381B (zh) 2015-07-11
KR20110030379A (ko) 2011-03-23
US20110062516A1 (en) 2011-03-17
JP2011066245A (ja) 2011-03-31
KR101702668B1 (ko) 2017-02-03
CN102024851A (zh) 2011-04-20
JP5452146B2 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
US6211552B1 (en) Resurf LDMOS device with deep drain region
KR101145558B1 (ko) 비대칭 헤테로―도핑된 고―전압ｍｏｓｆｅｔ（ａｈ２ｍｏｓ）
US6924531B2 (en) LDMOS device with isolation guard rings
US8058129B2 (en) Lateral double diffused MOS device and method for manufacturing the same
TWI524520B (zh) 功率金氧半場效電晶體與其形成方法
US20080290411A1 (en) Semiconductor device and method for fabricating the same
KR20160077541A (ko) 반도체 소자
JP2008140817A (ja) 半導体装置
US8227871B2 (en) Semiconductor device and method for manufacturing the same
US20150115314A1 (en) Semiconductor device and manufacturing method of the same
US9698217B1 (en) Semiconductor device
JP2013058575A (ja) 半導体装置及びその製造方法
KR20100064264A (ko) 반도체 소자 및 이의 제조 방법
JP2011243919A (ja) 半導体装置およびその製造方法
JP2009059949A (ja) 半導体装置、および、半導体装置の製造方法
CN100341140C (zh) 半导体器件及其制造方法
US7705399B2 (en) Semiconductor device with field insulation film formed therein
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
US10910493B2 (en) Semiconductor device and method of manufacturing the same
JP2009272453A (ja) トランジスタ、半導体装置及びその製造方法
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
CN102024851B (zh) 半导体装置
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP2004158680A (ja) 半導体装置およびその製造方法
JP2009038214A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160310

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140903

CF01 Termination of patent right due to non-payment of annual fee