CN102024677A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102024677A
CN102024677A CN2010102336057A CN201010233605A CN102024677A CN 102024677 A CN102024677 A CN 102024677A CN 2010102336057 A CN2010102336057 A CN 2010102336057A CN 201010233605 A CN201010233605 A CN 201010233605A CN 102024677 A CN102024677 A CN 102024677A
Authority
CN
China
Prior art keywords
identification number
server
lead frame
dimensional bar
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102336057A
Other languages
English (en)
Other versions
CN102024677B (zh
Inventor
横泽薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102024677A publication Critical patent/CN102024677A/zh
Application granted granted Critical
Publication of CN102024677B publication Critical patent/CN102024677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)

Abstract

提供了一种半导体器件的制造方法，其能够快速地调查在半导体产品制造工艺中产生的缺陷的原因。各种QFP制造步骤中的制造条件被存储在主服务器中，同时将它们与该QFP的标识号码相关联，并且将与该标识号码对应的二维条形码标记到该QFP的表面。在发生该QFP的缺陷的情况下，可以通过读取该QFP的二维条形码并从而确定该标识号码，立即找到主服务器中存储的该QFP的制造条件。

Description

半导体器件的制造方法
相关申请的交叉引用
2009年9月18号提交的日本专利申请No.2009-217825的公开，包括说明书，附图，以及摘要以其整体合并于此作为参考。
技术领域
本发明涉及半导体器件的制造方法。特别是，本发明涉及能够快速地调查半导体器件制造工艺中产生的缺陷的原因的半导体制造技术。
背景技术
半导体器件制造工艺广义地包括前工艺(晶圆工艺)和后工艺(组装工艺)，在前工艺中，通过结合光刻技术、CVD技术、溅射技术和刻蚀技术，将集成电路形成在半导体晶圆例如单晶硅晶圆的主表面(集成电路形成表面)上，在后工艺中，形成有集成电路的半导体晶圆被切割成多个半导体芯片并接着这些半导体芯片每个被密封到封装中，例如树脂或陶瓷封装。
半导体器件制造商通过在经由上述工艺制造的每个半导体产品(半导体封装)的表面上指示产品信息，诸如产品型号名称、客户标志标记以及产品码，来管理产品。
专利文件1(日本未审查专利公开No.Hei 11(1999)-008327)公开了一种半导体芯片标识放置方法，其允许即使在通过切片将半导体芯片从半导体晶圆分离之后，也能管理多个半导体芯片中的每一个。更具体地，首先关于形成在半导体晶圆上的多个半导体芯片，将芯片号和晶圆内芯片位置确定为芯片标识码。接着，当通过切片将这样被赋给芯片标识码的半导体芯片从半导体晶圆分离并安装到引线框架上时，将对应于每个半导体芯片的上述标识码的条形码附加到位于该半导体芯片附近的引线框架位置。该条形码由条形码读取器读取，接着在IC封装的组装之后，对应于该条形码读取器读取的条形码的条形码被附加到IC封装的背面。根据该半导体芯片标识码放置方法，即使在IC封装的组装之后，也可以通过读取附加到封装背表面的条形码，识别结合在该IC封装内的半导体芯片的制造批号和晶圆号。因此，有可能进行例如制造阶段的条件的跟踪调查。
专利文献2(日本未审查专利公开No.2004-022981)公开了一种用于在产品中的封装表面和引线框架的每个芯片安装部分的背面上都指示外部可见的产品信息的技术，该产品中芯片安装部分从封装背表面露出，像小尺寸半导体封装中的QFN(四方扁平无引脚封装)或者TSSOP(薄型缩小外形封装)。根据专利文献2，在产品类型之间共同点很低的产品信息，比如客户标志标记，产品型号名称，产品码和批次跟踪码被指示在封装表面，而在产品之间共同点很高的产品信息，诸如制造国码被指示在芯片安装部分的背面。封装表面上的产品信息通过封装成型之后的印刷，密封或激光标记而形成，而芯片安装部分的背面上的产品信息通过在开始封装组装之前的压制或者刻蚀预先形成。
发明内容
如上所述，半导体器件制造商通过在作为完成的产品的半导体产品(半导体封装)表面上指示产品信息而管理产品。
然而，近年来，半导体产品的类型多样化，并且半导体产品制造步骤也多样化和复杂，所以在发生半导体产品的缺陷的情况下，传统产品管理方法很难快速地调查缺陷的原因。
例如，在专利文献1中，通过将半导体芯片标识码以条形码的形式放置到半导体封装的背面，使得跟踪调查前工艺中的制造条件成为可能。该标识码不能在用于调查在后工艺中形成的缺陷的原因的跟踪调查中利用，因为它不包含关于在后工艺(组装工艺)中的制造条件的任何信息。
本发明的一个目的是提供一种管理方法，其能够快速地调查半导体产品的缺陷的原因。
从下面的说明书和附图，本发明的上述和其他目标和新型特征将显而易见。
下面是这里公开的发明的典型发明的概要。
在本发明的一个优选方面，提供一种半导体器件的制造方法，包括步骤：(a)提供基础构件，该基础构件包括具有芯片安装部分的器件区域和位于器件区域之外的外部框架部分；(b)在步骤(a)之后，将第一标识号码置于基础构件的外部框架部分；(c)在步骤(b)之后，将半导体芯片安装在基础构件的芯片安装部分上；(d)在步骤(c)之后，用树脂密封该半导体芯片使得外部框架部分被暴露，并且形成密封体；以及(e)在步骤(d)之后，读取第一标识号码，并将出自存储在服务器上的多条服务器内信息的、与所述读取的第一标识号码对应的第一服务器内信息，置于所述密封体，作为第二标识号码。
下面是本文公开的发明中的典型发明获得的效果的简要描述。
根据本发明优选的方面，可以通过读取附加到半导体封装的表面的条形码立即追踪到计算机上存储的制造半导体封装的条件，使得有可能快速采取对抗缺陷的措施。
附图说明
图1是示出根据本发明第一实施例的QFP的制造工艺的完整流程图；
图2是在制造该QFP中使用的引线框架的完整平面视图；
图3是在制造该QFP中使用的半导体芯片的完整平面视图；
图4是示出ID标记步骤的引线框架的平面视图；
图5是示出ID标记步骤的另一示例的引线框架的平面视图；
图6是示出将粘合剂提供到芯片托盘部分的步骤的引线框架的平面视图；
图7是示出芯片焊接步骤的引线框架的平面视图；
图8是示出芯片焊接步骤的另一示例的引线框架的平面视图；
图9是引线框架的部分放大平面视图，示出了引线键合步骤；
图10是示出成型步骤的引线框架的平面视图；
图11是引线框架的部分放大平面视图，示出了联结杆切断步骤；
图12是引线框架的平面视图，示出了激光标记步骤；
图13(a)和13(b)是示出将二维条形码标记到成型树脂的表面上的方法的图示，其中图13(a)是从平行于引线框架的移动方向的方向看到的引线框架的侧视图，图13(b)是从垂直于引线框架移动方向的方向看到的侧视图；
图14是示出激光标记步骤的另一示例的引线框架的平面视图；
图15是在外部电镀步骤之后的引线框架的部分放大平面视图；
图16是示出在引线框架切割步骤之后的密封体的平面视图；
图17是示出QFP的完成状态的截面图；
图18是示出根据本发明第二实施例的CSP的制造工艺的完整流程图；
图19是示出制造CSP中使用的映射基底的表面的完整平面视图；
图20是示出制造CSP中使用的映射基底的背面的完整平面视图；
图21是示出ID标记步骤的映射基底的平面视图；
图22是示出芯片焊接步骤的映射基底的平面视图；
图23是映射基底的部分放大平面视图，示出了引线键合步骤；
图24是示出成型步骤的映射基底的平面视图；
图25是示出激光标记步骤的映射基底的平面视图；
图26是示出激光标记步骤的另一示例的映射基底的平面视图；
图27是示出植球步骤的映射基底的部分截面图；以及
图28是示出CSP的完成状态的截面图。
具体实施方式
下面将参照附图详细描述本发明的实施例。在所有用于示例说明实施例的附图中，具有相同功能的构件由相同的附图标记标识，并且将省略对其重复的说明。在下面的实施例中，原则上将不重复相同或者相似部分的说明，除非特别需要这样说明。此外，在用于示例说明下面的实施例的附图中，即使平面图也可能加影线来方便对示例说明的结构的理解。
(第一实施例)
在该实施例中，将本发明运用于QFP(四方扁平封装)的制造，其是半导体封装的一种。图1是示出QFP的制造工艺的完整流程图。
为了制造QFP，首先提供图2中示出的引线框架以及图3中示出的半导体晶圆作为基础构件(芯片安装构件)。
<关于引线框架>
图2所示的引线框架LF由铜(Cu)或铜合金形成，并且包括多个器件区域(将成为半导体器件的区域)，以及位于器件区域之外的外部框架部分8。每个器件区域包括芯片安装区域(芯片托盘，芯片安装部分)4作为用于安装半导体芯片的部分，在芯片安装区域4周围形成的多个引线5，与芯片安装区域4集成地形成的多个悬挂引线6，以及与引线5和悬挂引线6集成地形成的联结杆7。引线5，悬挂引线6以及联结杆7由外部框架部分8支撑。芯片安装区域4由外部框架部分8通过悬挂引线6支撑。
实际引线框架具备大量的芯片托盘4，但是这里具备三个器件区域的引线框架LF被示例来使得图更容易看。即，由于引线框架LF是用于安装三个半导体芯片的结构，从一个引线框架可以获得三个QFP。
尽管本实施例中使用的引线框架LF是由铜或者铜合金形成的，它也可以由基于铁的金属形成。
<关于半导体芯片>
图3中所示的半导体晶圆1A是在完成前工艺和后续的切片步骤之后的状态。它是在分成很多半导体芯片1的分割状态。在该实施例中，如图3所示，多个半导体芯片1关于在半导体晶圆1A的外部边缘部分形成的刻痕以矩阵形状形成。上述的前工艺包括通过组合光刻技术、CVD技术、溅射技术和刻蚀技术在半导体晶圆1A的每个半导体芯片1上形成集成电路的多个步骤，并且还包括电特性检查步骤，其中用探针与在每个半导体芯片1的主表面上形成的每个键合焊盘2的表面接触，并且确定集成电路的构成元件是否良好以及用于连接在元件之间的每个布线线路是否导通。
根据该实施例，在前工艺中准备每个半导体芯片的芯片标识号(ID)，包括半导体晶圆1A的生产批次号、半导体晶圆号、涉及的半导体芯片1在半导体晶圆1A中的位置、以及关于半导体芯片1是否有缺陷的信息，接着在后工艺中接收半导体晶圆1A之后，芯片标识号存储在服务器(晶圆映射数据管理服务器WS)中。从而，通过参考晶圆映射数据管理服务器(WS)，有可能容易地确定每个半导体芯片1在哪个生产批次中制造，以及每个半导体芯片1在哪个半导体晶圆1A上以及在哪个位置。
接着，参照图1的完整流程图，以及图4到17，逐步地描述本实施例的QFP制造方法。
<ID标记步骤>
首先，提供预定数量的图2所示的引线框架LF。接着，在每个引线框架LF中，如图4所示，用于标识引线框架LF的标识号(ID)被附加到位于每个引线框架LF的器件区域之外的外部框架部分8的表面(上表面，主表面)。该实施例中使用的标识号(ID)是一种二维码(BC1)。例如，如果提供的引线框架LF的数量是100，以二维码(BC1)的形式按次序将数字00、01、……、99标记到这些引线框架LF。
二维条形码(BC1)是一种在纵向和横向两个方向上具有信息的条形码，并且特征在于与在仅一个方向上具有信息的一维条形码相比，能够记录的信息的量极大。此外，由于与一维条形码相比二维条形码可以在面积上减小，它也可以标记到具有窄的外部框架部分8的引线框架部分LF的表面上。在每个引线框架部分LF的外部框架部分8的面积足够宽的情况下，可以标记一维条形码代替二维条形码(BC1)。
通过这样以条形码的形式将每个引线框架LF的标识号标记到引线框架LF的表面，有可能使得确定引线框架标识号自动化。
使用激光束来将二维条形码(BC1)标记到引线框架LF的表面。该实施例中使用的激光器要求满足如下条件：160W到170W的功率、27到35kHz的脉冲发生频率(Qsw)、以及100到120rpm的多角镜旋转。特别地，在每个引线框架LF由铜(Cu)或者铜合金形成的情况下，优选使用波长大约532nm的激光束(所谓的绿色激光束)。由于与其他波长的激光束(例如波长约1064nm的红外光)相比，铜对绿色激光束的吸收高，很容易控制激光输出。因此，通过使用绿色激光束，二维条形码(BC1)可以很高的精度标记到每个引线框架LF的表面。此外，引线框架表面的污染被减小，因为可以降低在标记期间从每个引线框架LF的表面产生的粉尘颗粒的量。
在将二维条形码(BC1)标记到每个引线框架LF的时候，为了防止二维条形码(BC1)被损坏并且变得在后续的制造步骤中不可读，可以将相同的二维条形码(BC1)标记到外部框架部分8的多个位置，如图5所示。
接着使用图1所示的条形码读取器(R0)，读取标记到每个引线框架LF的二维条形码(BC1)，并且这样读出的标记号存储在服务器(引线框架映射数据管理服务器LS)中。现在，在引线框架映射数据管理服务器(LS)中，完成了记录应用到对应于每个标识号的基础构件的每个步骤条件的准备。
此外，通过图像识别使用摄像机(C0)执行每个引线框架LF的外观检查，来检查是否有缺陷(例如，引线5的丢失或者变形)。在如果检测到缺陷的情况下，进行涉及的引线框架LF的标识号和缺陷的部分之间的关联，接着这样获得的信息存储在引线框架映射数据管理服务器(LS)中。
<芯片焊接步骤>
接着，将二维条形码(BC1)标记在其上的引线框架LF传送到在芯片焊接步骤中使用的芯片焊接器(芯片焊接设备)。接着，如图6所示，将粘合剂9供应到引线框架LF上每个芯片安装区域4(芯片托盘，芯片安装部分)的表面。此后，如图7所示，从图3所示的半导体晶圆1A获得的半导体芯片1被逐个拾取并分别安装到芯片托盘4上。即，每个半导体芯片1通过粘合剂9安装到每个芯片安装区域4上。
为了将每个半导体芯片1安装到引线框架LF的每个芯片安装区域4上，利用图1所示的位置识别摄像机(C1)进行半导体芯片1和关联的芯片托盘4之间的对准。接着，使用识别装置(条形码读取器R1)读取标记到引线框架LF的二维条形码(BC1)，并且出自在前一步骤(这里为ID标记步骤)中存储在服务器(读取框架映射数据管理服务器LS)上的信息(服务器内信息)的、对应于芯片焊接器(芯片焊接设备)中条形码读取器(R1)识别的引线框架LF的信息(标识号)被从服务器的内部取出。接着检查在识别的引线框架LF的部分上是否有任何缺陷。如果具有考虑中的分配给它的标识号的引线框架LF的部分上有任何缺陷(例如，如果有芯片安装区域4的缺失或变形)，半导体芯片1不安装到位于包括缺陷的部分(该例子中为中央部分)的芯片安装区域4上，如图8所示。
为了将每个半导体芯片安装到引线框架LF的每个芯片安装区域1上，参考存储在晶圆映射数据管理服务器(WS)中的涉及的半导体芯片1的标识信息，并进行检查来查看对应于该标识信息的半导体芯片1是否是缺陷产品。如果涉及的半导体芯片1是缺陷产品，不将它安装到芯片安装区域4上。
接着，在从二维条形码(BC1)获得的引线框架LF的标识号和安装在引线框架LF上的半导体芯片1的标识号之间进行关联，并且这样获得信息(经过校正的服务器内信息)被存储在服务器(主服务器MS)中。此外，在当将半导体芯片1安装到引线框架LF的芯片托盘4上时使用的条件(制造条件，例如使用的芯片焊接设备的型号以及粘合剂9的类型)和引线框架LF的标识号之间进行关联，并且这样获得的信息存储在主服务器(MS)中。
以这种方式，半导体芯片1被安装到每个引线框架LF的每个芯片托盘4上，在每个引线框架LF的标识号和安装在该引线框架LF上的每个半导体芯片的标识号之间进行关联，并且这样获得的信息被存储在主服务器(MS)中。此外，在当将半导体芯片1安装到每个引线框架LF上的每个芯片托盘4上时使用的条件和每个引线框架LF的标识号之间进行关联，并且这样获得的信息存储在主服务器(MS)中。
此后，每个引线框架LF被放置到单晶圆烘焙炉中并且粘合剂9被热固化来分别将各半导体芯片4固定到芯片托盘4上。
<引线键合步骤>
接着，将已经经受芯片焊接步骤的每个引线框架LF传送到引线键合步骤中使用的引线键合器(引线键合设备)。接着使用图1中所示的位置识别摄像机(C2)，将引线框架LF放到引线键合设备的平台上，并且此后，如图9(引线框架LF的部分放大平面视图)所示，将每个半导体芯片1的键合焊盘2和引线5通过导电构件3电耦合在一起。该实施例中使用的导电构件是金(Au)引线。
接着，使用识别装置(条形码读取器R2)读取标记到引线框架LF的二维条形码(BC1)，并且出自在前一步骤中存储在服务器(引线框架映射数据管理服务器LS)上的多条基础构件信息(服务器内信息)的、对应于引线键合器(引线键合设备)中条形码读取器(R2)识别的引线框架LF的信息(标识号)被从服务器的内部取出。接着检查在识别的引线框架LF的部分上是否有任何缺陷。从而，如果具有分配给它的所述标识号的引线框架LF的部分上有缺陷，引线3不键合到包括该缺陷的部分。
接着，在针对引线3的键合条件(制造条件，例如使用的引线键合设备的型号以及每个引线3的直径)和从二维条形码(BC1)获得的引线框架LF的标识号之间进行关联，并且这样获得的信息(经过校正的服务器内信息)存储在主服务器(MS)中。
以这种方式，安装在每个引线框架LF上的每个半导体芯片的键合焊盘和引线5电耦合在一起，接着在针对引线3的键合条件和每个引线框架LF的标识号之间进行关联，并且这样获得的信息存储在服务器(主服务器MS)中。
此后，进行每个引线框架LF的外观检查来查看引线3寻找断开或者短路。在如果检查到缺陷的情况下，从二维条形码(BC1)获得的关联的引线框架LF的标识号，以及有缺陷的部分被相互关联，并且这样获得的信息被存储在引线框架映射数据管理服务器(LS)中。
<成型步骤>
已经经受引线键合步骤(或者外观检查步骤)的引线框架LF接着被传送到成型步骤(树脂密封步骤)中使用的成型设备(模子)中。接着，将引线框架LF置于成型设备的模子(未示出)中，并且如果需要，使用成型设备中的识别装置(条形码读取器R3)读取标记到引线框架LF的二维条形码(BC1)。此外，出自在前一步骤中存储在服务器(引线框架映射数据管理服务器LS)上的基础构件信息(服务器内信息)的、对应于成型设备中的条形码读取器R3识别的引线框架LF的信息(标识号)被从服务器的内部取出。接着，如图10所示，半导体芯片1、引线3、芯片安装区域(芯片托盘)4、引线5的部分(内部引线)以及悬挂引线6的部分被用树脂(成型树脂)密封以形成密封体(树脂密封体)10。在此情况下，器件区域(半导体芯片1安装在器件区域中)由树脂密封为，使得形成在外部框架部分8上的标识号(ID，二维条形码BC1)暴露于密封体10的外部。此外，使用图1所示的摄像机(C3)监测树脂填充情况。
接着，使用条形码读取器(R3)读取标记到引线框架LF的二维条形码(BC1)，此后，在从二维条形码(BC1)获得的引线框架LF的标识号和成型条件(制造条件，例如使用的成型设备的型号以及密封体10的类型)之间进行关联，并且这样获得的信息(经过校正的服务器内信息)存储在服务器(主服务器MS)中。
以这种方式，每个引线框架LF被加载到成型设备的模子中，并且每个半导体芯片1、引线3、芯片安装区域(芯片托盘)4、引线5的部分(内部引线)以及悬挂引线6的部分被用树脂密封。此外，在成型条件和每个引线框架LF的标识号之间进行关联，并且这样获得的信息存储在主服务器(MS)中。
<联结杆切割步骤>
接着，如图11所示，暴露于密封体10的外部的引线框架LF的联结杆7，被切割以将引线(外部引线)5彼此电分开。联结杆7在之前的树脂密封步骤中用于防止树脂从形成密封体10的区域泄漏到外部。在该联结杆切割步骤中，使用图1所示的摄像机(C4)监测切割的状态。
接着，使用识别装置(条形码读取器R4)读取标记到引线框架LF的二维条形码(BC1)，此后，在从二维条形码(BC1)获得的引线框架的标识号和针对联结杆的切割条件(制造条件，例如使用的切割机的型号)之间进行关联，并且这样获得的信息(经过校正的服务器内信息)存储在服务器(主服务器MS)中。
以这种方式，每个引线框架LF的联结杆7被切割，并且在针对联结杆的切割条件和引线框架LF的标识号之间进行关联，并且这样获得的信息存储在主服务器(MS)中。
之后，每个引线框架LF被置于单晶圆烘焙炉中，并且密封体10的构成树脂被完全固化。
<激光标记步骤>
接着，已经经受成型步骤(或者烘焙工艺)的引线框架LF被传送到激光标记步骤中使用的设备，并且二维条形码(BC2)被标记到在引线框架LF上形成的每个密封体10的表面。
在该二维条形码(BC2)形成步骤中，首先使用激光标记设备中的识别装置(条形码读取器R5)读取标记到基础构件(引线框架LF)的器件区域之外的部分(外部框架部分8)的二维条形码(BC1)。接着，出自在前一步骤中存储在服务器(引线框架映射数据管理服务器LS)上的基础构件信息(服务器内信息)的、对应于激光标记设备中条形码读取器(R5)识别的引线框架LF的信息(例如服务器内信息、芯片位置信息、晶圆生产批次号、半导体晶圆号、组装批次号、产品型号)被从服务器的内部取出。接着该取出的信息被在密封体10的表面侧形成为新的标识号(二维条形码BC2)。
关于要存储在形成于密封体的表面上的二维条形码(BC2)中的信息，有可能选择性地调用服务器管理的信息并让它存储在二维条形码(BC2)中，而对所述信息不做任何限制。因此，存储在二维条形码(BC2)中的信息可以是与标记在引线框架LF的外部框架部分8上的二维条形码(BC1)相同的信息。在该情况下，通过在条形码读取器识别之后从已经存储在引线框架映射数据管理服务器(LS)上的基础构件信息整理对应的基础构件(引线框架LF)的信息，有可能提取出前述的各条信息。在该实施例中，激光标记步骤中使用的激光器的条件与ID标记步骤中使用的条件相同，但是对此没有限制。
图13(a)和13(b)是示出标记二维条形码(BC2)的方法的图示，其中图13(a)是从平行于引线框架LF的移动方向的方向看到的侧视图，图13(b)是从垂直于引线框架LF的移动方向的方向看到的侧视图。在这两个图中，数字11表示激光标记设备的导轨并且数字12表示传送棘爪。
为了将二维条形码(BC2)标记到在引线框架LF上形成的密封体10的表面上，首先使用条形码读取器(R5)读取标记到引线框架LF的外部框架部分8的二维条形码(BC1)，以确定引线框架LF的标识号。如图13所示，当用导轨11支撑和传送引线框架LF时，仅支撑引线框架LF的下表面，因此通过将条形码读取器(R5)置于引线框架LF之上，可以容易地读取二维条形码(BC1)。当由条形码读取器(R5)读取二维条形码(BC1)时，优选地停止导轨11或者允许引线框架LF以低速移动。
接着，以连续的方式将激光束LB照射到密封体10的表面，来将对应于涉及的引线框架LF的标识号的二维条形码(BC2)标记到每个表面。在该实施例中，尽管没有示出，产品信息(例如产品型号名称、客户标志标记、产品码)的标记也在将二维码(BC2)标记到每个密封体的表面的时候标记到那里。通过这样做，标记步骤可以作为单一的步骤完成，并且因此可以简化制造工艺。
当标记二维条形码(BC2)和标记时，参考引线框架映射数据管理服务器(LS)来检查是否有缺陷在目前为止经过的步骤中在所涉及的引线框架LF的部分上发生。如果在引线框架LF的部分上发生了缺陷，二维条形码(BC2)和标记不标记到包括缺陷的密封体10(在该示例中为中央的密封体)的表面，如图14所示。尽管在该实施例中参照在每个密封体10的表面侧上形成二维条形码(BC2)的示例，所考虑的条形码可以在密封体10的背表面侧上形成。
接着，使用摄像机(C5)，进行检查来查看是否确定地标记了二维条形码(BC2)和标记，并且将结果存储在主服务器(MS)中同时将结果与涉及的引线框架LF的标识号相关联。
<外部电镀步骤>
接着，在完成二维条形码(BC2)和标记的标记之后的引线框架LF被浸入到电解电镀槽中来在暴露于密封体10的外部的引线框架LF的表面上形成电镀层(电镀膜)，该电镀层包括所谓的无铅焊料(在RoHS指令中铅(Pb)含量被规定为1000ppm(0.1wt％)或更低)。该实施例中的无铅焊料的材料是锡(Sn)或者包含锡作为主要成分的合金，更具体地，锡(Sn)-铋(Bi)合金。
作为外部电镀的结果，在标记到引线框架LF的外部部分8的二维条形码(BC1)的表面上也形成了电镀层，导致电镀层在标记到引线框架LF的外部框架部分8的二维条形码(BC1)的凹槽中的沉积，如图15所示。因此，条形码读取器很难识别已经在外部框架部分8上形成的二维条形码(BC1)。
然而，在该实施例中，在外部电镀步骤之前，基于标记到外部框架部分8的二维条形码(BC1)和存储在引线框架映射数据管理服务器(LS)中的信息，二维条形码(BC2)被标记到每个密封体10的表面，使得可以避免上述不便。
此外，在例如通过墨水涂标的方法形成二维条形码(BC2)的情况下，会担心形成的信息(二维条形码)可能被外部电镀步骤中使用的电镀溶液变形(溶化)。然而，在该实施例中，由于二维条形码(BC2)通过刻印标记形成，即使外部电镀在形成二维条形码(BC2)之后执行，也不担心二维条形码(BC2)被电解溶液变形。
<引线框架切割步骤>
接着，在完成上述外部电镀之后的引线框架LF被传送到引线框架切割步骤。在该步骤中，如图16所示，引线框架LF的不必要的部分(联结杆7和外部框架部分8)，即暴露于密封体10的外部的部分被切掉。接着，如图17所示，暴露于密封体10的外部的引线(外部引线)被形成为鸥翼形，从而完成了QFP。
接着使用图1所示的条形码读取器(R6)读取每个QFP的二维条形码(BC2)。没有在密封体10的表面上标记二维条形码(BC2)的QFP被作为缺陷产品去除，并且只有确定为非缺陷产品的QFP被拾取并储存在托盘上。
<测试步骤>
接着，在托架上存储为非缺陷产品的QFP每个被传送到测试步骤，其中执行老化(burn-in)测试和电特性测试。在老化测试步骤，QFP被借助图1所示的摄像机(C6)加载到老化插口，而在电特性测试中，QFP被借助摄像机(C7)加载到测试插口。
接着，QFP的二维条形码(BC2)由条形码读取器(R7)读取。此外，在测试结果和QFP的标识号之间进行关联，并且这样获得的信息被存储在主服务器(MS)中。
<最终外观检查步骤>
接着，在上述测试步骤中确定为非缺陷产品的每个QFP被传送到最终外观检查步骤。在该步骤中，使用图1所示的摄像机(C8)通过图像识别进行外观检查，来查看是否有引线5(外部引线)的缺失或者变形。
接着，使用条形码读取器(R8)读取每个QFP的二维条形码(BC2)。此外，测试结果和QFP的标识号被相互关联，并且这样获得的信息被存储在主服务器(MS)中。
这样通过上述步骤制造的QFP被从制造商输运到客户，在客户那里它们每个被安装到预定的布线衬底上并且接着被使用。从制造商到客户的运输联系上述二维条形码(BC2)而被管理。
在该实施例中，标识号(ID，二维条形码)被标记到基础构件(引线框架LF)的外部框架部分8上，并且在成型步骤中读取，接着，从引线框架映射数据管理服务器(LS)中存储的信息中，对应于这样读取的基础构件标识号(第一标识号)的信息(服务器内信息)被加密为新的标识号(ID，二维条形码)，并且这样加密的标识号(第二标识号)被置于(形成于)密封体10上。
在QFP的运输之后完成的半导体器件(QFP)在客户方发生缺陷的情况下，制造商用条形码读取器读取标记到有缺陷的QFP的密封体10的二维条形码(BC2)，从而确定该QFP的标识号。
在制造商的主服务器(MS)中，前工艺信息，诸如每个QFP中密封的半导体芯片从哪个制造批次的半导体晶圆生产，以及它在半导体晶圆上位于哪个位置，与涉及的QFP的标识号相关联地存储。后工艺信息，诸如在上面的芯片焊接步骤、引线键合步骤、成型步骤、联结杆切割步骤、激光标记步骤、外部电镀步骤、以及引线框架切割步骤中每个QFP在什么条件下以及由什么制造设备制造，以及对应的操作员信息以及使用的材料，也与涉及的QFP的标识号相关联地存储在制造商的主服务器(MS)中。
因此，通过读取每个QFP的二维条形码(BC2)来确定该QFP的标识号，可以立刻追踪到在主服务器(MS)中存储的该QFP的制造条件。结果，可以在如果QFP有缺陷的情况下调查缺陷的原因，从而可能通过将缺陷的原因反馈到制造工艺，快速地采取措施对抗缺陷。
上述的制造方法可以不仅应用于输运到客户的QFP的抗缺陷措施，也应用到对抗制造工艺中发生的缺陷的措施。更具体地，如果在QFP的制造期间找到了QFP的缺陷，那么通过读取标记到涉及的引线框架LF的二维条形码(BC1)，或者通过读取标记到涉及的密封体10的二维条形码(BC2)，可以立刻用放到那里的该标识号追踪到半成品的在之前步骤中的制造条件，并且在制造工艺的过程中快速地调查缺陷的原因。
尽管在该实施例中参考QFP作为使用引线框架组装的半导体封装的示例，不用说也知道本发明也适用于使用引线框架的其他半导体封装，例如QFN或者TSSOP。
(第二实施例)
在该实施例中，将本发明运用于CSP(芯片尺寸封装)的制造，其是半导体封装的一种。图18是示出CSP的制造工艺的完整流程图。对于与第一实施例中相同的内容，诸如配置，条件和效果，对其的说明将被省略。
为了制造CSP，首先提供形成有诸如图19和图20中示出的多个器件区域的布线衬底(映射衬底)20以及半导体晶圆作为基础构件(芯片安装构件)。图19是示出映射衬底20的表面(上表面，主表面)的完整平面视图，图20是示出映射衬底20的背表面(下表面，封装表面)的完整平面视图。
<关于映射衬底>
映射衬底20是作为稍后将描述的CSP的布线衬底25的矩阵的大尺寸的布线衬底。通过沿图19中的点划线指示的切片线格子状地切割映射衬底20，获得多个布线衬底25。沿着切片线L映射衬底20在其长边方向被分成六个块，而在其短边方向分成三个块。每个块是在切割映射衬底20之后变成一个布线衬底25的一块区域。因此，可以从映射衬底20获得总共3×6＝18个CSP。
在映射衬底20的每个块中由铜(Cu)形成大量的导体图案。这些导体图案中，触点(电极焊盘，键合引线)21示于图19中，而电极(电极焊盘，凸块触点)22示于图20中。尽管没有示出，电连接到触点21的布线线路形成在映射衬底20的表面上。那些布线线路还经由刺穿映射衬底20的通路孔内形成的导电构件(通孔线路)电连接到映射衬底20背面上的电极22。除了形成触点21的区域，映射衬底20的表面由(抗焊剂的)绝缘膜覆盖。类似地，除了形成电极22的区域，映射衬底20的背面由(抗焊剂的)绝缘膜覆盖。触点21和电极22的表面每个形成有镀层，其是例如镍(Ni)层和叠加在镍层之上的金(Au)层的复合层。
<关于半导体芯片>
制造CSP中使用的半导体晶圆没有具体限制，但其例如是第一实施例中使用的半导体晶圆1A。如上所述，半导体晶圆1A被分成大量的半导体芯片1。对每个半导体芯片1放置标识号(ID)，该标识号包括的信息诸如半导体晶圆1A的生产批次号、晶圆号、半导体芯片1在半导体晶圆1A中的位置、以及半导体芯片1是否为有缺陷产品。芯片标识号由服务器(晶圆映射数据管理服务器WS)管理。
接着，参照图18的完整流程图，以及图21到28，逐步地描述根据本实施例的CSP制造方法。
<ID标记步骤>
首先，提供预定数量的图19和20所示的映射衬底。接着，向每个映射衬底20的外部框架部分8的表面(上表面)标记与映射衬底20的标识号(ID)对应的二维条形码(BC3)。如图19到26所示，映射衬底20的外部框架部分8为位于在前面描述的十八个块之外以及在后面将描述的每个器件区域(形成密封体23的区域)之外的区域。
为了将二维条形码(BC3)标记到映射衬底20的表面(上表面，主表面)，使用激光束(例如，波长大约1064nm的红外光)。代替用激光束进行标记，可以将例如具有打印在其上的二维条形码(BC3)的封条固定到外部框架部分8的表面。此外，可以将相同的二维条形码(BC3)标记到外部框架部分8的多个位置，或者在外部框架部分8的面积足够宽的情况下，可以标记一维条形码代替二维条形码(BC3)。
通过以条形码的形式这样标记映射衬底20的标识号，可以使映射衬底20的标识号的确定自动化。
接着，使用图18所示的条形码读取器(R0)，标记到每个映射衬底20的二维条形码(BC3)被读取并存储在映射衬底数据管理服务器(BS)中。现在，在映射衬底数据管理服务器(BS)中关于记录每个步骤中的条件的准备完成了，其中所述步骤是应用到对应于不同标识号的基础构件的。
此外，每个映射衬底20经受通过使用摄像机(C0)的图像识别的外观检查。如果检测到映射衬底的缺陷，在映射衬底的标识号和有缺陷的块之间进行关联，并且这样获得的信息存储在映射衬底数据管理服务器(BS)中。
此后，每个映射衬底20的表面经受等离子清洁或者化学清洁，以清洁触点21和电极22的表面。这是因为，如上所述，在映射衬底20的表面上形成了(抗焊剂的)绝缘膜，并且在由激光束对基础构件(映射衬底20)的照射引起的热量的影响下，从绝缘膜产生污染物(排出气体)。因此，在该实施例中，在ID标记步骤之后并在芯片焊接步骤之前，提供清洁基础构件的步骤。
<芯片焊接步骤>
接着，将二维条形码(BC3)标记在其上的映射衬底20传送到在芯片焊接步骤中使用的设备(芯片焊接设备)。接着，将粘合剂(未示出)逐块供应到映射衬底20的表面上。此后，如图22所示，从图3所示的半导体晶圆1A获得的半导体芯片1被逐个拾取，并且每个这样拾取的半导体芯片被安装到每个块(芯片安装区域)上。
当将半导体芯片1安装到映射衬底20的每个块(芯片安装区域)上时，利用图18所示的位置识别摄像机(C1)进行半导体芯片1和块之间的对准。此外，使用条形码读取器R1读取标记到映射衬底20的二维条形码(BC3)，并且出自在前一步骤(ID标记步骤)中存储在服务器(映射衬底数据管理服务器BS)上的多条基础构件信息(服务器内信息)的、对应于芯片焊接设备中条形码读取器(R1)识别的映射衬底20的标识号被从服务器的内部取出。接着检查在这样识别的映射衬底20的部分上是否有任何缺陷。从而，如果对应于该标识号的映射衬底20的部分上有缺陷，半导体芯片1不安装到包括该缺陷的块上。
当将半导体芯片1安装到映射衬底的每个块上，参考存储在晶圆映射数据管理服务器(WS)中的半导体芯片1的标识号，并进行检查来查看对应于该标识号的半导体芯片1是否是缺陷产品。如果半导体芯片1是缺陷产品，不将它安装到映射衬底20上。
接着，在从二维条形码(BC3)获得的映射衬底20的标识号和安装在映射衬底20上的半导体芯片1的标识号之间进行关联，并且这样获得的信息被存储在服务器(主服务器MS)中。此外，在当将半导体芯片1安装到映射衬底20上时使用的条件(例如使用的芯片焊接设备的型号以及粘合剂的类型)和映射衬底20的标识号之间进行关联，并且这样获得的信息存储在主服务器(MS)中。
以这种方式，半导体芯片1被安装到映射衬底20的每个块上，在每个映射衬底20的标识号和这样安装在每个映射衬底20上的半导体芯片1的标识号之间进行关联，接着这样获得的信息被存储在主服务器(MS)中。此外，在当将半导体芯片1安装到每个映射衬底20上的每个块上时使用的条件和每个映射衬底20的标识号之间进行关联，接着这样获得的信息存储在主服务器(MS)中。
<引线键合步骤>
接着，将已经经受上述芯片焊接步骤的映射衬底20传送到引线键合步骤中使用的设备(引线键合设备)。接着确定映射衬底20在引线键合设备的平台上的位置。此后，如图23(以大尺度示出映射衬底20的部分的平面视图)所示，将半导体芯片1的键合焊盘2和映射衬底20的触点21通过导电构件3电耦接在一起。该实施例中使用的导电构件3是如第一实施例中所使用的金(Au)引线。
接着，使用条形码读取器(R2)读取标记到映射衬底20的二维条形码(BC3)，并且出自在前一步骤(ID标记步骤)中存储在映射衬底数据管理服务器BS上的基础构件信息(服务器内信息)的、对应于条形码读取器(R2)识别的映射衬底20的标识号被从服务器的内部取出。接着检查在识别的映射衬底20的部分上是否有缺陷。从而，如果对应于涉及的标识号的映射衬底20的部分上有缺陷，引线3不键合到包括该缺陷的块的触点21上。
接着，在针对引线3的键合条件(例如使用的引线键合设备的型号以及每个引线3的直径)和从二维条形码(BC3)获得的映射衬底20的标识号之间进行关联，并且这样获得的信息存储在主服务器(MS)中。
以这种方式，安装在每个映射衬底20上的半导体芯片1的键合焊盘2和触点21电耦合在一起，接着在针对引线3的键合条件和每个映射衬底20的标识号之间进行关联，接着这样获得的信息存储在主服务器(MS)中。
此后，进行每个映射衬底20的外观检查来查看引线3寻找断开或者短路。在如果检查到缺陷的情况下，从二维条形码(BC3)获得的关联的映射衬底20的标识号，以及有缺陷的块被相互关联，并且这样获得的信息被存储在映射衬底数据管理服务器(BS)中。
<成型步骤>
已经经受引线键合步骤(或者外观检查)的映射衬底20的表面接着经受等离子清洁并且此后映射衬底被传送到成型步骤中使用的设备。接着，将映射衬底20置于成型设备的模子(未示出)中，并且如果需要，使用成型设备识别装置(条形码读取器R3)读取标记到映射衬底20的二维条形码(BC3)，接着，出自在前一步骤中存储在服务器(映射衬底数据管理服务器BS)上的基础构件信息(服务器内信息)的、对应于条形码读取器(R3)识别的映射衬底20的标识号被从服务器的内部取出。
接着，如图24所示，半导体芯片1、引线3和触点21被用成型树脂密封以形成密封体(树脂密封体)23。在此时，器件区域(半导体芯片1安装在器件区域中)由树脂密封为，使得形成在外部框架部分8上的标识号(二维条形码BC3)暴露于密封体23的外部。此外，使用图18所示的摄像机(C3)监测树脂填充情况。在该成型步骤中，半导体芯片1、引线3和触点21并非逐块密封，而是所有的块用树脂一次密封。因此，映射衬底20除了外部框架8之外的整个表面由密封体23覆盖。
接着，使用条形码读取器(R3)读取标记到映射衬底的外部框架8的二维条形码(BC3)，此后，在映射衬底20的标识号和成型条件(例如使用的成型设备的型号以及密封体23的类型)之间进行关联，并且这样获得的信息存储主服务器MS中。
以这种方式，每个映射衬底20被加载到成型设备的模子中，并且半导体芯片1、引线3、和触点21被用树脂密封。此外，在成型条件和每个映射衬底20的标识号之间进行关联，并且这样获得的信息存储在主服务器(MS)中。
<激光标记步骤>
之后，每个映射衬底20被置于单晶圆烘焙炉中，允许密封体完全固化，接着，被传送到激光标记步骤中使用的设备，其中二维条形码(BC4)被逐块标记到密封体23的表面。
在该二维条形码(BC4)形成步骤中，首先使用激光标记设备中的条形码读取器(R4)读取标记到映射衬底20的外部框架部分8的二维条形码(BC3)。接着，出自在前一步骤中存储在映射衬底数据管理服务器(BS)上的基础构件信息(服务器内信息)的、对应于条形码读取器(R4)识别的映射衬底20的信息(例如服务器内信息，芯片位置信息，晶圆生产批次号，半导体晶圆号，组装批次号，产品型号)被从服务器的内部取出。接着该取出的信息被在密封体23的表面侧形成为新的标识号(二维条形码BC4)。当将二维条形码(BC4)标记到密封体23的表面上时，还标记产品信息(例如产品型号名称，客户标志标记，以及产品码)的标记(未示出)。
关于存储在形成于密封体23的表面上的二维条形码(BC4)中的信息，有可能选择性地调用服务器管理的信息并让它存储在二维条形码中，而对所述信息不做任何限制。因此，存储在二维条形码(BC4)中的信息可以是与标记在映射衬底20的外部框架部分8上的二维条形码(BC3)相同的信息。在该情况下，在使用条形码读取器识别之后，通过从存储在映射衬底数据管理服务器(BS)上的基础构件信息整理对应的映射衬底20的信息，有可能提取出前述的各条信息。在该实施例中，激光标记步骤中使用的激光器的条件与ID标记步骤中使用的条件相同，但是对此没有限制。此外，用于形成二维条形码(BC4)的方法不限于使用激光束的方法。例如，具有分别打印于其上的二维条形码(BC4)的封条可以固定到密封体23的表面。
当标记二维条形码(BC4)和标记时，参考映射衬底数据管理服务器(BS)来检查是否有缺陷在任何过去的步骤中在映射衬底20的部分上发生。如果在映射衬底20的部分上找到了缺陷，二维条形码(BC4)和标记不标记到包括缺陷的块上，如图26所示。
接着，使用摄像机(C4)，逐块进行检查来查看是否正确地标记了二维条形码(BC4)和标记，并且将检查结果存储在主服务器(MS)中同时将检查结果与涉及的映射衬底20的标识号相关联。
<植球步骤>
接着，在经过二维条形码(BC4)和标记的标记之后的映射衬底20被传送到植球步骤。接着，如图27中所示，作为CSP的外部耦接端子的焊料凸起(球电极)24被耦接到在映射衬底20的背表面上形成的电极22。在此情况下，使用图18所示的摄像机(C5)检查电极22和焊料凸起24之间耦接的状态，并且将检查结果存储在主服务器(MS)中同时将检查结果与涉及的映射衬底20的标识号相关联。
<切片步骤>
接着，在完成焊料球24的耦接之后的映射衬底20被传送到切片步骤，其中沿着图19所示的切片线L将映射衬底20切片。当对映射衬底20切片时，利用图18所示的摄像机(C6)在切片刀和映射衬底20之间进行对准。以这种方式，如图28所示，完成了CSP，其中安装在布线衬底24的表面上的半导体芯片1由密封体23密封，并且其中焊料凸起24耦接到布线衬底25的背面。
接着，使用图18所示的条形码读取器(R5)读取每个CSP的二维条形码(BC4)。此外，没有在密封体23的表面上标记二维条形码(BC4)的CSP被作为缺陷产品去除，并且只有确定为非缺陷产品的CSP被拾取并储存在托盘上。
<测试步骤>
接着，这样作为非缺陷产品存储到托架上的CSP被传送到测试步骤，并且每个被利用图18所示的摄像机(C7)加载到插口，接着经受老化(burn-in)测试和电特性测试。接着，每个CSP的二维条形码(BC4)由条形码读取器(R6)读取。然后，在测试结果和每个CSP的标识号之间进行关联，并且这样获得的信息被存储在主服务器(MS)中。
<最终外观检查步骤>
接着，在上述测试步骤中确定为非缺陷产品的CSP被传送到最终外观检查步骤。在该步骤中，用图18所示的摄像机(C8)检查焊料凸起24的耦接状态，接着，使用条形码读取器(R7)读取每个CSP的二维条形码(BC4)。之后，在检查结果和每个CSP的标识号之间建立关联，并且这样获得的信息被存储在主服务器(MS)中。
这样通过上述各步骤制造的CSP被从制造商输运到客户，在客户那里它们每个被安装到预定的布线衬底上供使用。从制造商到客户的输运的状态联系上述二维条形码(BC4)而被管理。
在该实施例中，标识号(ID，二维条形码)被标记到映射衬底20的外部框架部分8上，并且在成型步骤中读取。此外，从映射衬底数据管理服务器(BS)中存储的信息(服务器内信息)中、对应于读取的基础构件标识号(第一标识号)的信息(服务器内信息)被加密为新的标识号(ID，二维条形码)，并且该加密的标识号(第二标识号)被置于(形成于)密封体23上。
在输运之后的完成的半导体器件(CSP)发生缺陷的情况下，制造商通过用条形码读取器读取标记到有缺陷的CSP的密封体23的二维条形码(BC4)，确定该CSP的标识号。
在制造商的主服务器(MS)中，前工艺信息，诸如涉及的CSP中密封的半导体芯片从哪个制造批次的半导体晶圆得到，以及它在半导体晶圆上位于哪个位置，与该CSP的标识号相关联地存储。后工艺信息，诸如在上面的芯片焊接步骤、引线键合步骤、成型步骤、激光标记步骤、植球步骤、以及切片步骤中采用什么条件制造涉及的CSP，也与CSP的标识号相关联地存储在制造商的主服务器(MS)中。
因此，通过读取每个CSP的二维条形码(BC4)从而确定该CSP的标识号，可以立刻追踪到在主服务器(MS)中存储的该CSP的制造条件。因而，可以快速调查CSP缺陷的原因，从而通过将缺陷的原因反馈到制造工艺，可以快速地采取措施对抗缺陷。
尽管上面已经通过其实施例具体地描述了本发明，不用说本发明不限于上述的实施例，而是在不偏离本发明的要旨的范围内可以进行各种改变。
尽管在上述的第一和第二实施例中半导体芯片根据引线键合方法安装到基础构件的芯片安装区域上，也可以通过使用凸块电极作为导电构件的覆芯片方法(flip-chip method)进行半导体芯片的安装。
尽管在上面的实施例中使用引线框架和大尺寸的布线衬底(映射衬底)作为基础构件(芯片安装构件)的示例，也可以使用TAB带或者可弯曲布线衬底作为基础构件。
尽管在上述的第一和第二实施例中使用激光来标记标识号(ID)到基础构件和密封体，可以采用利用模具执行标记的方法，该模具具有这样的末端表面，即末端表面有对应于标识号(ID)的形状(二维条形码)，或者其中标识号(ID)打印在其上的封条固定到基础构件和密封体的方法。然而，由于标识号(ID)的形状对于每个基础构件不同，使用模具的方法要求提供对应于每个基础构件(引线框架，布线衬底)的模具。在其中封条固定到基础构件的方法中，由于在后工艺中包括基础构件的加热步骤，会担心封条的剥落。因此，作为形成标识号(ID)的方法，在上述实施例中优选使用激光。
尽管在上述的第一和第二实施例中使用激光来标记标识号(ID)到基础构件和密封体，可以使用特别的发光油墨来打印标识号，该发光油墨适于仅在由电光源(黑光灯)照射时发光，该黑光灯经过滤光从而只发出特定的UV光(紫外光)。该打印方法对于打印具有不应无意地公开的信息的二维条形码是有效的手段。然而，如上所述，第一实施例中激光标记步骤之后是电镀步骤，从而担心打印的特定发光油墨会溶解在电镀溶液中。由于这个原因，优选使用激光形成标识号(ID，二维条形码)。
尽管在上述的第一和第二实施例中半导体芯片1在将粘合剂提供到芯片安装区域的表面之后安装半导体芯片1，可以采用这样的方法，其中预先在每个半导体芯片1(半导体晶圆1A)的背表面上形成薄膜粘合剂层，接着通过该粘合剂层将半导体芯片1安装到芯片安装区域上。
尽管在上述的第一和第二实施例中在芯片焊接步骤中，在参考晶圆映射数据管理服务器(WS)中存储的半导体芯片的标识信息之后执行芯片焊接，可以采用其他手段。例如，根据确定每个半导体芯片1是否为有缺陷产品的另一手段，在半导体晶圆1A上形成的半导体芯片1中的缺陷产品上形成缺陷标记。接着，在芯片焊接步骤中，如果由在芯片焊接设备中提供的摄像机(C1)图像化地识别了该缺陷标记，则跳过该缺陷产品并且只有非缺陷的半导体芯片被安装到相应的芯片安装区域。接着，在该芯片焊接步骤中，在半导体晶圆1A中涉及的半导体芯片1的位置信息、关于非缺陷和缺陷产品的信息、晶圆的生产批次号以及半导体晶圆号间建立相关的同时，生成芯片标识号(ID)，并存储在晶圆映射数据管理服务器(WS)中。芯片标识号(ID)和基础构件(引线框架，布线衬底)的标识号两者的相关的信息还存储在主服务器(MS)中。以这种方式，即使在半导体器件完成之后，通过参考在密封体的表面上形成的标识号，或者通过参考所述标识号和主服务器(MS)中存储的信息两者，可以容易地确定设置在密封体中的半导体芯片1是在哪个生产批次中制造的，以及半导体芯片1位于哪个半导体晶圆上以及在哪个位置。
尽管在上面的实施例中已经描述了通过参照在密封体上形成的标识号(ID，二维条形码)可以读取制造工艺中的各种信息，所述标识号可以用作索引标记。在使用标识号作为索引标记的情况下，有可能略去与形成标识号不同的形成索引标记的步骤。
本发明可以应用于半导体产品制造工艺中产生的缺陷的管理。

Claims (11)

1.一种半导体器件的制造方法，包括步骤：
(a)提供基础构件，该基础构件包括具有芯片安装部分的器件区域和位于所述器件区域之外的外部框架部分；
(b)在步骤(a)之后，将第一标识号码置于所述基础构件的所述外部框架部分；(c)在步骤(b)之后，将半导体芯片安装在所述基础构件的所述芯片安装部分上；
(d)在步骤(c)之后，用树脂密封该半导体芯片使得所述外部框架部分被暴露，并且形成密封体；以及
(e)在步骤(d)之后，读取所述第一标识号码，并将出自存储在服务器上的多条服务器内信息的、与所述读取的第一标识号码对应的第一服务器内信息，置于所述密封体，作为第二标识号码。
2.根据权利要求1所述的方法，其中步骤(c)包括步骤：将所述基础构件传送到第一设备，利用在所述第一设备中提供的第一识别装置读取所述第一标识号码，从存储在所述服务器上的多条服务器内信息取出与所述读取的第一标识号码对应的所述第一服务器内信息，通过将该第一服务器内信息与在步骤(c)的制造条件相关联校正该第一服务器内信息，以及将这样校正过的第一服务器内信息存储到所述服务器中。
3.根据权利要求2所述的方法，其中步骤(d)包括步骤：将所述基础构件传送到第二设备，利用在所述第二设备中提供的第二摄像机读取所述第一标识号码，从存储在所述服务器上的多条服务器内信息取出与所述读取的第一标识号码对应的所述第一服务器内信息，通过将该第一服务器内信息与在步骤(d)的制造条件相关联校正该第一服务器内信息，以及将这样校正过的第一服务器内信息存储到所述服务器中。
4.根据权利要求3所述的方法，其中步骤(e)包括步骤：将所述基础构件传送到第三设备，利用在所述第三设备中提供的第三摄像机读取所述第一标识号码，以及将出自存储在所述服务器上的多条服务器内信息的、与所述读取的第一标识号码对应的所述第一服务器内信息，置于所述密封体，作为所述第二标识号码。
5.根据权利要求4所述的方法，其中在步骤(e)中不仅所述第二标识号码，还有产品信息被置于密封体。
6.根据权利要求5所述的方法，其中在步骤(e)之后在基础构件的表面上形成镀层。
7.根据权利要求6所述的方法，其中所述第一和第二标识号码每个都通过用激光做标记而形成。
8.根据权利要求7所述的方法，其中不同于所述第一标识号码的信息被存储在所述第二标识号码中。
9.根据权利要求8所述的方法，其中第一和第二标识号码每个都是二维条形码。
10.根据权利要求9所述的方法，其中所述基础构件包括引线框架。
11.根据权利要求5所述的方法，
其中所述基础构件包括布线衬底，并且
其中在步骤(b)之后并在步骤(c)之前清洁所述布线衬底的表面。
CN201010233605.7A 2009-09-18 2010-07-19 半导体器件的制造方法 Active CN102024677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009217825A JP5315186B2 (ja) 2009-09-18 2009-09-18 半導体装置の製造方法
JP2009-217825 2009-09-18

Publications (2)

Publication Number Publication Date
CN102024677A true CN102024677A (zh) 2011-04-20
CN102024677B CN102024677B (zh) 2016-01-06

Family

ID=43757323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010233605.7A Active CN102024677B (zh) 2009-09-18 2010-07-19 半导体器件的制造方法

Country Status (3)

Country Link
US (2) US8649896B2 (zh)
JP (1) JP5315186B2 (zh)
CN (1) CN102024677B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244290A (zh) * 2014-07-07 2016-01-13 瑞萨电子株式会社 制造半导体器件的方法
WO2016202115A1 (zh) * 2015-06-16 2016-12-22 中兴通讯股份有限公司 印制电路板制作信息的确定方法及装置
CN109983733A (zh) * 2016-08-18 2019-07-05 Trw有限公司 控制对密钥的访问和模糊信息的方法以及电子设备
CN110895732A (zh) * 2018-09-12 2020-03-20 欧菲影像技术（广州）有限公司 晶圆映射生产管理方法、装置、系统、介质和计算机设备
WO2020098006A1 (zh) * 2018-11-16 2020-05-22 惠科股份有限公司 覆晶薄膜冲切装置及显示装置组装系统
CN112912926A (zh) * 2018-10-19 2021-06-04 无尽电子有限公司 半导体工艺中的智能图像跟踪系统
CN116541426A (zh) * 2023-06-25 2023-08-04 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290606B2 (en) * 2012-06-21 2019-05-14 Advanced Micro Devices, Inc. Interposer with identification system
JP5968705B2 (ja) 2012-07-13 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014142729A (ja) * 2013-01-23 2014-08-07 Renesas Electronics Corp 半導体装置の製造方法
US8901715B1 (en) * 2013-07-05 2014-12-02 Infineon Technologies Ag Method for manufacturing a marked single-crystalline substrate and semiconductor device with marking
CN107110642B (zh) * 2014-12-22 2019-12-17 庞巴迪公司 用于在线视觉检查的参考系统
KR101661839B1 (ko) * 2015-01-05 2016-09-30 금오공과대학교 산학협력단 솔라셀 제조 공정 관리 방법
JP6103547B2 (ja) * 2015-01-09 2017-03-29 三菱電機株式会社 電子基板ユニット
JP6537277B2 (ja) * 2015-01-23 2019-07-03 キヤノン株式会社 インプリント装置、物品製造方法
JP6388547B2 (ja) * 2015-01-26 2018-09-12 株式会社ディスコ 切削装置
KR102503892B1 (ko) 2015-12-31 2023-02-28 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
KR102473662B1 (ko) 2017-10-18 2022-12-02 삼성전자주식회사 반도체 소자의 제조 방법
CN109558923A (zh) * 2018-12-04 2019-04-02 北极光电(深圳)有限公司 一种基于二维码的光模块标记系统及方法
US11576263B2 (en) * 2019-01-02 2023-02-07 Novatek Microelectronics Corp. Chip on film package structure and method for reading a code-included pattern on a package structure
US20220308564A1 (en) * 2021-03-23 2022-09-29 International Business Machines Corporation Multicomponent module design and fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193189A (ja) * 2002-12-09 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置の生産管理システム
US6896186B2 (en) * 1997-06-27 2005-05-24 Oki Electric Industry Co. Ltd. Semiconductor device and an information management system thereof
US7031791B1 (en) * 2001-02-27 2006-04-18 Cypress Semiconductor Corp. Method and system for a reject management protocol within a back-end integrated circuit manufacturing process

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62280039A (ja) 1986-05-30 1987-12-04 Hitachi Ltd マ−キング方法
JPH0393240A (ja) 1989-09-06 1991-04-18 Fujitsu Ltd 樹脂封止型半導体装置の製造方法
JPH118327A (ja) 1997-06-16 1999-01-12 Sony Corp 半導体チップ識別コード付与方法及び半導体チップ管理方法
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6415977B1 (en) * 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
JP2002208668A (ja) * 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法
JP3757881B2 (ja) 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP2004022981A (ja) 2002-06-19 2004-01-22 Renesas Technology Corp 半導体装置およびその製造方法
US7094633B2 (en) 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
JP2005191367A (ja) 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2005294635A (ja) * 2004-04-01 2005-10-20 Seiko Epson Corp 配線基板および電子部品モジュール
JP2006066701A (ja) 2004-08-27 2006-03-09 Renesas Technology Corp 半導体装置の製造方法
WO2006061879A1 (ja) 2004-12-06 2006-06-15 Renesas Technology Corp. 点火装置、半導体装置及びその製造方法
JP4846244B2 (ja) 2005-02-15 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US20080011671A1 (en) 2006-07-12 2008-01-17 Yves Syrkos Expandable strainer
JP5291917B2 (ja) 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896186B2 (en) * 1997-06-27 2005-05-24 Oki Electric Industry Co. Ltd. Semiconductor device and an information management system thereof
US7031791B1 (en) * 2001-02-27 2006-04-18 Cypress Semiconductor Corp. Method and system for a reject management protocol within a back-end integrated circuit manufacturing process
JP2004193189A (ja) * 2002-12-09 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置の生産管理システム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244290A (zh) * 2014-07-07 2016-01-13 瑞萨电子株式会社 制造半导体器件的方法
CN105244290B (zh) * 2014-07-07 2019-06-11 瑞萨电子株式会社 制造半导体器件的方法
WO2016202115A1 (zh) * 2015-06-16 2016-12-22 中兴通讯股份有限公司 印制电路板制作信息的确定方法及装置
CN109983733A (zh) * 2016-08-18 2019-07-05 Trw有限公司 控制对密钥的访问和模糊信息的方法以及电子设备
CN110895732A (zh) * 2018-09-12 2020-03-20 欧菲影像技术（广州）有限公司 晶圆映射生产管理方法、装置、系统、介质和计算机设备
CN112912926A (zh) * 2018-10-19 2021-06-04 无尽电子有限公司 半导体工艺中的智能图像跟踪系统
WO2020098006A1 (zh) * 2018-11-16 2020-05-22 惠科股份有限公司 覆晶薄膜冲切装置及显示装置组装系统
CN116541426A (zh) * 2023-06-25 2023-08-04 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备
CN116541426B (zh) * 2023-06-25 2024-05-14 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备

Also Published As

Publication number Publication date
CN102024677B (zh) 2016-01-06
JP2011066340A (ja) 2011-03-31
JP5315186B2 (ja) 2013-10-16
US9287142B2 (en) 2016-03-15
US20110071662A1 (en) 2011-03-24
US8649896B2 (en) 2014-02-11
US20140147971A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
CN102024677B (zh) 半导体器件的制造方法
US9847300B2 (en) Method of manufacturing semiconductor device
US6888159B2 (en) Substrate mapping
US6889902B2 (en) Descriptor for identifying a defective die site and methods of formation
KR100662690B1 (ko) 반도체 장치의 제조 방법
CN108364918A (zh) 薄轮廓引线半导体封装
KR100721356B1 (ko) 반도체 장치의 생산 관리 방법
CN101488492B (zh) 具有基板辨识码的半导体封装构造及其制造方法
US9293383B2 (en) Method of manufacturing semiconductor device
JP2013157626A (ja) 半導体装置の製造方法
JP6415411B2 (ja) 半導体装置の製造方法
US20080241999A1 (en) Semiconductor device and manufacturing method therefor
KR100300497B1 (ko) 몰딩후 불량 반도체 패키지 검출 방법
JP2008028426A (ja) 半導体装置の製造方法
Boyd TAB packaging at Hewlett-Packard
JP2012099849A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant