CN102023664B - 用于检测电流并补偿偏移电压的方法以及电路 - Google Patents
用于检测电流并补偿偏移电压的方法以及电路 Download PDFInfo
- Publication number
- CN102023664B CN102023664B CN201010250658.XA CN201010250658A CN102023664B CN 102023664 B CN102023664 B CN 102023664B CN 201010250658 A CN201010250658 A CN 201010250658A CN 102023664 B CN102023664 B CN 102023664B
- Authority
- CN
- China
- Prior art keywords
- comparer
- voltage
- terminal
- lead
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 4
- 230000005012 migration Effects 0.000 claims description 3
- 238000013508 migration Methods 0.000 claims description 3
- 238000004146 energy storage Methods 0.000 claims 2
- 230000005669 field effect Effects 0.000 description 44
- 238000001514 detection method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000019771 cognition Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1536—Zero-crossing detectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种用于检测电流并且补偿偏移电压的方法和电路。该电路包括两个比较器，其中一个比较器具有两个输入端子而另一个比较器具有三个输入端子。两个比较器中的每一个的一个输入端子被共同连接在一起，双输入比较器的另一个输入端子被耦合以接收第一参考电压，而三输入比较器的第二输入端子被耦合以接收第二参考电压。在感测信号的周期的第一部分时，两个比较器工作在感测模式，而在感测信号的周期的第二部分时，具有三个输入端子的比较器工作在电流消除模式或偏移电压补偿模式。偏移补偿信号是在感测信号的第二部分时产生的。
Description
技术领域
本发明通常涉及电源，并且更具体地，本发明涉及开关模式的电源。
背景技术
开关模式的电源(SMPS)被用于各种便携式电子设备，其包括：笔记本电脑、手机、个人数字助理、计算机游戏机、摄影机等。它们可将一个电压水平的dc信号转换为不同电压水平的dc信号(即dc-dc转换器)、将交流(ac)信号转换为dc信号(即ac-dc转换器)、将dc信号转换为ac信号(即dc-ac转换器)或将ac信号转换为ac信号(即ac-ac转换器)。在很多应用中，功率变换器具有待机功率指引，其指定它们可消耗的功率值。随着这些指引变得更加严格，功率变换器制造商将面临改善在轻负荷情况和无负荷情况时的作用模式。例如，用于功率变换器的功耗指引正在快速达到这样的规格，即，当无负荷情况下左连接于电源时消耗小于100毫瓦。
如今，高效的SMPS使用同步整流以实现它们的功率级的期望效率。使用同步整流的控制器控制MOSFET开关，在大多数导电时间内该开关绕开标准整流器。MOSFET通常被称作SR MOSFET开关。由于与标准二极管或肖特基整流器相比，SR MOSFET开关具有更低的压降，因此它被用作旁路元件。该更低的压降减小了功耗并且增加了SMPS功率级的效率。在零电流检测方法中，SR MOSFET的漏极和源极被用于确定何时开启或关闭SR MOSFET。在该技术中，次级电流的开启和关闭阀值通常等于或接近0。因为SR MOSFET的漏极和源极之间的关闭电压等于或接近0，因此电流感测比较器中的偏移可导致严重的关闭电流误差。另一个缺点在于，电流感测比较器的传输延迟应该尽可能低以及时地关闭SR MOSFET，即：在检测到零电流情况之后越快越好。
一种用于检测零电流情况的技术包括两个比较器的使用，其中一个比较器检测开启阀值电压，而另一个比较器检测关闭阀值电压。该技术的缺点包括在差分输入级中需要隔离的PNP双极晶体管以具有小输入偏移电压和低传输延迟、不精确，并且该技术的缺点还包括需要额外的输入/输出引脚以设置关闭阀值电压。
因此，具有这样的电路和方法是有利的，即该电路和方法用于检测零电流情况、提供偏移消除并且能够在无需增加输入/输出引脚个数的情况下设置关闭阀值电压。该电路和方法的另一个优点是它的实施是有成本效益的。
附图说明
通过阅读下面的详细描述并结合附图，将更好地理解本发明，其中相同的参考号是指相同的元件，并且其中：
图1是根据本发明的实施方式的具有偏移消除的零电流检测电路的电路图；
图2是图1的零电流检测电路的时序图；
图3是图1的零电流检测电路的比较器级的电路图；和
图4是图1的零电流检测电路的补偿器级的电路图。
具体实施方式
图1是根据本发明的实施方式的具有偏移消除的电流检测电路10的电路图。电流检测电路10包括连接于逻辑电路32的比较器12和20。比较器12具有倒相输入端子14、被耦合以用于接收参考电压V参考1的非倒相输入端子16和连接于逻辑电路32的输入端子34的输出端子18。比较器20具有非倒相输入端子22、被耦合以用于接收参考电压V参考2的倒相输入端子24、输入端子26和被连接于逻辑电路32的输入端子36的输出端子28。非倒相输入端子22被连接于倒相输入端子14和电流源33的端子以形成感测节点31。举例来说，电流源33提供具有100微安(μA)的电流I33。应该注意到，感测节点31可用作是感测引脚的输入/输出引脚，，或者感测节点31可被耦合于用作感测引脚的输入/输出引脚。尽管电流检测器电路10未示出对工作电源VSS的参考，但是应该注意到，电流检测器电路10和参考V参考1以及V参考2优选地是指工作电源VSS，其可为地信号。
逻辑电路32包括单触发器40，其具有用作逻辑电路32的输入端子34的输入端子和连接于锁存器44的置位输入端子的输出端子。逻辑电路32进一步包括单触发器42，其具有用作逻辑电路32的输入端子36的输入端子和连接于锁存器44的复位输入端子的输出端子。锁存器44的输出端子用作逻辑电路32的输出端子38。输出端子38被连接于比较器20的输入端子26。此外，输出端子38被连接于驱动器46的输入端子。驱动器46的输出端子48用作电流检测器电路10的输出端子。优选地，比较器12和20、逻辑电路32、电流源33和驱动器46被形成在单个半导体芯片中。如本领域相关技术人员知道的，半导体芯片是由如硅衬底等半导体衬底形成的。因此，电流I33通过感测节点31从制成比较器12和20以及电流源33的半导体芯片流出。
电流检测电路10适合于用于确定开关模式电源(SMPS)的次级侧上的同步整流(SR)晶体管何时将被开启或关闭。举例来说，SR晶体管50是具有体二极管51的金属氧化物半导体场效应晶体管(MOSFET)。因此，电流检测器10的感测节点31被耦合于位于SMPS 52的次级侧56上的SR MOSFET 50的漏极端子。为了完整起见，图1示出了SMPS52的初级侧54和次级侧56。初级侧54包括线圈或感应器58，其具有被耦合以用于接收输入电压VIN的端子59以及被连接于开关晶体管60的漏极端子的端子61。开关晶体管60的源极端子被耦合以接收如工作电位VSS等工作电位源，并且开关晶体管60的栅极端子被连接于脉冲宽度调制(PWM)控制器62。举例来说，工作电位VSS源是地电位。SMPS 52的次级侧56包括线圈或感应器64，其具有连接于输出电容器66的端子67的端子65和通常连接于肖特基二极管68的阴极端子和SR MOSFET 50的漏极端子的端子63。肖特基二极管68的阳极被连接于SR MOSFET 50的源极端子和输出电容器66的端子69。驱动器46的输出端子48被连接于SR MOSFET 50的栅极端子。可选择地，肖特基二极管68可由如面结型二极管等整流器替换。应该注意到，肖特基二极管68是可选元件，其与SR MOSFET 50的体二极管并联放置，以在其体二极管正在传导但SR MOSFET 50还未开启时或者当控制器62由于轻负载未被开启时减小SR MOSFET 50上的应力。当存在轻负载时，由于开关损耗，利用体二极管或肖特基二极管传导替代开启SR MOSFET 50更加有效。当节点65与工作电位源VSS之间连接的负载电阻很大以至于输出电流变低并且来自于体二极管或肖特基二极管的热损耗可忽略时，轻负载发生。
图2是根据本发明的实施方式的图1的电流检测器电路10的时序图80。图2示出了出现在感测节点31处的电压波形V感测、出现在输出端子18处的电压波形V置位、出现在输出端子28处的电压波形V复位、出现在输入端子26和输出端子28处的偏移消除信号V消除以及出现在输出端子48处的电压波形V驱动。在操作中，在时间t0处，SRMOSEFT 50的体二极管51正在传导并且SR MOSEFT 50的漏极电压的值实质上等于体二极管51的正向电压。响应于该漏极电压实质上等于体二极管51的正向电压，出现在感测节点31处的电压V感测实质上等于体二极管51的正向电压和感测电阻器30上的电压之和。感测电阻器30上的电压是由流经感测电阻器30的电流I33产生，即，感测电阻器300上的电压是电流I33与电阻器30的电阻值的乘积。在出现在感测节点31处的感测电压V感测的周期的第一部分中，比较器12将电压V感测与参考电压V参考1进行比较并且产生比较信号或电压V置位，其从输出端子18传输至输入端子34。响应于电压V置位处于逻辑高电压水平，出现在逻辑电路32的输出端子38处的偏移消除信号V消除也处于逻辑高电压水平。偏移消除信号V消除也被称作激活信号VACT。响应于偏移消除信号V消除处于逻辑高电压水平，出现在驱动器46的输出端子48处的输出信号V驱动也处于逻辑高电压水平，其开启SRMOSFET 50。因此，比较器12被称作启动比较器。当SR MOSFET 50开启时，比较器20将节点31处的电压与参考电压V参考2进行比较。当节点31处的电压大于参考电压V参考2时，比较器20重置锁存器44并且SR MOSFET 50被关闭。在下一个循环中，SR MOSFET 50将通过启动比较器12而被开启。在电压感测信号V感测的该部分过程之中，偏移消除被执行。应该注意到，在开启事件期间，与地电平相比，SR MOSFET 50的漏极处的电压是负的。尽管体二极管51或标准整流二极管上的电压约为负700毫伏，但是该电压约为负50毫伏。因此，损耗低了很多。
出现在逻辑电路32的输出端子38处的偏移消除信号V消除被传输至比较器20的输入端子26处，并且出现在输出端子48处的电压信号V驱动被传输至SR MOSFET 50的栅极端子处。当电压V驱动处于逻辑高电压水平时，出现在SR MOSFET 50的栅极端子处的电压也处于逻辑高电压水平，其将SR MOSFET 50维持在传导模式。当偏移消除信号V消除处于逻辑高电压水平时，出现在控制端子26处的电压也处于逻辑高电压水平，其激活比较器20以使它工作在感测模式。在感测模式中，比较器20将出现在感测节点31处的感测信号V感测与参考电压V参考2进行比较并且在输出端子28处产生比较信号V复位。因为感测节点31处的电压小于参考电压V参考2，因此比较器20在输出端子28处产生的比较信号V复位处于逻辑低电压水平。
在时间t1处，流经SR MOSFET 50和体二极管51的电流实质上为0，因此SR MOSFET 50的漏极端子处的电压大于参考电压V参考1和V参考2。因此，由比较器12在输出端子18处产生的信号V置位处于逻辑低电压水平并且由比较器20在输出端子28处产生的信号V复位处于逻辑高电压水平。响应于比较信号V置位处于逻辑低电压水平和比较信号V复位处于逻辑高电压水平，由逻辑电路32在输出端子38处产生的偏移消除信号V消除和由驱动器46在输出端子48处产生的电压V驱 动处于逻辑低电压水平。处于逻辑低电压水平的偏移消除信号V消除将比较器20的工作模式从感测模式改变为输入偏移电流消除模式，而处于逻辑低电压水平的电压信号V驱动关闭SR MOSFET 50。因此，比较器20可被称作关闭比较器(turn-off comparator)。在输入偏移电流消除模式期间，即当偏移消除信号V消除处于逻辑低电压水平时，作为比较器20的一部分的补偿器126(如图3所示)产生补偿信号。因此，补偿信号是在感测电压V感测的周期的第二部分时产生的。
图3是根据本发明的实施方式的比较器20的电路图。图3示出了一对PNP双极晶体管102和104，它们被耦合为差分对105。PNP双极晶体管具有集电极端子，它们通常被连接在一起并且用于接收工作电压源VSS。PNP双极晶体管102的基极端子被耦合用于通过开关37接收感测信号或电压V感测，PNP双极晶体管104的基极端子被耦合用于接收参考电压V参考2，并且被用于通过开关35和37接收感测信号V感测，PNP双极晶体管102的发射极端子被连接于NPN双极晶体管106的发射极端子，并且PNP双极晶体管104的发射极端子被连接于NPN双极晶体管108的发射极端子。开关35具有被耦合用于通过倒相器39接收偏移消除信号V消除的控制端子，并且开关37的控制端子是通过接收偏移消除信号V消除被耦合的。优选地，电压V参考2和工作电位VSS等于地电位，其通常与硅片体或硅片衬底相连。这允许通过硅片体或硅片衬底形成PNP双极晶体管102和104的集电极。NPN双极晶体管106的基极端子通常被连接于其集电极端子、NPN双极晶体管108的基极端子和电流镜110的输出端子112。NPN双极晶体管108的集电极端子被连接于电流镜110的输出端子114。应该注意到，使用衬底PNP双极晶体管是优选的，这是因为它们的集电极被连接于衬底，这改善了制造能力。然而，单独的PNP双极晶体管也可被使用，其允许集电极与期望电位的连接。与衬底PNP双极晶体管的制造相比，单独的PNP双极晶体管的制造使用额外加工步骤，这增加了制造成本。
举例来说，电流镜110将P沟道场效应晶体管113、115和117进行比较，其中它们的源极端子通常被耦合在一起以用于接收工作电位源VDD。P沟道场效应晶体管113和115的栅极端子通常被连接在一起并且与P沟道场效应晶体管115的漏极端子相连。P沟道场效应晶体管113的漏极端子用作电流镜110的输出端子112，并且P沟道场效应晶体管115的共同连接的栅极端子和漏极端子用作电流镜110的输出端子114。P沟道场效应晶体管117的栅极端子和P沟道场效应晶体管115的栅极端子通常被连接在一起。P沟道场效应晶体管117的漏极端子用作电流镜110的输出端子116。偏置电流源121具有被耦合用于接收工作电位源VDD的端子和被连接于电流镜110的输出端子112的端子。电流I2和I5分别通过电流镜110的输出端子114和116传导。举例来说，P沟道场效应晶体管113、115和117的大小被设置成使它们的面积比分别为1∶2∶2。
比较器20进一步包括N沟道场效应晶体管118和120，其具有通常被连接在一起并且用于接收如VSS等工作电位源的源极端子，以及通常被连接在一起并且被连接于N沟道场效应晶体管118的漏极端子的栅极端子。N沟道场效应晶体管118的漏极端子被连接于恒流源122。晶体管118和120形成了电流镜123。补偿器126具有被耦合用于接收偏移消除信号V消除的输入端子26(如图1和图3所示)、通常被耦合于电流镜110的输出端子116和N沟道场效应晶体管120的漏极端子的输入端子130和通常被连接于输出端子112、NPN双极晶体管106的集电极端子和NPN双极晶体管106和108的基极端子的输出端子132。电流I3从恒流源122被传导至N沟道场效应晶体管118和120的公共连接的栅极端子和漏极端子，而电流I4被传导至补偿器126的输出端子132。
在操作中，感测电压V感测被应用于输入端子22，即，通过开关37被应用于晶体管102的基极端子。如果电压V感测小于电压V参考2，那么电流I2和I5小于电流I3，使得比较器20的输出电压处于逻辑低电压水平。由于电流I5和电流I2的源极面积的比例为2∶2，因此电流I5具有与电流I2相同的值。随着电压V感测的增加，电流I1、I2和I5也增加。电流I3为恒流并且由电流镜123镜像。在电流I1、I2、I3彼此实质上相等时，比较器20的输出端子28处的电压处于平衡的状态。电流I1为偏置电流IBIAS和从电流镜110的输出端子112处流出的电流之和。优选地，恒流源121被设计成使当PNP双极晶体管102和104的输入端子22和24处的电压实质上相同时电流I1大于电流I2，即，电流I2大于零偏移所需的电流。因此，比较器20最初具有负偏移，例如：约20毫伏的偏移。
当电流I2大于电流I3时，即，发生关闭事件时，比较器20检测关闭事件，输入端子26处的信号V消除处于逻辑低电压水平，并且比较器20进入偏移消除工作模式。应该注意到，在关闭比较器20检测到关闭事件后，信号V消除转换为逻辑低电压水平。根据本发明的实施方式，当开关37被关闭(并且开关35被开启)时，感测节点31处的电压V感测被连接于PNP双极晶体管102的基极，即，输入端子22(如图1和图3所示)处，并且当开关35被关闭(并且开关37被开启)时，PNP双极晶体管102和104的基极，即端子22和24(如图1和图3所示)被短路。响应于电压V感测实质上等于电压V参考2，比较器20理想地将处于平衡状态，其中输出端子28处的输出电压实质上约等于电源电压VDD值的一半。然而，因为电流I1大于零偏移所需电流，因此比较器20的输出处于高饱和状态。补偿器126检测高饱和状态并且开始吸收电流I4以使比较器20平衡。电流I4改变比较器20的关闭阀值并且平衡其输入偏移电压。举例来说，电流I4增加比较器20的关闭阀值。电流I4的值被存储在由图4中的参考号156指示的跟踪保持系统中，以使当信号V消除转换为逻辑高电压水平时，即，当比较器20正在感测SR MOSFET 50(如图1所示)的漏极电压时，补偿器126仍然吸收电流I4以使比较器20维持零偏移。电流I4被称作补偿信号。
图4是根据本发明的实施方式的补偿器126的示意图。图4示出了被耦合于跟踪保持系统156的误差放大器152和分压器电路154。更具体地说，误差放大器152包括一对N沟道场效应晶体管158和160，其被耦合于共同的源差分对配置中。N沟道场效应晶体管158和160的源极端子共同被连接在一起并且被连接于电流源162。N沟道场效应晶体管158和160形成了补偿器126的输入级。N沟道场效应晶体管158和160的漏极端子被分别连接于电流镜164的输出端子166和168。N沟道场效应晶体管158的栅极端子被耦合于关闭比较器20的输出端子28以接收输入信号V复位，而N沟道场效应晶体管160的栅极端子被连接于通过分压器电路154的电阻器172和174的连接形成的节点170。电阻器172和174的端子被连接在一起以形成节点170，而电阻器172和174的其它端子被耦合以分别用于接收工作电位VDD和VSS源。
跟踪保持系统156包括N沟道场效应晶体管178和P沟道场效应晶体管180，其中N沟道场效应晶体管178的漏极端子通常被连接于P沟道场效应晶体管180的源极端子和电流镜164的端子168以及N沟道场效应晶体管160的漏极端子，并且N沟道场效应晶体管178的源极端子被连接于P沟道场效应晶体管180的漏极端子。P沟道场效应晶体管180的栅极端子被连接于倒相器182的输入端子，而N沟道场效应晶体管178的栅极端子被连接于倒相器182的输出端子。倒相器182的输入端子被耦合以接收偏移消除信号V消除，其也被称作保持信号。N沟道场效应晶体管178的源极端子和P沟道场效应晶体管180的漏极端子被连接于N沟道场效应晶体管186的栅极端子和电容器184的端子。电容器184的另一个端子被耦合以接收如VSS等工作电位源。N沟道场效应晶体管186的源极端子被耦合以通过电阻器188接收工作电位VSS源，而N沟道场效应晶体管186的漏极端子用作电流I4流经的补偿器126的输出端子。举例来说，工作电位源是地。
在操作中，场效应晶体管160的栅极端子接收实质上等于电源电压VDD的一半的电压，而场效应晶体管158的栅极端子被连接于补偿器126的输入端子130。误差放大器152产生给电容器184充电的电流，其使关闭比较器20处于平衡状态。电流I4是通过N沟道场效应晶体管186的栅极端子上的电压产生的。N沟道场效应晶体管186的栅极端子处的电压被设置成使比较器20的输出端子28处的电压等于场效应晶体管160的栅极端子处的电压，即：电源电压VDD的一半。当比较器20处于非作用模式时，端子168处的电压出现在N沟道场效应晶体管186的栅极端子处，其使它产生补偿电流I4。当比较器20进入作用模式时，晶体管178和180被偏置，为防止端子168处的电压由N沟道场效应晶体管186的栅极端子接收。在该条件下，电容器184给N沟道场效应晶体管186提供栅极电压，其允许它产生电流I4。因此，N沟道场效应晶体管186用作电压控制电流源。因为晶体管186的栅极端子上电压仍然处于表示零偏移电压的相同电压值，因此电流I4具有相同的值。
至此，应该理解到，已经提出了用于检测电流和无效化输入偏移电压的方法以及适合于检测电流和无效化输入偏移电压的电路。根据本发明的实施方式的电路的优点在于，位于半导体芯片外部的如电阻器等电压电平移动器30可在无需包含额外输入/输出引脚的情况下改变关闭阀值电压，所述半导体芯片包含比较器12和20、逻辑电路32、电流源33和驱动器46。此外，这允许选择切断电流的能力。此外，本发明的实施方式允许动态地补偿如比较器20等关闭比较器的输入偏移电压。另一个优点在于，关闭比较器的输入偏移电压与温度无关。
尽管具体的实施方式已经在本文中被公开，但是不期望将本发明限制到公开的实施方式。本领域相关技术人员将认知到，在不偏离本发明的精神的情况下，可进行修改和改变。例如，开启比较器12的输入偏移电压可通过使用与比较器20相似的电路结构制造比较器12的方式来动态地补偿。期望本发明包含落入附加权利要求范围的所有修改和改变。
Claims (10)
1.一种用于补偿偏移电压的方法，包括以下步骤：
在第一节点处产生第一电压；
通过将所述第一电压与第一参考电压进行比较而在第二节点处产生第一比较信号；
当处于第一状态的激活信号出现在第四节点处时，通过将所述第一电压与第二参考电压进行比较而在第三节点处产生第二比较信号；以及
当出现在所述第四节点处的所述激活信号处于第二状态时，产生补偿信号。
2.根据权利要求1所述的方法，其中产生补偿信号的步骤包括：产生第一电流，并且所述方法还包括以下步骤：
给电容器充电并且使用存储在所述电容器上的电压以产生所述补偿信号；和
当所述激活信号处于所述第一状态时，使用来自于所述电容器的电荷以补偿所述偏移电压。
3.根据权利要求1所述的方法，其中产生补偿信号的步骤包括：产生第一电流，并且所述方法还包括以下步骤：使用所述第一电流以改变产生所述第二比较信号的比较器的关闭阀值。
4.根据权利要求1所述的方法，其中产生所述第一比较信号发生在感测信号的周期的第一部分期间，并且其中产生所述补偿信号发生在所述感测信号的周期的第二部分期间。
5.一种用于补偿偏移电压的方法，包括以下步骤：
提供第一比较器和第二比较器，所述第一比较器具有第一输入端子、第二输入端子和输出端子，并且所述第二比较器具有第一输入端子、第二输入端子和输出端子；
在感测信号的周期的第一部分期间，在所述第一比较器的所述第一输入端子处和所述第二比较器的所述第二输入端子处感测第一电压；以及
在所述感测信号的周期的第二部分期间，产生偏移补偿信号。
6.根据权利要求5所述的方法，其中在所述第一比较器的所述第一输入端子处和所述第二比较器的所述第二输入端子处感测第一电压的步骤包括：将所述第一比较器的所述第一输入端子处的所述第一电压与第一参考电压进行比较和将所述第二比较器的所述第二输入端子处的所述第一电压与第二参考电压进行比较。
7.根据权利要求5所述的方法，其中产生偏移补偿信号的步骤包括：响应于第二电流大于第三电流而产生第一电流，并且所述方法还包括使用存储在储能设备上的电压以产生所述第一电流的步骤。
8.根据权利要求7所述的方法，还包括以下步骤：在所述感测信号的周期的所述第一部分期间使用来自于所述储能设备的电荷以补偿所述第二比较器的偏移电压。
9.一种补偿电路，包括：
第一比较器，其具有第一输入端子、第二输入端子和输出端子；
第二比较器，其具有第一输入端子、第二输入端子、第三输入端子和输出端子，所述第一比较器的所述第一输入端子被耦合于所述第二比较器的所述第二输入端子，所述第一比较器的所述第二输入端子被耦合成接收第一参考电压，而所述第二比较器的所述第一输入端子被耦合成接收第二参考电压；
第一逻辑电路，其具有第一输入端子、第二输入端子和输出端子并且包括具有第一输入端、第二输入端和输出端的锁存器，所述第一逻辑电路的所述第一输入端子被耦合于所述第一比较器的所述输出端子，所述第一逻辑电路的所述第二输入端子被耦合于所述第二比较器的所述输出端子，并且所述第一逻辑电路的所述输出端子被耦合于所述第二比较器的所述第三输入端子，所述锁存器的所述输出端充当所述第一逻辑电路的所述输出端子；和
驱动电路，其具有输入端子和输出端子，所述输入端子被耦合于所述第一逻辑电路的所述输出端子且被耦合于所述第二比较器的所述第三输入端子。
10.根据权利要求9所述的补偿电路，还包括电阻器，所述电阻器被耦合于所述第一比较器的所述第一输入端子并且被耦合于所述第二比较器的所述第二输入端子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/557,206 | 2009-09-10 | ||
| US12/557,206 US7956651B2 (en) | 2009-09-10 | 2009-09-10 | Method for detecting a current and compensating for an offset voltage and circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102023664A CN102023664A (zh) | 2011-04-20 |
| CN102023664B true CN102023664B (zh) | 2015-07-08 |
Family
ID=43647248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010250658.XA Expired - Fee Related CN102023664B (zh) | 2009-09-10 | 2010-08-10 | 用于检测电流并补偿偏移电压的方法以及电路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7956651B2 (zh) |
| KR (3) | KR101742471B1 (zh) |
| CN (1) | CN102023664B (zh) |
| HK (1) | HK1155527A1 (zh) |
| TW (1) | TWI432741B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8643355B2 (en) * | 2011-02-07 | 2014-02-04 | Semiconductor Components Industries, Llc | Method for generating a signal and structure therefor |
| CN102361525B (zh) * | 2011-07-19 | 2013-07-17 | 成都芯源系统有限公司 | 发光二极管电路及其方法 |
| US8736468B2 (en) | 2011-12-16 | 2014-05-27 | Lear Corporation | Method and system for monitoring for variation of converter voltage reference |
| CN105842526B (zh) | 2012-05-19 | 2019-05-24 | 快捷半导体(苏州)有限公司 | 一种零电流检测电路和方法、及电压变换电路 |
| CN103151926B (zh) * | 2013-04-08 | 2015-12-09 | 成都芯源系统有限公司 | 负载调整补偿电路及开关型电压转换电路 |
| TWI493208B (zh) * | 2013-07-22 | 2015-07-21 | 凱立自動化有限公司 | 交流電源感測裝置 |
| TWI510877B (zh) * | 2013-10-23 | 2015-12-01 | Ind Tech Res Inst | 電壓補償電路及其控制方法 |
| US9791881B2 (en) | 2014-07-22 | 2017-10-17 | Infineon Technologies Austria Ag | Self-driven synchronous rectification for a power converter |
| CN105576967B (zh) * | 2014-10-11 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 升压转换电路 |
| KR101649153B1 (ko) * | 2014-11-28 | 2016-08-18 | 엘지전자 주식회사 | 조명 디바이스 |
| JP6436821B2 (ja) * | 2015-03-19 | 2018-12-12 | エイブリック株式会社 | 電流検出回路 |
| CN106160709B (zh) | 2016-07-29 | 2019-08-13 | 昂宝电子（上海）有限公司 | 减少功率变换系统中的开关损耗的系统和方法 |
| KR20180094344A (ko) | 2017-02-15 | 2018-08-23 | 엘에스산전 주식회사 | 전류 검출 장치 |
| KR102415198B1 (ko) * | 2017-11-20 | 2022-07-04 | 에스케이하이닉스 주식회사 | 스큐 보상 회로 및 이를 포함하는 반도체 장치 |
| US10826374B2 (en) * | 2018-08-08 | 2020-11-03 | Semiconductor Components Industries, Llc | Control of pulse generator in driving control device |
| TWI680303B (zh) * | 2018-09-05 | 2019-12-21 | 威鋒電子股份有限公司 | 電流感測器 |
| US11092497B2 (en) * | 2018-10-31 | 2021-08-17 | Taiwan Semiconductor Manufacturing Company Limited | Temperature protection circuit |
| CN111148286B (zh) * | 2019-12-24 | 2021-12-17 | 追觅科技(上海)有限公司 | 设备控制方法、装置及存储介质 |
| US20230010835A1 (en) * | 2021-07-08 | 2023-01-12 | Novatek Microelectronics Corp. | Output circuit and related control method with pumping compensation |
| US11362649B1 (en) * | 2021-09-14 | 2022-06-14 | Analog Power Conversion LLC | Circuit and method for adaptively eliminating ringing in signals driving capacitive loads |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488322A (en) * | 1994-08-29 | 1996-01-30 | Kaplinsky; Cecil H. | Digital interface circuit with dual switching points for increased speed |
| CN1141537A (zh) * | 1995-06-12 | 1997-01-29 | 三星电子株式会社 | 具有恒定或值电压的磁滞设备 |
| US5969557A (en) * | 1994-06-23 | 1999-10-19 | Kabushiki Kaisha Toshiba | Delay circuit, oscillation circuit and semiconductor memory device |
| CN1918777A (zh) * | 2004-02-13 | 2007-02-21 | 罗姆股份有限公司 | 开关电源装置和移动设备 |
| JP4120069B2 (ja) * | 1998-11-18 | 2008-07-16 | 株式会社デンソー | スイッチング電源回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4859873A (en) * | 1987-07-17 | 1989-08-22 | Western Digital Corporation | CMOS Schmitt trigger with independently biased high/low threshold circuits |
| US5210527A (en) * | 1989-06-28 | 1993-05-11 | Ceridian Corporation | Programmable spike detector |
| US6031389A (en) * | 1997-10-16 | 2000-02-29 | Exar Corporation | Slew rate limited output driver |
| DE60035100T2 (de) * | 2000-04-10 | 2008-01-31 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren und Vorrichtung zur digitalen Kontrolle der Ausschaltzeit der Synchrongleichrichter für Schaltnetzteile mit isolierten Topologien |
| JP3614156B2 (ja) * | 2002-07-24 | 2005-01-26 | セイコーエプソン株式会社 | 電源回路 |
| US7183834B2 (en) * | 2002-10-11 | 2007-02-27 | International Rectifier Corporation | Method and apparatus for driving a power MOS device as a synchronous rectifier |
| US8174243B2 (en) * | 2007-03-19 | 2012-05-08 | Semiconductor Components Industries, Llc | Power supply controller and method therefor |
-
2009
- 2009-09-10 US US12/557,206 patent/US7956651B2/en active Active
-
2010
- 2010-07-27 TW TW099124747A patent/TWI432741B/zh active
- 2010-08-10 CN CN201010250658.XA patent/CN102023664B/zh not_active Expired - Fee Related
- 2010-09-08 KR KR1020100087776A patent/KR101742471B1/ko active IP Right Grant
-
2011
- 2011-09-09 HK HK11109580.4A patent/HK1155527A1/zh not_active IP Right Cessation
-
2017
- 2017-05-24 KR KR1020170063972A patent/KR20170062428A/ko not_active Application Discontinuation
-
2018
- 2018-03-28 KR KR1020180035848A patent/KR101876459B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969557A (en) * | 1994-06-23 | 1999-10-19 | Kabushiki Kaisha Toshiba | Delay circuit, oscillation circuit and semiconductor memory device |
| US5488322A (en) * | 1994-08-29 | 1996-01-30 | Kaplinsky; Cecil H. | Digital interface circuit with dual switching points for increased speed |
| CN1141537A (zh) * | 1995-06-12 | 1997-01-29 | 三星电子株式会社 | 具有恒定或值电压的磁滞设备 |
| JP4120069B2 (ja) * | 1998-11-18 | 2008-07-16 | 株式会社デンソー | スイッチング電源回路 |
| CN1918777A (zh) * | 2004-02-13 | 2007-02-21 | 罗姆股份有限公司 | 开关电源装置和移动设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| HK1155527A1 (zh) | 2012-05-18 |
| KR101742471B1 (ko) | 2017-06-01 |
| US7956651B2 (en) | 2011-06-07 |
| KR20170062428A (ko) | 2017-06-07 |
| CN102023664A (zh) | 2011-04-20 |
| US20110057704A1 (en) | 2011-03-10 |
| KR101876459B1 (ko) | 2018-07-10 |
| TW201111805A (en) | 2011-04-01 |
| KR20110027600A (ko) | 2011-03-16 |
| TWI432741B (zh) | 2014-04-01 |
| KR20180037610A (ko) | 2018-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102023664B (zh) | 用于检测电流并补偿偏移电压的方法以及电路 | |
| US7319311B2 (en) | Step down switching regulator with the substrate of the switching transistor selectively connected to either its drain or source | |
| US6437549B1 (en) | Battery charger | |
| US7122995B2 (en) | Multi-phase DC-DC converter and control circuit for multi-phase DC-DC converter | |
| US8416596B2 (en) | Switching power controller and system | |
| CN213367626U (zh) | 电路 | |
| JP6374261B2 (ja) | 絶縁同期整流型ｄｃ／ｄｃコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 | |
| TWI774085B (zh) | 脈衝寬度調變控制晶片和電源轉換系統 | |
| CN101057386B (zh) | 电源变换器 | |
| US11563337B2 (en) | High efficiency wireless charging system and method | |
| Qian et al. | A SIDIDO DC–DC converter with dual-mode and programmable-capacitor-array MPPT control for thermoelectric energy harvesting | |
| US10445281B2 (en) | Load detection apparatus and method for USB systems | |
| US6906497B2 (en) | Enabling circuit for avoiding negative voltage transients | |
| CN101656477A (zh) | 直流-直流变换器和用于直流-直流变换器的控制器 | |
| US10944330B1 (en) | Self-biased gate driver architecture | |
| TW202241031A (zh) | 在自我調整組合電源電路中在降壓變換器模式和電荷泵模式之間的基於電流的轉換 | |
| JP2016116415A (ja) | 絶縁型のｄｃ／ｄｃコンバータ、それを用いた電源装置、電源アダプタおよび電子機器、１次側コントローラ | |
| CN115528910A (zh) | 用于多电平电力转换器的高效自举电源发生器 | |
| JP2016116414A (ja) | 絶縁型のｄｃ／ｄｃコンバータ、それを用いた電源装置、電源アダプタおよび電子機器、フィードバックアンプ集積回路 | |
| US20240055992A1 (en) | Three-level buck converter configurable for two-level buck converter mode operation | |
| JP2000023456A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| CN103066847B (zh) | 电源装置和图像形成设备 | |
| Park et al. | Improvements in light-load efficiency and operation frequency for low-voltage current-mode integrated boost converters | |
| Hsu et al. | Single Inductor Dual Output Three Level Buck Converter | |
| Sun et al. | A Circuit for Reducing the Reverse Current in DCM DC-DC Converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1155527 Country of ref document: HK |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1155527 Country of ref document: HK |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150708 Termination date: 20210810 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |