CN102023473A - 提高掩膜临界尺寸均匀度的方法 - Google Patents

提高掩膜临界尺寸均匀度的方法 Download PDF

Info

Publication number
CN102023473A
CN102023473A CN200910195838XA CN200910195838A CN102023473A CN 102023473 A CN102023473 A CN 102023473A CN 200910195838X A CN200910195838X A CN 200910195838XA CN 200910195838 A CN200910195838 A CN 200910195838A CN 102023473 A CN102023473 A CN 102023473A
Authority
CN
China
Prior art keywords
critical dimension
mask
photoetching
initial
regional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910195838XA
Other languages
English (en)
Other versions
CN102023473B (zh
Inventor
陈明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910195838XA priority Critical patent/CN102023473B/zh
Publication of CN102023473A publication Critical patent/CN102023473A/zh
Application granted granted Critical
Publication of CN102023473B publication Critical patent/CN102023473B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供的提高掩膜临界尺寸均匀度的方法，通过将掩膜临界尺寸的差异分布反馈到掩膜制作过程中的光刻步骤，进而调整光刻步骤的光刻能量分布，达到提高掩膜临界尺寸均匀度的目的。

Description

提高掩膜临界尺寸均匀度的方法
技术领域
本发明涉及硅半导体器件技术领域，特别涉及提高掩膜临界尺寸均匀度(critital dimension uniformity，CDU)的方法。
背景技术
随着晶圆上临界尺寸的持续缩小，对掩膜(mask)的临界尺寸的精度要求也越来越高，而掩膜的CDU是一个重要的衡量指标。一般，在掩膜的制造过程中，首先提供透明基板，在该透明基板上先形成金属层，然后在该金属层上形成光刻胶层，通过在特定区域曝光以及显影，将部分区域的光刻胶层移除并露出被移除的光刻胶层下的金属层。之后再通过干法刻蚀或者湿法刻蚀工艺刻蚀掉露出的金属层。完全去除光刻胶层后，在透明基板上便形成了遮光与透光的图案，最后再加上透明的保护膜，至此便完成了掩膜的制作。因此，在掩膜的每一制造步骤中，都存在许多影响CDU的因素，包括电子束曝光、显影以及刻蚀等。例如，图1为掩膜制作过程中显影步骤的示意图。如图1所示，在显影步骤中，形成有金属层和光刻胶层的基板11放置在载物台12上，载物台12由连接到旋转电机(未图示)的转杆14支撑，旋转电机控制转杆14带动载物台12和基板11旋转。在载物台12上方还设有喷射显影液到基板11上的喷嘴13。通过调整载物台12的高度可以控制显影液喷射到基板11上的落点，且通过旋转基板11可以使落点处的显影液流动到基板11上的其它区域。然而，由于落点处的显影液更新速度比其它区域快，而且落点处的显影液的量比其它区域也多，因此会造成临界尺寸在径向方向上的分布差异，即掩膜CDU的降低。此外，CDU还受形成有金属层和光刻胶层的基板的保存环境影响。例如，当保存环境为空气时，表面的光刻胶层会受到空气中的氨的侵蚀，这也会影响到光刻胶层的质量，进而导致掩膜CDU的降低。
发明内容
本发明的目的在于提供一种提高掩膜临界尺寸均匀度的方法，以解决现有技术中由掩膜的制造流程造成的掩膜临界尺寸均匀度降低的问题。
本发明提供一种提高掩膜临界尺寸均匀度的方法，包括：
步骤1，提供用于制作掩膜的至少两块测试板，将所述至少两块测试板划分成固定值的多个区域，并设定所述每个区域的初始光刻能量，其中，所述固定值选取为使得相邻两个区域能反应出临界尺寸的细微变化；
步骤2，将所述至少两块测试板按照所述初始光刻能量制作成掩膜，并测试所述每个区域的临界尺寸；
步骤3，计算所述每个区域的临界尺寸的平均值，得到初始临界尺寸表；
步骤4，选取任一区域为基准区域，根据所述初始临界尺寸表计算所述每个区域与所述基准区域的临界尺寸差值，得到初始临界尺寸差值表；
步骤5，根据所述初始临界尺寸差值表计算初始光刻能量修正表，并修正所述每个区域的初始光刻能量，得到修正后的光刻能量表；
步骤6，提供用于制作掩膜的又一块测试板，将所述又一块测试板按照修正后的光刻能量表制作成掩膜，并测试所述每个区域的临界尺寸，得到临界尺寸表；
步骤7，根据所述临界尺寸表计算所述每个区域与所述基准区域的临界尺寸差值，得到临界尺寸差值表；
步骤8，判断所述临界尺寸差值表是否符合工艺要求，如果符合，至此结束，如果不符合，根据所述临界尺寸差值表计算光刻能量修正表，并修正所述每个区域的光刻能量，得到修正后的光刻能量表，并跳转到步骤6。
优选的，所述光刻能量表中的光刻能量必须满足最小光刻能量要求，同时又不能过大而使得光刻边界过于粗糙。
优选的，所有测试板为形成有金属层和光刻胶层的基板。
与现有技术相比，本发明提供的提高掩膜临界尺寸均匀度的方法，通过将掩膜临界尺寸的差异分布反馈到掩膜制作过程中的光刻步骤，进而调整光刻步骤的光刻能量分布，达到提高掩膜临界尺寸均匀度的目的。
附图说明
图1为掩膜制作过程中显影步骤的示意图；
图2为根据本发明的提高掩膜临界尺寸均匀度的方法的流程图；
图3为根据本发明的提高掩膜临界尺寸均匀度的方法的实施例的设定将掩膜划分成100个区域的示意图以及掩膜在每个区域中的结构示意图；
图4为采用根据本发明的提高掩膜临界尺寸均匀度的方法前后的掩膜的临界尺寸三维分布图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。
在背景技术中已经提及，在掩膜的制作过程中，都存在许多影响掩膜临界尺寸均匀度的因素，导致掩膜临界尺寸均匀度偏低。
本发明的核心思想在于，通过将掩膜临界尺寸的差异分布反馈到掩膜制作过程中的光刻步骤，进而调整光刻步骤的光刻能量分布，达到提高掩膜临界尺寸均匀度的目的。
图2为根据本发明提供的提高掩膜临界尺寸均匀度的方法的流程图，包括：
S1：提供用于制作掩膜的至少两块测试板，将所述至少两块测试板划分成固定值的多个区域，并设定所述每个区域的初始光刻能量，其中，所述固定值选取为使得相邻两个区域能反应出临界尺寸的细微变化。本实施例中，设定将所述至少两块测试板沿横向和纵向划分成10×10矩阵，即划分成100个区域，如图3所示。所述至少两块测试板的每个对应区域的初始光刻能量相等。
S2：将所述至少两块测试板按照所述初始光刻能量制作成掩膜，并测试所述每个区域的临界尺寸。图3还显示了制成的掩膜在每个区域中的结构示意图，包括遮光区域21和透光区域22。优选的，所述测试板为形成有金属层和光刻胶层的基板，此时遮光区域21为金属层。本实施例中，测得的临界尺寸为金属层的临界尺寸，即形成的金属层图案的宽度。
S3：计算所述每个区域的临界尺寸的平均值，得到初始临界尺寸表。例如，其中一块测试板第一区域的临界尺寸为第一数值，另一块测试板第一区域的临界尺寸为第二数值，则所述第一区域的临界尺寸的平均值为所述第一数值和所述第二数值的平均值。这是为了确认掩膜制作过程是稳定的，即所述第一数值和所述第二数值之间相差不大。
S4：选取任一区域为基准区域，根据所述初始临界尺寸表计算所述每个区域与所述基准区域的临界尺寸差值，得到初始临界尺寸差值表。
S5：根据所述初始临界尺寸差值表计算初始光刻能量修正表，并修正所述每个区域的初始光刻能量，得到修正后的光刻能量表。例如，在本实施例中，如果某个区域比基准区域的金属层的临界尺寸大，说明可以通过增加这个区域的光刻能量来减小临界尺寸，进而减小与基准区域的临界尺寸差值。反之，如果某个区域比基准区域的金属层的临界尺寸小，说明可以通过减小这个区域的光刻能量来增大临界尺寸，进而减小与基准区域的临界尺寸差值。对于某一具体的光刻条件，包括曝光光源、光刻胶层种类等，光刻能量的变化量与临界尺寸的调整量之间的关系是一定的，因此根据临界尺寸差值就可以计算出需要修正多少光刻能量。优选的，所述修正后的光刻能量表中的光刻能量必须满足最小光刻能量要求，即光刻能量必须能形成光刻胶层图案，同时又不能过大而使得光刻边界过于粗糙。
S6：提供用于制作掩膜的又一块测试板，将所述又一块测试板按照修正后的光刻能量表制作成掩膜，并测试所述每个区域的临界尺寸，得到临界尺寸表。
S7：根据所述临界尺寸表计算所述每个区域与所述基准区域的临界尺寸差值，得到临界尺寸差值表。
S8：判断所述临界尺寸差值表是否符合工艺要求，如果符合，至此结束，如果不符合，根据所述临界尺寸差值表计算光刻能量修正表，并修正所述每个区域的光刻能量，得到修正后的光刻能量表，并跳转到S6。根据具体工艺的要求不同，临界尺寸差值表中的所有差值必须控制在不同的范围内。
表1显示了本实施例的划分成100个区域的掩膜的某次得到的光刻能量修正表。表中，“+”代表增大光刻能量，“-”代表减小光刻能量。
表1
Figure B200910195838XD0000051
表2
  前   后
  Mean   683.4   682.6
  Max   686.5   685.6
  Min   680.1   679.9
  Range   6.4   5.7
表2显示了采用根据本发明的提高掩膜临界尺寸均匀度的方法的前后掩膜的临界尺寸。表2中，平均值(Mean)为掩膜的100个区域的对应100个临界尺寸的平均值，单位为nm。最大值(Max)为掩膜的100个区域的对应100个临界尺寸中的最大值，单位为nm。最小值(Min)为掩膜的100个区域的对应100个临界尺寸中的最小值，单位为nm。范围(Range)为掩膜的100个区域的对应100个临界尺寸中的最大值与最小值的差值，单位为nm。从表2中可以看出，采用根据本发明的提高掩膜临界尺寸均匀度的方法后，减小了掩膜的100个区域的对应100个临界尺寸中最大值与最小值的差值，即提高了掩膜的临界尺寸均匀度。这也可以从图4中看出，图4显示了采用根据本发明的提高掩膜临界尺寸均匀度的方法前后的掩膜的临界尺寸三维分布图。其中二维平面为掩膜平面，划分成了100个区域。而另一维为测得的临界尺寸的值，单位为nm。临界尺寸三维分布图31在采用根据本发明的提高掩膜临界尺寸均匀度的方法前得到，临界尺寸三维分布图32在采用根据本发明的提高掩膜临界尺寸均匀度的方法后得到。从图4中可以看出，采用根据本发明的提高掩膜临界尺寸均匀度的方法后，不同区域之间的临界尺寸变化不大，临界尺寸的值在整个掩膜平面上起伏较小，即提高了掩膜的临界尺寸均匀度。
综上所述，本发明提供的提高掩膜临界尺寸均匀度的方法，通过将掩膜临界尺寸的差异分布反馈到掩膜制作过程中的光刻步骤，进而调整光刻步骤的光刻能量分布，达到提高掩膜临界尺寸均匀度的目的。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (3)

1.一种提高掩膜临界尺寸均匀度的方法，其特征在于，包括：
步骤1，提供用于制作掩膜的至少两块测试板，将所述至少两块测试板划分成固定值的多个区域，并设定所述每个区域的初始光刻能量，其中，所述固定值选取为使得相邻两个区域能反应出临界尺寸的细微变化；
步骤2，将所述至少两块测试板按照所述初始光刻能量制作成掩膜，并测试所述每个区域的临界尺寸；
步骤3，计算所述每个区域的临界尺寸的平均值，得到初始临界尺寸表；
步骤4，选取任一区域为基准区域，根据所述初始临界尺寸表计算所述每个区域与所述基准区域的临界尺寸差值，得到初始临界尺寸差值表；
步骤5，根据所述初始临界尺寸差值表计算初始光刻能量修正表，并修正所述每个区域的初始光刻能量，得到修正后的光刻能量表；
步骤6，提供用于制作掩膜的又一块测试板，将所述又一块测试板按照修正后的光刻能量表制作成掩膜，并测试所述每个区域的临界尺寸，得到临界尺寸表；
步骤7，根据所述临界尺寸表计算所述每个区域与所述基准区域的临界尺寸差值，得到临界尺寸差值表；
步骤8，判断所述临界尺寸差值表是否符合工艺要求，如果符合，至此结束，如果不符合，根据所述临界尺寸差值表计算光刻能量修正表，并修正所述每个区域的光刻能量，得到修正后的光刻能量表，并跳转到步骤6。
2.如权利要求1所述的提高掩膜临界尺寸均匀度的方法，其特征在于，所述光刻能量表中的光刻能量必须满足最小光刻能量要求，同时又不能过大而使得光刻边界过于粗糙。
3.如权利要求1所述的提高掩膜临界尺寸均匀度的方法，其特征在于，所有测试板为形成有金属层和光刻胶层的基板。
CN200910195838XA 2009-09-17 2009-09-17 提高掩膜临界尺寸均匀度的方法 Expired - Fee Related CN102023473B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910195838XA CN102023473B (zh) 2009-09-17 2009-09-17 提高掩膜临界尺寸均匀度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910195838XA CN102023473B (zh) 2009-09-17 2009-09-17 提高掩膜临界尺寸均匀度的方法

Publications (2)

Publication Number Publication Date
CN102023473A true CN102023473A (zh) 2011-04-20
CN102023473B CN102023473B (zh) 2012-07-04

Family

ID=43864942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910195838XA Expired - Fee Related CN102023473B (zh) 2009-09-17 2009-09-17 提高掩膜临界尺寸均匀度的方法

Country Status (1)

Country Link
CN (1) CN102023473B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114153125A (zh) * 2020-09-08 2022-03-08 中芯国际集成电路制造(上海)有限公司 掩膜及有效减小极紫外掩膜黑边界效应的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7325225B2 (en) * 2005-10-05 2008-01-29 Yasushi Tanaka Method and apparatus for reducing OPC model errors
CN101042527A (zh) * 2006-03-20 2007-09-26 中芯国际集成电路制造(上海)有限公司 临界尺寸均匀性补偿方法
CN101241302B (zh) * 2007-02-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 改善掩膜关键尺寸趋势的制造方法
CN101459036B (zh) * 2007-12-11 2010-08-18 上海华虹Nec电子有限公司 一种快速优化刻蚀均匀性的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114153125A (zh) * 2020-09-08 2022-03-08 中芯国际集成电路制造(上海)有限公司 掩膜及有效减小极紫外掩膜黑边界效应的方法
CN114153125B (zh) * 2020-09-08 2024-03-26 中芯国际集成电路制造(上海)有限公司 掩膜及有效减小极紫外掩膜黑边界效应的方法

Also Published As

Publication number Publication date
CN102023473B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
US8584054B2 (en) Photomask manufacturing method and semiconductor device manufacturing method
CN101893819B (zh) 提高掩膜板图形关键尺寸均匀性的方法
CN105159031B (zh) 一种制作光刻胶厚度和关键尺寸关系曲线的方法
KR101757743B1 (ko) 플레어 보정방법 및 ｅｕｖ 마스크 제조방법
CN106256014A (zh) 压印装置、压印方法及物品的制造方法
US20070034596A1 (en) Printed wiring board fabrication method, printed wiring board photomask, and program for creating a photomask
KR20020077185A (ko) 마스크의 제조 방법, 이 제조 방법에 의해 제조된 마스크,및 이 마스크를 이용한 반도체 장치의 제조 방법
CN102135723B (zh) 基于衬底刻蚀后图形对本层光刻图形进行修正的方法
CN101458442B (zh) 布局、光掩模版的制作及图形化方法
CN102376541A (zh) 调整集成电路制造中关键尺寸均匀性的方法
CN102023473B (zh) 提高掩膜临界尺寸均匀度的方法
CN105549338A (zh) 曝光量测装置及其量测平台
CN103019028B (zh) 一种掩膜板及其制作方法
CN101599434B (zh) 半导体器件的制造方法
CN101464625A (zh) 光刻掩模版特征线宽均一性预补偿技术
KR101096979B1 (ko) 반도체 소자의 패턴 균일도 조절 방법
JP2002116529A (ja) 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク
CN103777458A (zh) 一种opc方法以及制备掩膜版的方法
US20100211207A1 (en) Manufacturing apparatus for semiconductor device, controlling method for the manufacturing apparatus, and storage medium storing control program for the manufacturing apparatus
CN103631083B (zh) 一种光学邻近修正的焦平面选择方法
JP2003077821A (ja) パターン描画方法と露光用マスクの製造方法
CN101806997A (zh) 光掩模
US8539392B2 (en) Method for compensating proximity effects of particle beam lithography processes
US20100266960A1 (en) Method of manufacturing semiconductor device and exposure device
KR100815959B1 (ko) 광 근접 보정 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20190917

CF01 Termination of patent right due to non-payment of annual fee