CN102004814A - 生成场效晶体管spice工艺角落模型的方法 - Google Patents

生成场效晶体管spice工艺角落模型的方法 Download PDF

Info

Publication number
CN102004814A
CN102004814A CN2010105043823A CN201010504382A CN102004814A CN 102004814 A CN102004814 A CN 102004814A CN 2010105043823 A CN2010105043823 A CN 2010105043823A CN 201010504382 A CN201010504382 A CN 201010504382A CN 102004814 A CN102004814 A CN 102004814A
Authority
CN
China
Prior art keywords
parameter
model
channel region
short channel
process corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105043823A
Other languages
English (en)
Other versions
CN102004814B (zh
Inventor
余泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010504382.3A priority Critical patent/CN102004814B/zh
Publication of CN102004814A publication Critical patent/CN102004814A/zh
Application granted granted Critical
Publication of CN102004814B publication Critical patent/CN102004814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出一种生成场效晶体管SPICE工艺角落模型的方法,是在SPICE模型的全局模型中设置分块工艺角落参数,来表达宽沟道区器件和短沟道窄沟道区器件工艺的变化,步骤包括:1)测量器件的电流-电压曲线,建立全局模型G;2)确定工艺角落模型的变化范围:3)根据短沟道尺寸选取参数DVT0,LVTH0、LU0、LK1、LVSAT和RDSW;4)根据窄宽度尺寸选取参数K3、WVTH0、WK1和WVSAT;5)根据短沟道尺寸及窄宽度尺寸选取参数PVTH0、PVSAT和PU0;6)将全局参数与局部参数整合在一起,建立角落模型。与现有技术相比,本发明的有益效果是,生成了优秀的工艺角落模型,能够很好的反应工艺变化,使电路设计能够更好的反应这一变化。

Description

生成场效晶体管SPICE工艺角落模型的方法
技术领域
本发明属于半导体设计SPICE仿真和建模领域,具体是一种生成场效晶体管SPICE工艺角落模型的方法。
背景技术
场效晶体管(Metal Oxide Semiconductor,MOS)是半导体集成电路中一种重要的半导体器件,在集成电路工艺领域中被广泛的应用。为了预测场效晶体管器件在所处的环境中的性能和可靠性,需要对场效晶体管进行仿真。
SPICE(Simulation Program with Integrated Circuit Emphasis)是器件设计行业应用最为普遍的电路级模拟程序,各软件厂家提供了Vspice、Hspice、Pspice等不同版本SPICE软件,这些软件的仿真核心大同小异,都采用了美国加利福尼亚大学伯克莱分校开发的SPICE模拟算法。
现有技术中,参考图1、2,SPICE模型中的全局和分块模型生成如下式:
P=P0+Pl/L+Pw/W+Pp/(W×L),其中P是SPICE模型参数,P0是全局参数,Pl、Pw和Pp是分块参数,Pl为栅的长度效应参数(L为栅长),Pw为栅的宽度效应参数(W为栅宽),Pp是长度与宽度效应复合参数。
例如,阀值电压vth0是全局参数,Wvth0,Lvth0,Pvtho是分块参数。其中,Lvth0表示宽沟道区模型参数中的零偏阈值电压参数,Wvth0表示长沟道区模型参数中的零偏阈值电压参数,Pvtho表示短沟道窄沟道区模型参数中的零偏阈值电压参数。
现有技术中,对于全局模型的工艺角落模型是通过设置器件的以下参数来建立的:
栅长度刻蚀补偿参数XL和栅宽度刻蚀补偿参数XW,
栅氧化层厚度Tox以及阀值电压Vth0,
栅极与漏端或源端重叠电容CGDO/CGSO,
漏端/源端PN结底底部电容CJ、漏端/源端周边电容CJSW和栅极下面的周边电容CJSWG。
但是这种参数是很难表达所有规格的工艺角落的变化,特别是对于宽沟道区器件和短沟道窄沟道区器件器件。
发明内容
为了解决现有技术中存在的上述问题,本发明提出一种新的生成SPICE工艺角落模型的方法,具体技术方案如下:
一种生成SPICE工艺角落模型的方法,其特征是在SPICE模型的全局模型中设置分块工艺角落参数,来表达宽沟道区器件和短沟道窄沟道区器件工艺角落的变化,
1)测量图1所示的器件的电流-电压曲线,根据现有技术中的全局模型的提取方法,生成全局模型G.;
2)根据工艺偏差或者设计规范确定角落模型的变化范围,删氧化层厚度Tox的变化控制在10%以内,栅长度刻蚀补偿参数XL和栅宽度刻蚀补偿参数XW变化控制在最小接点的10%以内,阀值电压Vth0的变化控制在正负0.3V之内,栅极与漏端或源端重叠电容CGDO/CGSO变化控制在5%~10%以内,漏端或源端二极管底端电容、周边电容和栅极下面的周边电容CJ/CJSW/CJSWG变化控制在5%~10%;控制这些参数在相应范围内的原因,主要是为了反应工艺的变化。
3)根据短沟道尺寸选取参数DVT0,LVTHO,LUO,LK1,LVSAT,RDSW;
4)根据窄宽度尺寸选取参数K3,WVTHO,WK1,WVSAT;
5)根据短沟道尺寸及窄宽度尺寸选取参数PVTH0,PVSAT,PU0
6)将全局参数与局部参数整合在一起,建立角落模型。
所述步骤1)中,测量的器件的电流-电压曲线中含有以下特性:
第一组测量数据为线性区的IDS-VGS曲线图,测量条件是不同的VBS扫描,且VDS很小(0.1V),以保证器件工作在线性区;
第二组测量数据为线性区的IDS-VGS曲线图,测量条件是不同的VBS扫描,且VDS足够大(Vdd),以保证器件工作在饱和区;
第三组测量数据为线性区的IDS-VDS曲线图,测量条件是不同的VGS扫描,且VBS=0,此时,既包括线性区也包括饱和区;
第四组测量数据为线性区的IDS-VDS曲线图,测量条件是不同的VGS扫描,VBS为允许的最大衬底偏压(Vdd),此时,既包括线性区也包括饱和区;全局模型G是通过牛顿迭代法所提取的,其模型参数皆为全局模型参数或者含有局部参数组成的。
所述步骤2)中,栅氧化层厚度Tox的变化量控制在10%以内;栅长度刻蚀补偿参数XL和栅宽度刻蚀补偿参数XW的变化量控制在最小接点的10%以内;阀值电压Vth0的变化量控制在正负0.1V~0.3V;栅极与漏端重叠电容CGDO或栅极与源端重叠电容CGSO的变化量控制在5%~10%以内;漏端或源端二极管底端电容CJ、周边电容CJSW和栅极下面的周边电容CJSWG的变化量控制在5%~10%。
所述步骤3)中,至少含有反应短沟道尺寸阈值电压变化参数DVT0、LK1或LVTH0中的一种,含有反应短沟道尺寸迁移率变化参数RDSW、LU0、LVSAT或VSAT中的一种。
所述步骤4)中,至少含有反应窄宽度尺寸阈值电压变化参数WK1、K3或WVTH0中的一种,至少含有反应短沟道尺寸迁移率变化参数WVSAT、WRDSW或WU0中的一种。
所述步骤5)中,至少含有反应短沟道尺寸及窄宽度尺寸阈值电压变化参数PK1或PVTH0中的一种,至少含有反应短沟道尺寸及窄宽度尺寸迁移率变化参数PVSAT、PRDSW或PU0中的一种。
所述步骤6)中,所得到的最终工艺角落模型含有全局参数和局部参数共同组成的角落模型。
上述参数中,LVTH0表示所述宽沟道区模型参数中的零偏阈值电压参数,WVTH0表示所述长沟道区模型参数中的零偏阈值电压参数,PVTH0表示所述短沟道窄沟道区模型参数中的零偏阈值电压参数;LU0表示所述宽沟道区模型参数中的载子迁移率参数,WU0表示所述长沟道区模型参数中的载子迁移率参数,PU0表示所述短沟道窄沟道区模型参数中的载子迁移率参数;LVSAT表示所述宽沟道区模型参数中的载子饱和速度参数,WVSAT表示所述长沟道区模型参数中的载子载子饱和速度参数,PVSAT表示所述短沟道窄沟道区模型参数中的载子载子饱和速度参数;Lk1表示所述宽沟道区模型参数中的体效应参数,WK1表示所述长沟道区模型参数中的体效应参数,PK1表示所述短沟道窄沟道区模型参数中的体效应参数;DVT0表示短沟道区的电荷共享模型阈值电压调整参数;RDSW表示源漏端之间的单位电阻值;K3阈值电压的窄沟道效应补偿参数。
与现有技术相比,本发明的有益效果是,生成了优秀的工艺角落模型,能够很好的反应工艺变化,使电路设计能够更好的反应这一变化。
现有方法建立的角落模型典型四个器件的饱和电流变化,如表1所示。
表1:
本发明建立的角落模型典型四个器件的饱和电流变化,如表2所示。
表2:
Figure BSA00000299718800042
附图说明
图1是全局模型下,器件尺寸示意图。
图2是分块模型下,器件尺寸示意图。
图3是用本发明方法建立的反应不同尺寸角落变化的角落参数TT lib。
图4是用本发明方法建立的角落模型。
图5是传统方法建立的角落模型。
图6是本发明方法的流程示意图。
具体实施方式
下面结合附图与具体实施方式对本技术方案进一步说明:
一种生成场效晶体管SPICE工艺角落模型的方法,在SPICE模型的全局模型中设置分块工艺角落参数,来表达宽沟道区器件和短沟道窄沟道区器件工艺角落的变化,如图6所示,其步骤包括:
1)测量器件的电流-电压曲线,建立全局模型G;
2)确定工艺角落模型的变化范围:
3)根据短沟道尺寸选取参数LVTH0、LU0、LK1、LVSAT和RDSW;
4)根据窄宽度尺寸选取参数K3、WVTH0、WK1和WVSAT;
5)根据短沟道尺寸及窄宽度尺寸选取参数PVTH0、PVSAT和PU0;
6)将全局参数与局部参数整合在一起,建立角落模型。
具体到本例中,参考图3,是用本方法建立的反应不同尺寸角落变化的角落参数TT lib。
1)根据最快FF的电流和电压的变化,确定FF LIB中的角落模型参数变化如下:DLVTHN=-4.5e-9,DLVTHP=4.5e-9,DWVTHN=-2E-9,DWVTHP=2E-9,DPVTHN=-1E-15,DPVTHP=1E-15,DWUON=1.5E-10,DWUOP=1.5E-10,DVSATN=1E4,DVSATP=1E4,DPVSATN=2E-9,DPVSATP=2E-9。
2)根据最快SS的电流和电压的变化,确定SS LIB中的角落模型参数变化如下:DLVTHN=1.5e-9,DWVTHN=1.5E-9,DPVTHN=5E-16,DWUON=-1.5E-10,DLVSATN=-6E3,DLVSATN=-2E-3,DPVSATN=-2E-9,DLVTHP=-1.5e-9,DWVTHP=-1.5E-9,DPVTHP=-5E-16,DWUOP=-1.5E-10,DLVSATP=-6E3,DLVSATP=-2E-3,DPVSATN=-2E-9。
3)根据FF/SS的电流和电压的变化,确定FNSP LIB中的角落模型参数变化如下:
DLVTHN=-2.25e-9,DWVTHN=-1E-9,DPVTHN=-5E-16,DWUON=7.5E-11,DVSATN=5E3,DPVSATN=1E-9,DLVTHP=-7.5e-10,DWVTHP=-7.5E-10,DPVTHP=-2.5E-16,DWUOP=-7.5E-11,DLVSATP=-3E3,DLVSATP=-1E-3,DPVSATN=-1E-9。
4)根据FF/SS的电流和电压的变化,确定SNFP LIB中的角落模型参数变化如下:
DLVTHN=2.25e-9,DWVTHN=1E-9,DPVTHN=5E-16,DWUON=-7.5E-11,DVSATN=-5E3,DPVSATN=-1E-9,DLVTHP=7.5e-10,DWVTHP=7.5E-10,DPVTHP=2.5E-16,DWUOP=7.5E-11,DLVSATP=3E3,DLVSATP=1E-3,DPVSATN=1E-9。
对比图4和图5,可看出,应用本方法生成的工艺角落模型更优秀,很好的反映了工艺的变化。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实施例。

Claims (7)

1.一种生成场效晶体管SPICE工艺角落模型的方法,其特征是在SPICE模型的全局模型中设置分块工艺角落参数,来表达宽沟道区器件和短沟道窄沟道区器件工艺角落的变化,步骤包括:
1)测量器件的电流-电压曲线,建立全局模型G;
2)确定工艺角落模型的变化范围:
3)根据短沟道尺寸选取参数DVT0、LVTH0、LU0、LK1、LVSAT和RDSW;
4)根据窄宽度尺寸选取参数K3、WVTH0、WK1和WVSAT;
5)根据短沟道尺寸及窄宽度尺寸选取参数PVTH0、PVSAT和PU0;
6)将全局参数与局部参数整合在一起,建立角落模型;
其中,LVTH0表示所述宽沟道区模型参数中的零偏阈值电压参数,WVTH0表示所述长沟道区模型参数中的零偏阈值电压参数,PVTH0表示所述短沟道窄沟道区模型参数中的零偏阈值电压参数;LU0表示所述宽沟道区模型参数中的载子迁移率参数,WU0表示所述长沟道区模型参数中的载子迁移率参数,PU0表示所述短沟道窄沟道区模型参数中的载子迁移率参数;LVSAT表示所述宽沟道区模型参数中的载子饱和速度参数,WVSAT表示所述长沟道区模型参数中的载子载子饱和速度参数,PVSAT表示所述短沟道窄沟道区模型参数中的载子载子饱和速度参数;LK1表示所述宽沟道区模型参数中的体效应参数,WK1表示所述长沟道区模型参数中的体效应参数,PK1表示所述短沟道窄沟道区模型参数中的体效应参数;DVT0表示短沟道区的电荷共享模型阈值电压调整参数;RDSW表示源漏端之间的单位电阻值;K3表示阈值电压的窄沟道效应补偿参数。
2.根据权利要求1所述的生成场效晶体管SPICE工艺角落模型的方法,其特征是所述步骤1)中,测量的器件的电流-电压曲线中含有以下特性:
第一组测量数据为线性区的IDS-VGS曲线图,测量条件是不同的VBS扫描,且VDS很小,以保证器件工作在线性区;
第二组测量数据为线性区的IDS-VGS曲线图,测量条件是不同的VBS扫描,且VDS足够大,以保证器件工作在饱和区;
第三组测量数据为线性区的IDS-VDS曲线图,测量条件是不同的VGS扫描,且VBS=0,此时,既包括线性区也包括饱和区;
第四组测量数据为线性区的IDS-VDS曲线图,测量条件是不同的VGS扫描,VBS为允许的最大衬底偏压,此时,既包括线性区也包括饱和区;全局模型G是通过牛顿迭代法所提取的,其模型参数皆为全局模型参数或者含有局部参数组成的。
3.根据权利要求1所述的生成场效晶体管SPICE工艺角落模型的方法,其特征是所述步骤2)中,
栅氧化层厚度Tox的变化量控制在10%以内;
栅长度刻蚀补偿参数XL和栅宽度刻蚀补偿参数XW的变化量控制在最小接点的10%以内;
阀值电压Vth0的变化量控制在正负0.1V~0.3V;
栅极与漏端重叠电容CGDO或栅极与源端重叠电容CGSO的变化量控制在5%~10%以内;
漏端或源端二极管底端电容CJ、周边电容CJSW和栅极下面的周边电容CJSWG的变化量控制在5%~10%。
4.根据权利要求1所述的生成场效晶体管SPICE工艺角落模型的方法,其特征是所述步骤3)中,至少含有反应短沟道尺寸阈值电压变化参数DVT0、LK1或LVTH0中的一种,含有反应短沟道尺寸迁移率变化参数RDSW或LU0、LVSAT或VSAT中的一种。
5.根据权利要求1所述的生成场效晶体管SPICE工艺角落模型的方法,其特征是所述步骤4)中,至少含有反应窄宽度尺寸阈值电压变化参数WK1、K3或WVTH0中的一种,至少含有反应短沟道尺寸迁移率变化参数WVSAT、WRDSW或WU0中的一种。
6.根据权利要求1所述的生成场效晶体管SPICE工艺角落模型的方法,其特征是所述步骤5)中,至少含有反应短沟道尺寸及窄宽度尺寸阈值电压变化参数PK1或PVTH0中的一种,至少含有反应短沟道尺寸及窄宽度尺寸迁移率变化参数PVSAT、PRDSW或PU0中的一种。
7.根据权利要求1所述的生成场效晶体管SPICE工艺角落模型的方法,其特征是所述步骤6)中,所得到的最终工艺角落模型含有全局参数和局部参数共同组成的角落模型。
CN201010504382.3A 2010-10-12 2010-10-12 生成场效晶体管spice工艺角落模型的方法 Active CN102004814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010504382.3A CN102004814B (zh) 2010-10-12 2010-10-12 生成场效晶体管spice工艺角落模型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010504382.3A CN102004814B (zh) 2010-10-12 2010-10-12 生成场效晶体管spice工艺角落模型的方法

Publications (2)

Publication Number Publication Date
CN102004814A true CN102004814A (zh) 2011-04-06
CN102004814B CN102004814B (zh) 2014-12-10

Family

ID=43812174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010504382.3A Active CN102004814B (zh) 2010-10-12 2010-10-12 生成场效晶体管spice工艺角落模型的方法

Country Status (1)

Country Link
CN (1) CN102004814B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102521447A (zh) * 2011-12-08 2012-06-27 清华大学 基于二进制组合的毫米波场效应晶体管参数化建模方法
CN103440391A (zh) * 2013-09-16 2013-12-11 卓捷创芯科技(深圳)有限公司 一种基于数值选择函数的半导体工艺角扫描仿真方法
CN104750900A (zh) * 2013-12-31 2015-07-01 上海华虹宏力半导体制造有限公司 具有尺寸可扩展性的jfet仿真方法
CN108038322A (zh) * 2017-12-21 2018-05-15 上海华力微电子有限公司 一种spice集中模型的建模方法及系统
CN108133102A (zh) * 2017-12-21 2018-06-08 上海华力微电子有限公司 一种mosfet器件之全局工艺角模型的建模方法
CN118013902A (zh) * 2024-04-09 2024-05-10 珠海凌烟阁芯片科技有限公司 芯片单元性能随工艺角分布预测方法、系统、终端及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002251422A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd トランジスタにおけるspiceパラメータの抽出方法
US20090164180A1 (en) * 2007-12-24 2009-06-25 Seok Yong Ko Apparatus and method for modeling mos transistor
CN101739470A (zh) * 2008-11-11 2010-06-16 上海华虹Nec电子有限公司 Mos晶体管多尺寸器件的工艺偏差模型的建立方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002251422A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd トランジスタにおけるspiceパラメータの抽出方法
US20090164180A1 (en) * 2007-12-24 2009-06-25 Seok Yong Ko Apparatus and method for modeling mos transistor
CN101739470A (zh) * 2008-11-11 2010-06-16 上海华虹Nec电子有限公司 Mos晶体管多尺寸器件的工艺偏差模型的建立方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102521447A (zh) * 2011-12-08 2012-06-27 清华大学 基于二进制组合的毫米波场效应晶体管参数化建模方法
CN102521447B (zh) * 2011-12-08 2013-06-19 清华大学 基于二进制组合的毫米波场效应晶体管参数化建模方法
CN103440391A (zh) * 2013-09-16 2013-12-11 卓捷创芯科技(深圳)有限公司 一种基于数值选择函数的半导体工艺角扫描仿真方法
CN104750900A (zh) * 2013-12-31 2015-07-01 上海华虹宏力半导体制造有限公司 具有尺寸可扩展性的jfet仿真方法
CN104750900B (zh) * 2013-12-31 2018-06-05 上海华虹宏力半导体制造有限公司 具有尺寸可扩展性的jfet仿真方法
CN108038322A (zh) * 2017-12-21 2018-05-15 上海华力微电子有限公司 一种spice集中模型的建模方法及系统
CN108133102A (zh) * 2017-12-21 2018-06-08 上海华力微电子有限公司 一种mosfet器件之全局工艺角模型的建模方法
CN108133102B (zh) * 2017-12-21 2021-06-04 上海华力微电子有限公司 一种mosfet器件之全局工艺角模型的建模方法
CN108038322B (zh) * 2017-12-21 2021-08-20 上海华力微电子有限公司 一种spice集中模型的建模方法及系统
CN118013902A (zh) * 2024-04-09 2024-05-10 珠海凌烟阁芯片科技有限公司 芯片单元性能随工艺角分布预测方法、系统、终端及介质

Also Published As

Publication number Publication date
CN102004814B (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
CN102004814B (zh) 生成场效晶体管spice工艺角落模型的方法
US8271256B2 (en) Physics-based MOSFET model for variational modeling
CN108875192B (zh) 一种典型cmos器件极限低温特性仿真方法
CN105825005B (zh) GaN高电子迁移率晶体管非线性可伸缩模型的构建方法
CN101329695A (zh) 检测及建立应用于噪声的mos管模型的方法
JP2006178907A (ja) 回路シミュレーション方法および装置
CN101593224B (zh) Mos晶体管噪声模型形成方法、装置和电路模拟方法
US8627253B2 (en) Method for substrate noise analysis
CN101957883A (zh) 建立场效晶体管噪声模型的方法
KR20150087725A (ko) 반도체 장치의 시뮬레이션 방법 및 이를 이용한 반도체 장치의 설계 방법
CN111553121A (zh) 一种层次化数字电路可靠性验证方法
CN102982215B (zh) Soi h型栅mos器件的建模方法
US11742247B2 (en) Epitaxial growth of source and drain materials in a complementary field effect transistor (CFET)
CN101976274B (zh) 提取场效晶体管的spice模型的方法
CN109117528A (zh) 基于bsim4模型的mos器件子电路温度模型及建模方法
US7844927B2 (en) Method for quality assured semiconductor device modeling
Fu et al. General geometric fluctuation modeling for device variability analysis
CN101414314A (zh) 一种提高集成电路模拟器运行速度的方法
CN109977564B (zh) 一种提高soi工艺二极管模型适用性的方法及系统
CN113128114B (zh) 一种半导体器件的ssta模型优化方法
KR100567069B1 (ko) 반도체 장치의 설계 방법
Darbandy et al. Automatic parameter extraction techniques in IC-CAP for a compact double gate MOSFET model
JP4088645B2 (ja) Lsiシステム設計方法
Sootkaneung et al. Impact of NBTI on digital integrated circuits in FinFET technologies
Eissa Physical aware design methodology for analog & mixed signal integrated circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140515

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140515

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant