CN118013902A - 芯片单元性能随工艺角分布预测方法、系统、终端及介质 - Google Patents

Abstract

本发明提供的芯片单元性能随工艺角分布预测方法、系统、终端及介质，具体涉及芯片设计技术领域，方案包括：构建芯片单元的沟道长度与芯片单元的目标性能之间的关系，获得目标函数；将沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角；基于目标函数和沟道长度对应的工艺角，预测出目标性能随工艺角分布的结果。该方案利用有效沟道长度分别建立与芯片单元的目标性能、与芯片工艺设计标准下的工艺角之间的关联关系，从而建立起目标性能与工艺角之间的关系，进而在芯片工艺标准的限制下预测得到目标性能随工艺角的分布规律，简单高效。

Description

芯片单元性能随工艺角分布预测方法、系统、终端及介质

技术领域

本发明涉及芯片设计技术领域，尤其涉及的是一种芯片单元性能随工艺角分布预测方法、系统、终端及介质。

背景技术

目前，在集成电路（又称芯片）设计过程中，通常采用SPICE仿真进行集成电路验证，但是由于标准单元库中的单元个数通常成百上千，数量庞大，即使只对代表性的几十个单元做仿真，整个仿真时间也需要几十到上百个小时。同时，由于事先并不知道各个元器件对应的性能指标的测量范围，导致部分测量结果无效，从而需要重仿，因此进一步加大了仿真工作量。

可见，现有技术中采用SPICE仿真对芯片设计进行验证的效率非常低，无法高效预测芯片的关键性能指标，而导致芯片设计周期较长的缺陷。

发明内容

鉴于上述现有技术的不足，本发明的目的在于提供一种芯片单元性能随工艺角分布预测方法、系统、终端及介质，旨在解决现有技术中存在的对芯片的关键性能指标的预测效率低，而导致芯片设计周期较长的问题。

为了实现上述目的，本发明第一方面提供一种芯片单元性能随工艺角分布预测方法，包括：

构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数；

将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角；

基于所述目标函数和所述沟道长度对应的工艺角，预测出所述目标性能随所述工艺角分布的结果。

可选的，所述目标性能为所述芯片单元的延迟，所述构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数，包括：

根据所述沟道长度，获得有效沟道长度；

基于所述有效沟道长度和所述延迟之间的线性关系，建立所述有效沟道长度和所述延迟之间的线性映射关系，获得目标函数。

可选的，所述基于所述有效沟道长度和所述延迟之间的线性关系，建立所述有效沟道长度和所述延迟之间的线性映射关系，获得目标函数，包括：

基于所述有效沟道长度和所述延迟之间的线性关系，当所述有效沟道长度小于典型典型工艺角对应的有效沟道长度时，计算所述典型典型工艺角对应的有效沟道长度与工艺标准的差值，获得有效沟道长度的下临界值；

当所述有效沟道长度大于所述典型典型工艺角对应的有效沟道长度时，计算所述典型典型工艺角对应的有效沟道长度与工艺标准的和，获得有效沟道长度的上临界值；

基于所述下临界值、所述上临界值和所述典型典型工艺角对应的有效沟道长度和延迟，建立所述有效沟道长度和所述延迟之间的线性映射关系，获得目标函数。

可选的，所述目标性能为所述芯片单元的漏电流，所述构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数，包括：

根据所述沟道长度，获得有效沟道长度；

基于所述有效沟道长度和所述漏电流之间的非线性关系，建立所述有效沟道长度和所述漏电流之间的对数映射关系，获得目标函数。

可选的，所述将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角，包括：

将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度与工艺角之间的对应关系；

基于所述沟道长度与工艺角之间的对应关系，获得沟道长度对应的工艺角。

可选的，所述基于所述目标函数和所述沟道长度对应的工艺角，预测出所述目标性能随所述工艺角分布的结果，包括：

基于SPICE模型，获取沟道长度的标准偏差，并根据均值为工艺角的有效沟道长度、标准偏差为工艺标准偏差的正态分布，随机生成多个沟道长度；

对所述沟道长度进行蒙特卡洛仿真，确定每个所述沟道长度对应的目标性能的值；

根据所有所述目标性能的值，预测出所述目标性能随所述工艺角分布的结果。

可选的，在所述预测出所述目标性能随所述工艺角分布的结果之后，还包括：

基于所述目标性能随所述工艺角分布的结果，确定产额截止线；

基于所述产额截止线，确定符合工艺标准的目标性能的限值。

本发明第二方面提供一种芯片单元性能随工艺角分布预测系统，所述系统包括：

目标函数构建模块，用于构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数；

映射关系构建模块，用于将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角；

预测模块，用于基于所述目标函数和所述沟道长度对应的工艺角，预测出所述目标性能随所述工艺角分布的结果。

本发明第三方面提供一种终端，所述终端包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的芯片单元性能随工艺角分布预测程序，所述芯片单元性能随工艺角分布预测程序被所述处理器执行时实现任意一项上述芯片单元性能随工艺角分布预测方法的步骤。

本发明第四方面提供一种计算机可读存储介质，所述计算机可读存储介质上存储有芯片单元性能随工艺角分布预测程序，所述芯片单元性能随工艺角分布预测程序被处理器执行时实现任意一项上述芯片单元性能随工艺角分布预测方法的步骤。

与现有技术相比，本方案的有益效果如下：

本发明通过构建芯片单元的沟道长度与芯片单元的目标性能之间的关系，获得目标函数，将沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角，可见利用有效沟道长度分别建立与芯片单元的目标性能、与芯片工艺设计标准下的工艺角之间的关联关系，从而建立起目标性能与工艺角之间的关系，并在芯片工艺标准的限制下得到目标性能随工艺角的分布规律，简单高效，从而检测出符合芯片工艺设计要求的芯片单元的良品，还可以为设计出符合工艺设计要求的芯片单元提供有价值的参考。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1为本发明的芯片单元性能随工艺角分布预测方法实施例流程图；

图2为本发明的芯片单元性能随工艺角分布预测方法另一实施例流程图；

图3为本发明的厂商生产的CPU最快速度和有效沟道长度之间的关系示意图；

图4为本发明的芯片单元性能随工艺角分布预测方法另一实施例流程图；

图5为本发明的考虑了随机噪声的逼近实际状态下的延迟随沟道长度变化的散点分布图；

图6为本发明的芯片单元性能随工艺角分布预测方法另一实施例流程图；

图7为本发明的芯片单元性能随工艺角分布预测方法另一实施例流程图；

图8为本发明的芯片单元性能随工艺角分布预测方法另一实施例流程图；

图9为本发明的理想状态下典型典型工艺角对应的延迟随沟道长度变化的仿真结果的散点图；

图10为本发明的考虑了随机噪声的逼近实际状态下的漏电流随沟道长度变化的散点分布图；

图11为本发明的理想状态下典型典型工艺角对应的漏电流随沟道长度变化的仿真结果的散点图；

图12为本发明的芯片单元性能随工艺角分布预测方法另一实施例流程图；

图13为本发明的漏电流随标准单元上升速度变化的仿真结果的散点图；

图14为本发明的漏电流随标准单元下降速度变化的仿真结果的散点图；

图15为本发明的漏电流随标准单元的转移上升速度变化的仿真结果的散点图；

图16为本发明的漏电流随标准单元的转移下降速度变化的仿真结果的散点图；

图17为本发明的漏电流随标准单元上升速度变化的等高线图；

图18为本发明的芯片单元性能随工艺角分布预测系统模块示意图；

图19为本发明的终端结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况下，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

下面结合本发明实施例的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

本发明面对现有技术中存在的对芯片的关键性能指标的预测效率低，而导致芯片设计周期较长的问题，提出一种芯片单元性能随工艺角分布预测方法，主要是本发明就是充分利用Liberty库，来预测延迟、漏电流随工艺角的分布。本发明有方法简洁，快速，低成本的优势，是DTCO（Design Technology Co-optimization）在设计早期应用的一种手段。

本发明首先利用延迟和有效沟道长度线性相关这个性质，将蒙特卡洛仿真和Liberty库结合，来预测延迟随工艺角分布，方法新颖，有效。接着本发明对漏电流作非线性回归分析，将蒙特卡洛仿真和Liberty库结合，得到漏电流随有效沟道长度的关系，来预测漏电流随工艺角的分布，同样既新颖又有效。获得延迟漏电流随工艺角分布后，可以避免不必要的设计漏洞，在设计早期就对工艺的影响有所掌控，提高设计的可靠性，可制造性，甚至可以预测产额。

本发明实施例提供一种芯片单元性能随工艺角分布预测方法，部署于电脑、服务器等电子设备上，应用场景为预测芯片上每个单元的性能随工艺角的分布情况，针对的是由芯片上的由若干PMOS管和若干NMOS管组成的标准单元，本发明称为标准单元。上述芯片的类型不做限制，芯片上的元器件的类型也不做具体限制，本发明主要研究的芯片单元（即用于实现芯片逻辑功能的标准单元库中的标准单元）的性能指标为延迟和漏电流。

具体的，如图1所示，本实施例方法的步骤包括：

步骤S100：构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数；

具体地，芯片设计工艺标准对应的各个元器件的性能指标（如延迟、漏电流等）的范围主要受PVT参数的影响，其中P表示process，即工艺角，V表示voltage，即电压，T表示temperature，即温度。为了判断芯片的质量，通常是将标准单元的性能限制在某个范围内，一旦相应的性能指标超出了这个范围，则认为该芯片质量不合格。由于不同工艺角能够反映NMOS晶体管和PMOS晶体管的不同速度波动范围、延迟的长短和漏电流的大小等性能，本实施例主要通过工艺角的范围反映芯片的性能指标的变化。本发明以芯片的标准单元为研究对象，所述标准单元指的是构成芯片的单个元器件，如反相器、与非门等等组合逻辑门单元。需要声明的是，工艺角包括典型典型（Typical NMOS and Typical PMOS，TT）工艺角、慢慢（Slow NMOS and Slow PMOS，SS）工艺角、快快（Fast NMOS and Fast PMOS，FF）工艺角、快慢（Fast NMOS and Slow PMOS，FNSP）工艺角、慢快（Slow NMOS and Fast PMOS，SNFP）工艺角。由于本发明是基于沟道长度的工艺标准来构建目标函数的，令/>为TT工艺角的沟道长度，则沟道长度/>对应于FF工艺角，沟道长度/>对应SS工艺角，可见与/>直接相关的工艺角有TT工艺角、FF工艺角和SS工艺角，因此，本发明基于这三个工艺角来分析芯片单元的目标性能和沟道长度之间的关系，其中，/>表示沟道长度的标准偏差。

芯片单元的有效沟道长度是评价芯片单元性能的关键指标，有效沟道长度与芯片单元的很多其他性能指标都有关联关系，因此本发明将有效沟道长度作为建立目标性能（如延迟、漏电流）与工艺角之间的关联关系的桥梁。本实施例通过现有知识和实验结果判断沟道长度与芯片单元的目标性能之间的线性或非线性关系，然后构建具体的能够准确表示这种线性或非线性关系的函数，获得与该线性或非线性关系对应的目标函数。其中，沟道长度指的是MOS管的沟道长度。本实施例所提出的标准单元的沟道长度指的是标准单元的MOS管的沟道长度。

需要声明的是，沟道长度和有效沟道长度之间相差一个很小的常量，因此本发明中是可以建立沟道长度与目标性能或者工艺角建立关联关系，还可以建立有效沟道长度与目标性能或者工艺角建立关联关系。

步骤S200：将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角；

具体地，SPICE模型中存储有沟道长度与芯片单元的工艺角的对应关系，可以直接从SPICE模型中查找不同工艺角对应的沟道长度。

步骤S300：基于所述目标函数和所述沟道长度对应的工艺角，预测出所述目标性能随所述工艺角分布的结果。

具体地，根据所构建的沟道长度与目标性能之间的目标函数，以及沟道长度与工艺角之间的映射关系，能够建立起目标性能与工艺角之间的关联关系，从而根据不同工艺角处目标性能的取值，预测出目标性能的取值随工艺角分布的结果，该分布结果可以用散点图、柱状图或等高线图等形式展示，以便于总结目标性能随工艺角分布的规律，从而快速、准确地检测出符合芯片工艺设计要求的芯片单元。

例如，利用SPICE模型找到芯片设计工艺标准下的有效沟道长度的标准值、上临界值和下临界值，并分别将这三个有效沟道长度映射到相应的工艺角处，本实施例将有效沟道长度的标准值映射到典型典型（Typical NMOS and Typical PMOS，TT）工艺角处，将有效沟道长度的上临界值映射到慢慢（Slow NMOS and Slow PMOS，SS）工艺角处，将有效沟道长度的下临界值映射到快快（Fast NMOS and Fast PMOS，FF）工艺角处。然后按照以典型典型工艺角处的有效沟道长度为均值，以沟道长度的标准偏差为标准偏差的正态分布，随机生成若干个有效沟道长度，最后根据目标函数预测出各个有效沟道长度对应的目标性能的取值，并利用散点图表示各个目标性能的取值，获得目标性能随工艺角的分布规律。

本实施例中，通过有效沟道长度分别建立与芯片单元的目标性能、与芯片工艺设计标准下的工艺角之间的关联关系，从而建立起目标性能与工艺角之间的关系，并在芯片工艺标准的限制下得到目标性能随工艺角的分布规律，从而检测出符合芯片工艺设计要求的芯片单元的良品，还可以为设计出符合工艺设计要求的芯片单元提供有价值的参考。

如图2所示，在一种实施方式中，当所述目标性能为所述芯片单元的延迟时，步骤S100中的所述构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数，包括：

步骤S110：根据所述沟道长度，获得有效沟道长度；

具体地，沟道长度和有效沟道长度之间相差一个很小的常量，针对任意的有效沟道长度，以及对应的常量/>均可以从SPICE模型中查找得到。如果/>查不到，那么就将/>近似为零。

步骤S120：基于所述有效沟道长度和所述延迟之间的线性关系，建立所述有效沟道长度和所述延迟之间的线性映射关系，获得目标函数。

具体地，当所述目标性能为所述芯片单元的延迟时，已知有效沟道长度和延迟之间存在线性关系，如图3所示为厂商生产的CPU最快速度和有效沟道长度之间的关系示意图，横坐标表示有效沟道长度的倒数/>，/>的单位为/>，纵坐标表示CPU最快速度，单位为/>，图3表明延迟和沟道长度的线性关系和生产实际测量的数据相吻合，也就是本实施例建立的有效沟道长度和延迟之间的线性关系得到了生产实际测量的数据的支持。因此本实施例根据不同工艺角处的延迟，对有效沟道长度进行插值处理，以构建有效沟道长度和延迟之间的线性映射关系，获得目标函数，以准确量化有效沟道长度和延迟之间的线性关系，从而利用目标函数精准预测延迟。

以芯片单元中的反相器为例，构建有效沟道长度与延迟之间的关系。反相器的延迟表达式可表示为：

（1），

其中，表示常数系数，/>表示负载电容，/>表示电源电压，/>表示反相器的驱动能力的大小，/>，其中/>表示载流子迁移率，/>表示MOS管门电路的沟道宽度，/>表示MOS管的沟道长度，/>表示MOS管的栅极对地电容。

因此，反相器的延迟还可以表示为：

（2），

由此可见，反相器的延迟和有效沟道长度/>线性相关，且成正比。

这个公式可以推广到任意组合逻辑门的延迟，只要把反相器的换成组合逻辑门的等效/>即可。例如，如果逻辑门电路由/>个MOS管串联，那么该组合逻辑门的等效，其中/>表示第/>个MOS管的/>值，/>；如果逻辑门电路由/>个MOS管并联，那么该组合逻辑门的等效/>。需要声明的是，逻辑门电路的组合逻辑单元由若干个PMOS管任意串并联组成上拉电路部分；由若干个NMOS管任意串并联组成下拉电路部分。

很显然，对于串联和并联的组合逻辑门的等效方式有所不同，但是芯片单元的延迟和有效沟道长度之间的线性关系保持不变，因此芯片单元的延迟和有效沟道长度之间的线性关系的结论适用于所有组合逻辑门。

值得注意的是，如果芯片单元的输出信号由低电平向高电平跳转，称为向上反转，则代表空穴迁移率，/>代表等效PMOS管沟道宽度；如果芯片单元的输出信号由高电平向低电平跳转，称为向下反转，则/>代表电子迁移率，/>代表等效NMOS管沟道宽度。电子迁移率越高的半导体材料，其速度越快，电阻率越低，通过相同的电流，损耗越小。硅材料的电子迁移率要比空穴迁移率高几倍，这也是NMOS管比PMOS管用得多的主要原因。

如图4所示，在一种实施方式中，步骤S120中的所述基于所述有效沟道长度和所述延迟之间的线性关系，建立所述有效沟道长度和所述延迟之间的线性映射关系，获得目标函数，包括：

步骤S121：基于所述有效沟道长度和所述延迟之间的线性关系，当所述有效沟道长度小于典型典型工艺角对应的有效沟道长度时，计算所述典型典型工艺角对应的有效沟道长度与工艺标准的差值，获得有效沟道长度的下临界值；

步骤S122：当所述有效沟道长度大于所述典型典型工艺角对应的有效沟道长度时，计算所述典型典型工艺角对应的有效沟道长度与工艺标准的和，获得有效沟道长度的上临界值；

步骤S123：基于所述下临界值、所述上临界值和所述典型典型工艺角对应的有效沟道长度和延迟，建立所述有效沟道长度和所述延迟之间的线性映射关系，获得目标函数。

具体地，本实施例基于有效沟道长度和延迟之间的线性关系，利用典型典型工艺角对应的有效沟道长度作为有效沟道长度的参考值，然后根据SPICE模型确定有效沟道长度的/>，/>表示沟道长度的标准偏差的三倍，并利用/>工艺标准对有效沟道长度的范围进行限定，从而得到符合芯片单元设计工艺标准的有效沟道长度范围，即，其中，/>表示有效沟道长度的下临界值，对应的工艺角为快快工艺角，即FF工艺角；/>表示有效沟道长度的上临界值，对应的工艺角为慢慢工艺角，即SS工艺角，如图5所示为考虑了随机噪声的逼近实际状态下的延迟随沟道长度变化的散点分布图。通常，/>和/>都可以从SPICE模型中查找到。

然后，基于下临界值、上临界值和典型典型工艺角对应的有效沟道长度和延迟，对有效沟道长度作线性插值处理，获得目标函数的表达式为：

（3），

其中，、/>和/>分别表示在典型典型工艺角、快快工艺角和慢慢工艺角处的延迟，/>表示在典型典型工艺角处的有效沟道长度。该目标函数通过将典型典型工艺角处的有效沟道长度作为工艺标准参考值，来限定符合芯片工艺标准的有效沟道长度的范围，并且分别在大于或小于该工艺标准参考值的范围内构建线性函数，相比于在整个符合芯片工艺标准的有效沟道长度的范围内构建一个线性函数而言，更能精确地反映出芯片单元的延迟随有效沟道长度变化的大小程度。

本实施例中，基于有效沟道长度和延迟之间的线性关系，以及芯片单元的设计工艺标准，以典型典型工艺角对应的有效沟道长度为工艺标准参考值，分别针对超过工艺标准参考值的有效沟道长度和低于工艺标准参考值的有效沟道长度，对有效沟道长度作线性插值处理，使得有效沟道长度和延迟之间的目标函数准确反映延迟随工艺角分布的规律。

如图6所示，在一种实施方式中，当所述目标性能为所述芯片单元的漏电流时，步骤S100中的所述构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数，包括：

步骤S130：根据所述沟道长度，获得有效沟道长度；

步骤S140：基于所述有效沟道长度和所述漏电流之间的非线性关系，建立所述有效沟道长度和所述漏电流之间的对数映射关系，获得目标函数。

具体地，当目标性能为芯片单元的漏电流时，已知有效沟道长度和芯片单元的漏电流之间存在非线性关系，经验式为：

（4），

其中，表示漏电流，/>表示有效沟道长度，/>表示常数系数，/>表示当/>时漏电流的理论值，实际不存在/>的情况。

因此本实施例根据不同工艺角处的漏电流，建立所述有效沟道长度和所述漏电流之间的对数映射关系，获得目标函数，以准确量化有效沟道长度和延迟之间的非线性关系。目标函数的具体构建过程为：

首先从Liberty库中取不同工艺角下漏电流和有效沟道长度的取值，其中Liberty库是用于描述芯片中各个标准单元的时序和功耗信息的库，根据漏电流和有效沟道长度的值的大小，得到二者之间的非线性映射关系，即：

，

（5）；

其中，表示所建立的/>与/>之间的映射关系，/>表示第/>组漏电流和有效沟道长度，/>表示第/>组有效沟道长度，/>表示第/>组漏电流的大小。可见，通过公式（5）将有效沟道长度/>和漏电流/>之间的非线性关系转换为了线性关系，然后对/>和/>做线性回归分析，从而降低了算法复杂度。

然后，调用Python中的Sklearn库，利用作线性回归分析，得到/>模型，/>模型有预测函数/>，对任意沟道长度/>，预测出。而漏电流即是：

（6），

其中，表示漏电流，/>表示Linear regression，即线性回归，/>表示Sklearn库中的模型提供的一个函数，对任意输入X值，会输出一个预测值，表示Sklearn库中线性回归分析器提供的一个函数，函数的输入是X系列和Y系列，函数的输出是模型。

本实施例中，基于Liberty库中取不同工艺角下漏电流和有效沟道长度的取值，以及漏电流和有效沟道长度之间的非线性关系，利用线性回归分析构建出工艺角与漏电流之间的指数关系，该关系能够精准表示漏电流随工艺角分布的规律。

如图7所示，在一种实施方式中，步骤S200中的将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角，包括：

步骤S210：将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度与工艺角之间的对应关系；

步骤S220：基于所述沟道长度与工艺角之间的对应关系，获得沟道长度对应的工艺角。

具体地，将沟道长度映射到芯片单元的工艺角上，获得沟道长度与工艺角之间的对应关系，在实际应用中，该对应关系已嵌入在SPICE模型中因此可以从SPICE模型中查找芯片设计工艺标准下的各个有效沟道长度对应的工艺角。本实施例主要研究TT工艺角、SS工艺角和FF工艺角，TT工艺角处的有效沟道长度与TT工艺角相对应，/>与FF工艺角相对应，/>与SS工艺角相对应。本实施例根据SPICE模型通过直接查询的方式可以准确确定每个有效沟道长度对应的工艺角，而且操作方便快捷。

如图8所示，在一种实施方式中，步骤S300中的基于所述目标函数和所述沟道长度对应的工艺角，预测出所述目标性能随所述工艺角分布的结果，包括：

步骤S310：基于SPICE模型，确定沟道长度的标准偏差，并根据均值为工艺角的有效沟道长度、标准偏差为工艺标准偏差的正态分布，随机生成多个所述沟道长度；

步骤S320：对所述沟道长度进行蒙特卡洛仿真，确定每个所述沟道长度对应的目标性能的值；

步骤S330：根据所有所述目标性能的值，预测出所述目标性能随所述工艺角分布的结果。

具体地，首先根据SPICE模型确定有效沟道长度的，将有效沟道长度/>映射到TT工艺角，将有效沟道长度/>映射到FF工艺角，将有效沟道长度/>映射到SS工艺角，并根据/>得到有效沟道长度的标准偏差/>，然后按照以典型典型工艺角的有效沟道长度/>为均值，以/>为标准偏差的正态分布/>，通过高斯分布随机函数生成器随机生成几百个甚至上千个有效沟道长度，本实施例将利用随机函数的统计方法称为蒙特卡洛法。最后，若目标性能为延迟，则根据表达式（3）对每个有效沟道长度进行蒙特卡洛仿真，预测出各个有效沟道长度对应的延迟的取值，并利用散点图表示各个延迟的取值，获得不同有效沟道长度对应的延迟随工艺角的分布规律。图5表示考虑了随机噪声的逼近实际状态下的延迟随沟道长度变化的散点分布图，从中可以看出，水平产额截止线和由SS、TT和FF工艺角构成的线段的交点对应的截止延迟为满足工艺标准的延迟对应的延迟的最大值，由此可以计算出水平产额截止线以下的所有点对应的延迟所占的百分比，即产额，还可以根据该沟道长度的范围筛选出良品，还可以根据该沟道长度的范围为芯片工艺设计提供依据。图9表示理想状态下典型典型工艺角对应的有效沟道长度，标准偏差为/>时的仿真结果的散点图，横坐标表示有效沟道长度，单位为微米（/>），纵坐标表示延迟，单位为纳秒（/>），从中可以看出，随着沟道长度的增加，延迟也会不断变大，且延迟与沟道长度之间呈线性关系。

若目标性能为漏电流，则根据表达式（6）对每个有效沟道长度进行蒙特卡洛仿真，预测出各个有效沟道长度对应的漏电流的取值，并利用散点图表示各个漏电流的取值，获得不同有效沟道长度对应的漏电流随工艺角的分布规律。图10表示考虑了随机噪声的逼近实际状态下的漏电流随沟道长度变化的散点分布图，图上的每个点分别对应于蒙特卡洛仿真的每个随机样品点。从中可以看出，水平产额截止线和由SS、TT和FF工艺角构成的曲线段的交点对应的截止漏电流为满足工艺标准的漏电流的最大值，由此可以计算出水平产额截止线以下的所有点对应的漏电流所占的百分比，即产额，还可以根据该沟道长度的范围筛选出良品，还可以根据该沟道长度的范围为芯片工艺设计提供依据。图11表示理想状态下典型典型工艺角对应的有效沟道长度，标准偏差为/>时的仿真结果的散点图，横坐标表示有效沟道长度，单位为/>，纵坐标表示漏电流，单位为纳瓦（/>），从中可以看出，随着沟道长度的增加，漏电流会不断变小，且漏电流与沟道长度之间呈非线性关系。

本实施例中，根据工艺标准下的工艺角对应的沟道长度，计算出每个沟道长度对应的有效沟道长度，然后利用有效沟道长度建立与芯片单元的目标性能之间的关联关系，从而预测出目标性能随工艺角分布的结果，进而为工艺设计标准提供依据，并且为筛选良品提供标准。

如图12所示，在一种实施方式中，在预测出所述目标性能随所述工艺角分布的结果之后，还包括步骤S400，所述步骤S400具体包括：

步骤S410：基于所述目标性能随所述工艺角分布的结果，确定产额截止线；

步骤S420：基于所述产额截止线，确定符合工艺标准的目标性能的限值。

具体地，基于目标性能的取值随工艺角的分布，确定符合工艺角设计标准下的产额截止线，根据工艺标准下的工艺角对应的沟道长度，计算出每个沟道长度对应的有效沟道长度，从而确定出符合工艺标准的目标性能的限值，即上限值或下限值。例如，图5所示的考虑了随机噪声的逼近实际状态下的延迟与沟道长度之间的线性关系，产额截止线下方的延迟足够小，电流速度足够快，对应的芯片单元的设计合格；产额截止线上方的延迟较大，电流速度较慢，对应的芯片单元的设计不合格。通过延迟在各个工艺角（SS，TT和FF）处的预测，来确定延迟在工艺上的分布。图10所示的考虑了随机噪声的逼近实际状态下的漏电流与沟道长度之间的非线性关系，产额截止线上方的漏电流较大，对应的芯片单元的设计不合格；产额截止线下方的漏电流足够小，对应的芯片单元的设计合格。通过漏电流在各个工艺角的预测，来确定漏电流在工艺上的分布。考虑到延迟和漏电流接近反向线性相关，它们的噪声表现出反向线性相关关系。

对于同时预测延迟和漏电流的蒙特卡洛仿真，通常可以作漏电流对速度（延迟的倒数）的散点图，如图13-图16所示，图13-图16中纵坐标Leakage表示漏电流（Leakage），单位为，图13的横坐标表示标准单元上升（即向上翻转）速度（Cell rise speed），又表示信号从输入到输出的延迟的倒数；图14的横坐标表示标准单元下降（即向下翻转）速度（Cell fall speed），又表示信号从输出到输入的延迟的倒数；图15的横坐标表示MOS管的转移上升速度（Transition rise speed），图16的横坐标表示MOS管的转移下降速度（Transition fall speed），单位为/>。从图13-图16可以看出，不管是标准单元上升速度、标准单元下降速度、MOS管的转移上升速度，还是MOS管的转移下降速度增加，漏电流都随之增大。利用图13所示的数据作漏电流随标准单元上升速度变化的等高线图，如图17所示，根据等高线图来作产额预估，等高线对应的百分比是等高线围成的曲线的外围所有数据点占数据总数的比值，比如70%就是该曲线外围占比为70%。然后根据漏电流在水平方向上的产额截止线和标准单元上升速度在垂直方向上的产额截止线，确定漏电流在水平方向上的产额截止线的下方和标准单元上升速度在垂直方向上的产额截止线的右方所围成的面积，该面积对应的数据点占总数据点的比值就表示预估出的产额。

如图18所示，对应于上述芯片单元性能随工艺角分布预测方法，本发明实施例还提供一种芯片单元性能随工艺角分布预测系统，上述芯片单元性能随工艺角分布预测系统包括：

目标函数构建模块1810，用于构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数；

映射关系构建模块1820，用于将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角；

预测模块1830，用于基于所述目标函数和所述沟道长度对应的工艺角，预测出所述目标性能随所述工艺角分布的结果。

具体的，本实施例中，上述芯片单元性能随工艺角分布预测系统的具体功能还可以参照上述芯片单元性能随工艺角分布预测方法中的对应描述，在此不再赘述。

基于上述实施例，本发明还提供了一种终端，其原理框图可以如图19所示。上述终端包括通过系统总线连接的处理器、存储器、网络接口以及显示屏。其中，该终端的处理器用于提供计算和控制能力。该终端的存储器包括非易失性存储介质、内部存储器。该非易失性存储介质存储有操作系统和芯片单元性能随工艺角分布预测程序。该内部存储器为非易失性存储介质中的操作系统和基于芯片单元性能随工艺角分布预测程序的运行提供环境。该终端的网络接口用于与外部的终端通过网络连接通信。该芯片单元性能随工艺角分布预测程序被处理器执行时实现上述任意一种芯片单元性能随工艺角分布预测方法的步骤。该终端的显示屏可以是液晶显示屏或者电子墨水显示屏。

本领域技术人员可以理解，图19中示出的原理框图，仅仅是与本发明方案相关的部分结构的框图，并不构成对本发明方案所应用于其上的终端的限定，具体的终端可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提供了一种终端，上述终端包括存储器、处理器以及存储在上述存储器上并可在上述处理器上运行的芯片单元性能随工艺角分布预测程序，上述芯片单元性能随工艺角分布预测程序被上述处理器执行时实现本发明实施例提供的任意一种芯片单元性能随工艺角分布预测方法的步骤。

本发明实施例还提供一种计算机可读存储介质，上述计算机可读存储介质上存储有芯片单元性能随工艺角分布预测程序，上述芯片单元性能随工艺角分布预测程序被处理器执行时实现本发明实施例提供的任意一种芯片单元性能随工艺角分布预测方法的步骤。

应理解，上述实施例中各步骤的序号大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将上述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各实例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟是以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的实施例中，应该理解到，所揭露的装置/终端设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端设备实施例仅仅是示意性的，例如，上述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以由另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不是相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.芯片单元性能随工艺角分布预测方法，其特征在于，包括以下步骤：

构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数，所述芯片单元是指用于实现芯片逻辑功能的标准单元库中的标准单元，所述目标性能是指延迟或漏电流；

将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角；

基于所述目标函数和所述沟道长度对应的工艺角，预测出所述目标性能随所述工艺角分布的结果。

2.根据权利要求1所述的芯片单元性能随工艺角分布预测方法，其特征在于，所述目标性能为所述芯片单元的延迟，所述构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数，包括：

根据所述沟道长度，获得有效沟道长度；

基于所述有效沟道长度和所述延迟之间的线性关系，建立所述有效沟道长度和所述延迟之间的线性映射关系，获得目标函数。

3.根据权利要求2所述的芯片单元性能随工艺角分布预测方法，其特征在于，所述基于所述有效沟道长度和所述延迟之间的线性关系，建立所述有效沟道长度和所述延迟之间的线性映射关系，获得目标函数，包括：

基于所述有效沟道长度和所述延迟之间的线性关系，当所述有效沟道长度小于典型典型工艺角对应的有效沟道长度时，计算所述典型典型工艺角对应的有效沟道长度与的差值，获得有效沟道长度的下临界值；

当所述有效沟道长度大于所述典型典型工艺角对应的有效沟道长度时，计算所述典型典型工艺角对应的有效沟道长度与工艺标准的和，获得有效沟道长度的上临界值，其中/>表示所述沟道长度的标准偏差；

基于所述下临界值、所述上临界值和所述典型典型工艺角对应的有效沟道长度和延迟，建立所述有效沟道长度和所述延迟之间的线性映射关系，获得目标函数。

4.根据权利要求1所述的芯片单元性能随工艺角分布预测方法，其特征在于，所述目标性能为所述芯片单元的漏电流，所述构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数，包括：

根据所述沟道长度，获得有效沟道长度；

基于所述有效沟道长度和所述漏电流之间的非线性关系，建立所述有效沟道长度和所述漏电流之间的对数映射关系，获得目标函数。

5.根据权利要求1所述的芯片单元性能随工艺角分布预测方法，其特征在于，所述将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角，包括：

将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度与工艺角之间的对应关系；

基于所述沟道长度与工艺角之间的对应关系，获得沟道长度对应的工艺角。

6.根据权利要求1所述的芯片单元性能随工艺角分布预测方法，其特征在于，所述基于所述目标函数和所述沟道长度对应的工艺角，预测出所述目标性能随所述工艺角分布的结果，包括：

基于SPICE模型，确定沟道长度的标准偏差，并根据均值为典型典型工艺角的有效沟道长度、标准偏差为/>的正态分布，随机生成多个沟道长度；

对所述沟道长度进行蒙特卡洛仿真，确定每个所述沟道长度对应的目标性能的值；

根据所有所述目标性能的值，预测出所述目标性能随所述工艺角分布的结果。

7.根据权利要求1所述的芯片单元性能随工艺角分布预测方法，其特征在于，在所述预测出所述目标性能随所述工艺角分布的结果之后，还包括：

基于所述目标性能随所述工艺角分布的结果，确定产额截止线；

基于所述产额截止线，确定符合工艺标准的目标性能的限值。

8.芯片单元性能随工艺角分布预测系统，其特征在于，所述系统包括：

目标函数构建模块，用于构建芯片单元的沟道长度与所述芯片单元的目标性能之间的关系，获得目标函数，所述芯片单元是指用于实现芯片逻辑功能的标准单元库中的标准单元，所述目标性能是指延迟和漏电流；

映射关系构建模块，用于将所述沟道长度映射到芯片单元的工艺角上，获得沟道长度对应的工艺角；

预测模块，用于基于所述目标函数和所述沟道长度对应的工艺角，预测出所述目标性能随所述工艺角分布的结果。

9.终端，其特征在于，所述终端包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的芯片单元性能随工艺角分布预测程序，所述芯片单元性能随工艺角分布预测程序被所述处理器执行时实现如权利要求1-7任意一项所述芯片单元性能随工艺角分布预测方法的步骤。

10.计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有芯片单元性能随工艺角分布预测程序，所述芯片单元性能随工艺角分布预测程序被处理器执行时实现如权利要求1-7任意一项所述芯片单元性能随工艺角分布预测方法的步骤。