CN101996931B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN101996931B CN101996931B CN 200910056725 CN200910056725A CN101996931B CN 101996931 B CN101996931 B CN 101996931B CN 200910056725 CN200910056725 CN 200910056725 CN 200910056725 A CN200910056725 A CN 200910056725A CN 101996931 B CN101996931 B CN 101996931B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- per minute
- cubic centimeters
- standard cubic
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
一种半导体器件的形成方法，包括：提供衬底，所述衬底表面形成有金属层；对所述金属层进行退应力；在所述金属层表面形成隔离层；在所述隔离层表面形成绝缘结构。本发明能够避免金属层形成小山丘状的凸起物，提高了器件的良率。
Description
技术领域
本发明涉及半导体制造领域，特别涉及半导体器件的形成方法。
背景技术
在超大规模集成电路工艺中，有着热稳定性、抗湿性的二氧化硅一直是金属互连线路间使用的主要绝缘材料，金属铝则是芯片中金属互连线路的金属层的主要材料。然而，由于元件的微型化及集成度的增加，电路中金属层数目不断增多，金属互连线路架构中的电阻(R)及电容(C)所产生的寄生效应造成了严重的传输延迟(RC Delay)，在130纳米及更先进的技术中成为电路中讯号传输速度受限的主要因素。
因此，在降低金属层电阻方面，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，已被广泛地应用于金属互连线路架构中来取代金属铝作为金属互连线路的金属层的材料。
随着半导体器件制作技术的进一步发展，器件之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，用于连接半导体器件，所述互连层的互连导线表面会覆盖层间绝缘膜，在申请号为02106882.8的中国专利申请文件能够发现更多互连导线表面会覆盖层间绝缘膜的形成工艺。
在现有的互连导线表面覆盖层间绝缘膜的形成工艺中，特别是顶部金属层(Top Metal，TM)覆盖层间绝缘膜的形成工艺中，采用金属铜的互连导线与所述覆盖互连导线的层间绝缘膜热膨胀系数不同，在形成覆盖互连导线的层间绝缘膜工艺之后，还会执行其他的高温工艺，而造成互连导线无法向外扩张只得向上膨胀造成小山丘状的凸起物(Hillock)，使得器件的电性能下降。
发明内容
本发明解决的问题是避免金属层出现凸起物。
为解决上述问题，本发明提供了一种半导体器件的形成方法，包括：提供衬底，所述衬底表面形成有金属层；对所述金属层进行退应力；在所述金属层表面形成隔离层；在所述隔离层表面形成绝缘结构。
与现有技术相比，本发明具有以下优点：本发明通过对所述金属层退应力，使金属层的原子进行晶格的重新排列，降低金属层的缺陷数量，并且在所述金属层表面形成隔离层，所述隔离层与金属层热膨胀系数匹配，避免在金属层形成小山丘状的凸起物，在所述隔离层表面形成绝缘结构，所述绝缘结构避免给金属层增加过多应力，提高器件良率。
附图说明
图1是本发明提供的半导体器件的形成方法的流程示意图；
图2至图6是本发明提供的半导体器件的形成方法的步骤示意图。
具体实施方式
本发明人经过大量的劳动，发现现有工艺形成金属层之后，所述金属层存在应力；在后续的工艺中，所述金属层表面覆盖绝缘层后，所述金属层应力会随着绝缘层厚度增加；在后续高温工艺中，所述金属层与绝缘层热膨胀系数不匹配，金属层内的应力无法向向外扩张，只得向上膨胀造成小山丘状的凸起物。
为此，本发明提供了一种先进的半导体器件的形成方法，图1是本发明半导体器件的形成方法的流程示意图，具体包括如下步骤：
步骤S101，提供衬底，所述衬底表面形成有金属层；
步骤S102，对所述金属层进行退应力；
步骤S103，在所述金属层表面形成隔离层；
步骤S104，在所述隔离层表面形成绝缘结构。
下面结合附图，对本发明的半导体器件的形成方法进行详细说明。
参考图2，提供衬底100，所述衬底表面形成有金属层110。
所述衬底100可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
所述金属层110可以为顶部金属层也可以为层间金属层，所述金属层110材料选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金，所述金属层110厚度为2000埃至3000埃。
在本实施例中，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，优选用铜做示范性说明，但是需要特别说明的是，选用其他导电物质形成的金属层110在工艺节点高于130纳米技术中仍然可以工作，只是传输延迟比较大，在此特地说明，不应过分限制本发明的保护范围。
所述金属层110的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需特别指出的是，上述金属层110的形成工艺需根据金属层110选用的材料不同而采用不同的工艺，调整不同的工艺参数，在此不作赘述。
现有工艺在形成金属层110后，会直接在所述金属层110表面形成所需厚度的绝缘层，所述绝缘层一般都比较厚，使得金属层110的应力进一步扩大。
为此，本发明提出一种改进的工艺方法，对所述金属层进行退应力，并对后续形成在金属层表面的绝缘层采用了多层堆叠结构，避免了金属层110的应力进一步增加。
由背景技术和之前的叙述可知，发现现有工艺形成金属层之后，所述金属层存在应力，本发明的发明人经过大量的实验，在形成金属层110后，对所述金属层110进行退应力，所述金属层110退应力后，避免金属层110小山丘状的凸起物现象出现。
对所述金属层110进行退应力工艺可以为热处理工艺，本发明的发明人经过大量的实验，得到了较佳的热处理温度为380摄氏度至420摄氏度，该温度范围能够有效的使金属层110的原子进行晶格的重新排列，降低金属层110的缺陷数量，使得金属层110退应力。
需要特别指出的是，本实施例中的金属层110只是半导体多层互连结构中的其中之一的金属层，在形成金属层110之前也会形成有其他金属层，380摄氏度至420摄氏度热处理温度能够避免给在金属层110之前的金属层带来额外的应力影响。
需要特别指出的是，本发明的发明人为了节约工艺步骤，经过大量的创造性劳动后，将所述热处理步骤与后续形成隔离层采用同一设备，将所述热处理步骤在化学气相沉积工艺设备腔室中完成。
所述热处理工艺的具体参数为：化学气相沉积设备温度为380摄氏度至420摄氏度，保护气体为N2或者Ar，保护气体流量为每分钟20标准立方厘米至每分钟500标准立方厘米，热处理时间为15秒至25秒。
参考图3，在所述进行热处理的金属层110表面形成隔离层120。
所述隔离层120材料为氮化硅，所述隔离层120厚度为700埃至800埃，所述隔离层120用于隔离所述金属层110。
需要特别指出的是，所述隔离层120厚度为700埃至800埃，所述厚度为700埃至800埃的隔离层120不会对所述金属层110形成较大应力，并且还能够保护所述金属层110，使得所述金属层110不会氧化形成金属残渣；隔离层120的材料选自氮化硅可以使得隔离层120的热膨胀系数与金属层110接近，避免金属层110因为与隔离层120的热膨胀系数不匹配而出现小山丘状的凸起物现象。
所述隔离层120的形成工艺可以为化学气相沉积工艺。
所述化学气相沉积工艺的具体工艺条件为：反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，SiH4为每分钟300标准立方厘米至每分钟700标准立方厘米，NH3流量为每分钟1000标准立方厘米至每分钟1500标准立方厘米，He流量为每分钟1000标准立方厘米至每分钟1500标准立方厘米，以上述工艺条件，形成700埃至800埃的隔离层120。
在形成隔离层120后，本发明在所述隔离层120表面形成绝缘结构。
在本实施例中，所述绝缘结构包括：第一绝缘层；形成在第一绝缘层表面的第二绝缘层；形成在第二绝缘层表面的第三绝缘层。
参考图4，在所述隔离层120表面形成第一绝缘层130。
所述第一绝缘层130材料选自SiO2，所述第一绝缘层130厚度为2000埃至4000埃。
所述第一绝缘层130的形成工艺为化学气相沉积工艺。
形成所述第一绝缘层130的具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，臭氧流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成2000埃至4000埃厚度的第一绝缘层130。
参考图5，在所述第一绝缘层130表面形成第二绝缘层140。
所述第二绝缘层140材料选自氮化硅，所述第二绝缘层厚度为700埃至800埃。
所述第二绝缘层140的形成工艺为化学气相沉积工艺。
所述化学气相沉积工艺的具体工艺条件为：反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，SiH4为每分钟300标准立方厘米至每分钟700标准立方厘米，NH3流量为每分钟1000标准立方厘米至每分钟1500标准立方厘米，He流量为每分钟1000标准立方厘米至每分钟1500标准立方厘米，以上述工艺条件，形成700埃至800埃的第二绝缘层140。
参考图6，在所述第二绝缘层140表面形成第三绝缘层150。
所述第三绝缘层150材料选自SiO2，所述第三绝缘层150厚度为1000埃至2500埃。
所述第三绝缘层150的形成工艺为化学气相沉积工艺。
形成所述第三绝缘层150的具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，臭氧流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成2000埃至4000埃厚度的第三绝缘层150。
在本发明的其他实施例中，所述绝缘结构可以为单一绝缘层结构，所述绝缘层材料选自SiO2或者掺杂的SiO2，例如USG(Undoped Silicon Glass，没有掺杂的硅玻璃)、BPSG(Borophosphosilicate Glass，掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)等。
所述绝缘结构可以为多层绝缘层叠加结构，所述不同层的绝缘层材料可以相同也可以不同，所述绝缘层材料选自SiO2或者掺杂的SiO2，例如USG(Undoped Silicon Glass，没有掺杂的硅玻璃)、BPSG(BorophosphosilicateGlass，掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)等。
需要特别指出的是，经过本发明的发明人的大量实验，发现包括第一绝缘层；形成在第一绝缘层表面的第二绝缘层；形成在第二绝缘层表面的第三绝缘层的所述绝缘结构能够避免在在金属层110产生较大应力，提高了器件良率。
本发明通过对所述金属层110退应力，在金属层110表面先形成厚度为700埃至800埃的隔离层120，并且所述隔离层120与金属层110热膨胀系数较匹配，来避免金属层110形成小山丘状的凸起物，本发明还在隔离层120表面依次形成2000埃至4000埃的第一绝缘层130、700埃至800埃的第二绝缘层140和1000埃至2500埃的第三绝缘层150，所述结构也能够避免在金属层110产生较大应力，提高了器件良率。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体器件的形成方法，其特征在于，包括如下步骤：
提供衬底，所述衬底表面形成有金属层，所述金属层材料选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金；
对所述金属层进行退应力，对所述金属层进行退应力的工艺为热处理工艺；
在所述金属层表面形成隔离层，所述隔离层材料为氮化硅，所述隔离层与金属层热膨胀系数匹配，所述隔离层的形成工艺为化学气相沉积工艺，形成所述隔离层的具体工艺参数为：反应温度为350摄氏度至450摄氏度，腔室压力为3托至5托，反应间距为10毫米至18毫米，功率为700瓦至900瓦，SiH4为每分钟400标准立方厘米至每分钟600标准立方厘米，NH3流量为每分钟100标准立方厘米至每分钟200标准立方厘米，N2流量为每分钟17000标准立方厘米至每分钟19000标准立方厘米；
在所述隔离层表面形成绝缘结构。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述热处理工艺的温度为380摄氏度至420摄氏度。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述对金属层退应力和所述在金属层表面形成隔离层在同一设备的腔室完成。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述热处理工艺的具体参数为：设备腔室温度为380摄氏度至420摄氏度，保护气体为N2或者Ar，保护气体流量为每分钟20标准立方厘米至每分钟500标准立方厘米，热处理时间为15秒至25秒。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述隔离层厚度为700埃至800埃。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述绝缘结构为单一绝缘层结构。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述绝缘结构为多层绝缘层叠加结构。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述绝缘结构包括：第一绝缘层；形成在第一绝缘层表面的第二绝缘层；形成在第二绝缘层表面的第三绝缘层。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第一绝缘层材料为SiO2。
10.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第一绝缘层的厚度为2000埃至4000埃。
11.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第一绝缘层的具体形成工艺为：反应温度为350摄氏度至450摄氏度，腔室压力为4托至6托，反应间距为5毫米至10毫米，功率为700瓦至900瓦，四乙基硅烷为每分钟4500标准立方厘米至每分钟6500标准立方厘米，氦气流量为每分钟3000标准立方厘米至每分钟5000标准立方厘米，氧气流量为每分钟3000标准立方厘米至每分钟5000标准立方厘米。
12.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第二绝缘层材料为氮化硅。
13.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第二绝缘层厚度为700埃至800埃。
14.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第三绝缘层为SiO2。
15.如权利要求10所述的半导体器件的形成方法，其特征在于，所述第三绝缘层的厚度为2000埃至4000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910056725 CN101996931B (zh) | 2009-08-20 | 2009-08-20 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910056725 CN101996931B (zh) | 2009-08-20 | 2009-08-20 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101996931A CN101996931A (zh) | 2011-03-30 |
| CN101996931B true CN101996931B (zh) | 2013-04-17 |
Family
ID=43786866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910056725 Expired - Fee Related CN101996931B (zh) | 2009-08-20 | 2009-08-20 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101996931B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957804B (zh) * | 2013-11-18 | 2018-09-11 | 武汉新芯集成电路制造有限公司 | 一种减少铝薄膜产生小丘状缺陷的工艺 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6924221B2 (en) * | 2002-12-03 | 2005-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated process flow to improve copper filling in a damascene structure |
| CN1917167A (zh) * | 2005-08-19 | 2007-02-21 | 联华电子股份有限公司 | 金属插塞与接触窗的制作方法 |
-
2009
- 2009-08-20 CN CN 200910056725 patent/CN101996931B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6924221B2 (en) * | 2002-12-03 | 2005-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated process flow to improve copper filling in a damascene structure |
| CN1917167A (zh) * | 2005-08-19 | 2007-02-21 | 联华电子股份有限公司 | 金属插塞与接触窗的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101996931A (zh) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0692824B1 (en) | Improvements in and relating to semiconductor devices | |
| US9305836B1 (en) | Air gap semiconductor structure with selective cap bilayer | |
| CN101356637B (zh) | 使用临时帽层产生受到覆盖的穿透衬底的通道 | |
| KR100809330B1 (ko) | 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법 | |
| WO2013043407A1 (en) | Structure and method for reducing vertical crack propagation | |
| JP2009544156A (ja) | 誘電体空隙を有する相互接続構造体 | |
| JP2013529859A (ja) | 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。 | |
| US8431485B2 (en) | Manufacturing method for a buried circuit structure | |
| CN101996928B (zh) | 半导体器件的形成方法 | |
| TW200539281A (en) | Wiring structure for integrated circuit with reduced intralevel capacitance | |
| CN102044473B (zh) | 半导体器件的形成方法 | |
| CN108470686A (zh) | 一种半导体器件结构及其制备方法 | |
| CN101996931B (zh) | 半导体器件的形成方法 | |
| CN102054747B (zh) | 金属层处理方法 | |
| CN103187362B (zh) | 具有空气间隙的双镶嵌大马士革结构器件的制作方法 | |
| US9070689B2 (en) | Structure for interconnecting copper with low dielectric constant medium and the integration method thereof | |
| CN101996929B (zh) | 双镶嵌结构的形成方法及半导体结构 | |
| CN102522367A (zh) | 具有超厚顶层金属的集成电路的制作方法及集成电路 | |
| CN102054750A (zh) | 互连结构的形成方法 | |
| KR20030007862A (ko) | 반도체 장치와 그 제조 방법 | |
| CN103579089A (zh) | 半导体结构及其形成方法 | |
| CN102054763B (zh) | 半导体器件的制造方法 | |
| CN102054751B (zh) | 双镶嵌结构及其形成方法 | |
| KR100905828B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
| CN111653518B (zh) | 降低接触孔电阻的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121025 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121025 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130417 Termination date: 20200820 |