CN101356637B

CN101356637B - 使用临时帽层产生受到覆盖的穿透衬底的通道

Info

Publication number: CN101356637B
Application number: CN2006800506939A
Authority: CN
Inventors: 约翰·H·克洛特威克; 安东尼厄·L·A·M·克默恩; 罗纳德·德克尔; 埃里克·C·E·范格林斯文; 弗雷迪·罗泽博姆
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Adeia Semiconductor Solutions LLC
Priority date: 2005-11-08
Filing date: 2006-11-03
Publication date: 2012-06-06
Anticipated expiration: 2026-11-03
Also published as: TW200735734A; EP1949432B1; EP1949432A2; JP2009515354A; WO2007054867A2; US7704881B2; US20080280435A1; WO2007054867A3; CN101356637A

Abstract

本发明涉及一种产生带有至少一个受到覆盖的通道的衬底的方法，所述通道使第一衬底面和相对的第二衬底面电相连以及优选地热相连。工艺涉及在第一衬底面残余上形成沟槽以及用临时的牺牲帽层顶部上的永久层覆盖该沟槽，所述帽层在热加工步骤中分解。本发明的方法提供了去除牺牲帽层材料的分解产物，甚至在永久层存在的情况下不残留痕迹或污染的替代方法。根据本发明第一方面，由向衬底沟槽提供带孔保护层实现这一点。保护层上的孔洞为去除帽层材料分解产物留有空间。根据本发明的第二方面，从第二衬底面开覆盖沟槽以及允许通过该开口去除帽层材料提供了一种解决方案。本发明的两种方法都基于使用临时帽层的共同理念，甚至在去除临时帽层前就永久覆盖衬底开口的情况下。

Description

使用临时帽层产生受到覆盖的穿透衬底的通道

技术领域

本发明涉及一种产生带有通道的衬底的方法，所述通道使第一衬底面和相对的第二衬底面电相连。

背景技术

传统集成电路(IC)用装配在塑料封装上的单个管芯形成。为了满足系统要求，产品开发人员添加其他IC母板电路、无源元件等来完成其功能。

半导体工业为了实现高度(非均质)集成、低成本的需求以及完整系统配置的意识成熟推动了系统级封装(SiP)解决方案的发展。SiP可以在引线键合或“触发”配置中包括一个或多个集成电路(IC)芯片。SiP的现有市场应用包括在具体的射频(RF)和其他无线设备中。

系统级封装(SiP)模块的概念集中在提供穿透衬底的(through-substrate)通道。WO2004/114397描述了一种方法同时形成第一衬底面上的沟槽电容器和第一与第二衬底面之间的垂直互连。所述方法涉及用于互连沟槽的形成。通过从第二衬底面去除衬底材料开部分沟槽以形成穿透衬底的孔洞。然后，用电介质层覆盖孔洞内表面。最后，用导电材料填充穿透衬底孔洞以形成穿透衬底的通道。

加工穿透衬底的通道的一个问题是涉及在衬底上形成导通孔的单纯事实。在孔洞形成后，沉积在衬底任一表面的所有材料凹陷进该孔洞。如果穿透衬底的通道起始于随后在衬底背面开的沟槽，则任何湿化学法沉积的材料都会污染该沟槽，从而作为毛细作用的结果会污染完成的通孔。这些问题复杂了或阻碍了后续加工步骤。具体地，所述孔洞覆盖层的提供，例如第一衬底面上的电镀基底，就受到这一问题的影响。

US6,429,509B1公开了一种半导体模具，所述模具配置用于与第二半导体模具相连。当模具上的电路排布在第一衬底面时，与第二模具的互连排布在模具的第二衬底面上。穿透衬底的通道使第一面和第二面相连。在制造电路和模具顶面上的互连层之前，通过钻孔以及后续用SiO₂填充形成该通孔。随后，把通孔的氧化物填充选择性地刻蚀出该通孔，以及提供通孔的导电填充。US6,429,509B1的方法需要有刻蚀的步骤以从通孔种去除SiO₂。这涉及相当复杂的加工，从而昂贵。

EP666595公开了一种带有多个绝缘穿透衬底的通道的半导体衬底。通孔由湿法刻蚀制造并且由导电材料填充，例如化学气相沉积以及用刻蚀或化学机械抛光的后续平面化。也可以在附加衬底上电镀形成该通孔。在穿透衬底的通道上有键合焊盘，其中一个键合焊盘与多个通孔相连。在衬底中没有电器元件存在。所述衬底仅仅是附在至少一个衬底上的电路之间的连接元件。

JP09-092675公开了一种制造穿透衬底的通道的过程。在该过程中，制造衬底和沟槽，然后在沟槽中提供绝缘体和导电材料。从第二面开沟槽之前或之后会影响导电材料的提供。在制造穿透衬底的通道之前诸如晶体管之类的元件限定在衬底中。然后在通孔上使用金属。所述金属包括通孔上的键合焊盘。

发明内容

然而，已知过程的主要缺点是在衬底上形成了可能导致裂纹的应力。具体地是在用金属或合金替代多晶硅填充通道的情况中。然而优选地，金属在多晶硅上，因为对于信号传输多晶硅的电阻过高，特别是在RF应用中。此外，多晶硅的热电阻没有金属的好。衬底上的加工涉及例如用PECVD沉积诸如氮化硅之类的钝化层。这一加工在大约300℃进行。对于用PECVD沉积的氧化层以及LPCVD，所需温度甚至更高。在这种处理中，穿透衬底的通道中的金属比硅衬底膨胀得多，导致应力。

因此，本发明的一个目的是提供一种用于产生受到覆盖的穿透衬底的通道的衬底的方法，所述通道使第一衬底面和相对的第二衬底面电相连，允许在衬底上提供诸如钝化层之类的层。

清晰起见，下面将首先描述本发明的方法方面。

根据本发明的第一方面，提供了一种用于产生带有至少一个受到覆盖的穿透衬底的通道的衬底的方法，所述通道使第一衬底面和相对的第二衬底面电相连。所述方法包括用于产生带有至少一个受到覆盖的穿透衬底的通道的半导体衬底的方法中的步骤，所述通道使第一衬底面和相对的第二衬底面电相连，所述步骤包括：

在第一衬底面上的通孔预定位置，产生衬底沟槽；

将由帽层材料构成的牺牲帽层按照构图方式应用于衬底的第一面上，从而用所述帽层材料完全覆盖、部分或完全填充衬底沟槽，所述帽层材料在阈值温度以下热稳定且在阈值温度以上分解，以及

在阈值温度以下的温度，提供覆盖衬底沟槽上的牺牲帽层的覆盖层；

从第二衬底面打开衬底沟槽以将沟槽转变为穿透衬底的通孔；

让牺牲帽层在阈值温度以上的温度分解，去除牺牲帽层的所有分解产物，以及

从第二面在衬底沟槽中应用导电材料，以便提供延伸至第二衬底面的穿透衬底。

在本发明第一方面的方法中，利用沉积在第一衬底面上的牺牲帽层可以实现衬底中受到覆盖的通道的产生。帽层材料在前面加工步骤所形成通道的所需位置临时覆盖衬底沟槽。具体地，帽层材料不仅覆盖由第一衬底面上衬底沟槽形成的开口，而且部分或者全部填充衬底沟槽。

因此牺牲帽层为另一层沉积提供了平整的衬底表面以产生通道的覆盖，以及第一衬底面上的其他加工步骤，所述加工步骤可以在沟槽或通孔仍然空着时进行。如果沟槽或通孔仍然空着，则需要较高温度的加工步骤不会由于半导体衬底和通孔中导电材料之间不同的膨胀而导致应力和裂纹。

根据本发明，选择帽层材料需要在阈值温度以下热稳定，在阈值温度以上分解。这样，只要需要，牺牲帽层则可以保留足够长的时间。为此，只要需要帽层，加工则在阈值温度以下进行。一旦帽层对进一步加工可有可无，则可以通过提高至阈值温度以上使之分解。

适合的帽层材料本身是本领域所公知的。下面将用本发明优选实施例的描述给出几个示例。

此处全部参考的US6,833,320B2公开了这种热分解牺牲材料的使用，所述材料临时填充衬底上电介质层中的第一开口。在US6,833,320B2中，用牺牲材料在进一步沟槽光刻和刻蚀步骤中提供实质上没有开口的平整衬底表面，以形成第二开口。在填充第一和第二开口之前，通过加热衬底去除牺牲材料。然而，US6,833,320B2没有告诉在本发明目的下的情况中如何去除临时填充的分解产物，其中在分解步骤之前衬底中的开口由永久覆盖层覆盖。

相反，本发明的方法提供了替代方法，当第一衬底面上的沟槽仍然被永久覆盖层覆盖时，在不残留痕迹或污染情况下去除帽层材料的分解产物。根据本发明方法包括的第一替代方法，可以通过将带有孔洞的覆盖层提供给衬底沟槽实现。覆盖层中的孔洞为去除帽层材料分解产物留有空间。根据本发明方法的第二替代方法，从第二衬底面开覆盖沟槽以及允许通过该开口去除帽层材料提供了一种解决方案。本发明的两种方法都基于使用临时帽层的共同理念，甚至在去除临时帽层前就永久覆盖衬底开口的情况下。根据两种替代方法，可以通过为帽层材料分解产物的去除提供路径实现。

加热衬底至阈值温度以上会影响帽层材料的分解和去除。控制牺牲帽层分解和去除的物理机制取决于选定的材料。例如分解通过融化或升华进行。去除则通过蒸发或让液体分解产物分别流出沟槽或通孔进行。由于本发明的这两方面，沟槽在第一衬底面上保持永久覆盖，同时在用导电材料填充穿透衬底的通道之前从沟槽中清除帽层材料的分解产物。

本发明的方法具有使得能够在后端处理阶段在诸如键合焊盘之类的现有覆盖层下产生穿透衬底的通道的优势。此外，在衬底上可以提供钝化层及其同类。这一点很重要，以便使得能够在衬底的第一面上提供集成电路，因为多个层需要适合的钝化。替代地，对于RF电容器以及衬底第一面上的可调电容器的产生也很重要，例如电容器需要适当地、统一地沉积的电介质。

本发明的方法还有另一个优势，即通孔可以与另一个诸如沟槽电容器之类的沟槽结合，然而用另一种材料填充沟槽。换言之，沟槽电容器可以用多晶硅填充，而穿透衬底的通道可用导电更好的替代材料填充，例如铜、铝、钨或TiN，或合金或组合。

第一衬底面还作为顶面提及，以及第二衬底是底面。应该理解，可以用本发明的方法同时在衬底上产生多个覆盖穿透衬底的通道。

方便地，在沟槽制造之后，帽层提供之前，在第一衬底面上沉积绝缘层，覆盖绝缘层内所有衬底沟槽的内表面，所述绝缘层使衬底与穿透衬底的通道电隔离。因此，获得了可以用于信号传输的电绝缘通道。

绝缘通道的制造甚至将另外的要求设定至加工，因为在完成加工之后从衬底第二面制造通道工作不充分。首先，在第一面上提供金属和其他层之后不可能在沟槽中提供热氧化物；制造热氧化物所需要的温度会相当损害至少这些层中的一部分。如果在沟槽中沉积另一个绝缘体，则绝缘体也可以沉积在沟槽的底部。于是，可以形成电绝缘屏障。2或3nm的绝缘屏障足够代替欧姆接触获得隧道接触，所述隧道接触中会发生电压降，例如为DC接地和RF信号传输所需。即使不是不可能，从通道刻蚀该绝缘体也十分困难，因为没有方法仅从沟槽底部去除绝缘体。此外，湿法刻蚀的使用导致了液体流入沟槽，所述液体由于毛细管力会留在那里。

下面将描述本发明第一方面方法的优选实施例。除非明确地作为替代实施例提出，不同实施例可以彼此结合。

在第一替代方法中，优选地，产生覆盖层的步骤包括沉积多孔材料。可以简单地制造多孔材料以及提供可以用于帽层材料蒸发的孔洞。

在所述实施例的替代方法中，产生覆盖层的步骤包括沉积连续的不带孔洞的覆盖层的步骤，以及在覆盖层上制造孔洞的后续步骤。可以利用光刻法通过构图制造孔洞。在所述实施例中，例如可以使用等离子增强化学气相淀积(PECVD)技术通过沉积二氧化硅或氮化硅制造覆盖层。在所述实施例中可用作覆盖层的替代材料是聚酰胺或金属。

第一替代方法的实施例包括，在去除牺牲帽层的分解产物之后，在覆盖层上产生导电覆盖层。优选地，覆盖层用作电镀基底以随后形成键合焊盘，诸如铜键合焊盘。

在第二替代方法中覆盖层加工更为简单。其中，优选地，覆盖层产生的步骤包括沉积金属层，从而形成覆盖衬底沟槽填充材料的导电覆盖层。优选地，覆盖层为键合焊盘形成电镀基底，所述基底可以是铜。因此，为键合焊盘仅需要一层电镀基底。

本发明的另一个实施例包括，在产生导电填充层步骤之前，在绝缘层上产生扩散阻挡层的步骤，所述扩散阻挡层阻止填充层材料扩散进入绝缘层或衬底。例如阻止铜扩散的扩散阻挡层可以是TaN、Ta、TiN、TiW或本领域公知的其他材料。可以用LPCVD在衬底沟槽内逐步沉积扩散阻挡层。如果对于给定材料绝缘层结合了具有和反扩散性质，则不需要附加扩散阻挡，但是如果例如绝缘层的厚度不足以完全阻挡金属扩散至衬底时，也可以提供扩散阻挡层。优选地，选择扩散阻挡层以便可以作为导电填充层的电镀基底。

注意，在一些实施例中填充层将填充穿透衬底的通道的直径，而在其他实施例中将通孔的中心留有空间，这取决于具体的应用。

优选地，本发明方法中使用的帽层材料是聚合物。在US6,833,320B2以表格的形式在第4列、第15至30行中给出了适合的热分解牺牲材料的列表，以及在第31至65行给出了其他适合的材料。用于牺牲帽层的其他适合的材料包括PECVD氧化物、PMMA(聚甲基丙烯酸甲酯，IUPAC名称为甲基2-甲基丙酸酯)、金属、某种聚酰亚胺或者由“PromerusElectronic Materials”公司提供的商品名为Unity400的材料，以及其他难熔材料。加热到相应的阈值温度以上，这些材料干净地分解，以及可以去除而不留下任何残留。

可以用构图的方式应用帽层，所述构图可以通过首先沉积材料，然后再去除的方法形成。替代地，可以直接以构图的方式应用。适合地，沉积工艺包括旋涂和喷涂。用这些工艺，仅有限量的帽层材料会进入沟槽。印刷，包括诸如喷墨打印和屏幕打印的工艺，适合构图沉积。

优选地，在阈值温度以下从第一衬底面去除牺牲帽层可以通过等离子刻蚀或者化学机械抛光从第一衬底面把帽层去除。甚至可以无掩模的进行刻蚀，因为帽层也可能在沟槽中出现而不仅仅在沟槽的顶部。在去除步骤后，优选地，第一衬底面实质上是平整的，没有孔洞或沟槽。

在沟槽刻蚀之后直接在沟槽中提供绝缘层具有程序上的优势，因为在穿透衬底的通道的形成过程中，从第二衬底面沟槽的开口期间可以作为刻蚀停止层。具体优选地，从第二衬底面开口沟槽包括：

粗略去除步骤，其中从第二衬底面去除衬底材料，除了在沟槽下面剩下衬底除了的中间层，

精细去除步骤，其中沟槽下面的中间层通过刻蚀去除，利用沟槽底面上的绝缘层作为刻蚀停止层

启封步骤，其中选择性刻蚀形成沟槽底面的绝缘材料以开槽。这样，可以实现非常精确的穿透衬底的通道的加工。

根据本发明的第二方面，提供了一种产生包括衬底的电子器件的方法，所述衬底带有与至少一个穿透衬底的通道电相连的电子电路元件，所述通道使第一衬底面和相对的第二衬底面相连，执行本发明第一方面的方法以产生至少一个受到覆盖的穿透衬底的通道；以及

在提供覆盖层之后，从衬底第二面打开衬底沟槽之前，在第一衬底面上提供至少一个电子电路元件层。

本发明第二方面的方法提供了方法的优势集成，所述方法将在现有加工技术中形成根据本发明第一方面所述的受到覆盖的穿透衬底的通道。适合地，随后沉积的至少一层包括用PECVD沉积的绝缘层，例如用于RF电容器的钝化层或电介质。优选地，所述至少一层包括互连结构，用于使衬底中的电气元件与组装在衬底中器件的任何电气元件相连。因此，第一面上的电路是包括多个相互关联的无源和/或有源电气元件的集成电路。

在实施例中，产生至少一个电子电路元件层的步骤包括在沟槽中提供一层层结构，所述层结构包括电介质层和导电层序列。更为具体地，优选地该沟槽与形成穿透衬底的通道的沟槽同时制造。在帽层沉积后，可以填充一个沟槽以形成元件。沟槽中适合的元件包括沟槽电容器、沟槽电池以及沟槽晶体管。在沟槽电容器的产生中，适合地，本发明第一方面的方法中产生绝缘层的步骤与沟槽中至少部分层结构电介质层的提供同时执行。

根据本发明的第三方面，提供了一种包括半导体衬底的电子器件，所述半导体衬底具有第一衬底面和相对的第二衬底面，以及电气元件的电路与穿透衬底的通道电相连，所述通道由无机钝化层覆盖。所述通道从第一衬底面延伸至第二衬底面，以及包括允许实际欧姆连接的导电材料。它和绝缘层一起提供，所述绝缘层从第一衬底面延伸至第二衬底面，以及与衬底共享第一界面以及将导电材料与衬底电气隔离。

本发明的器件不仅包括单个电子电路元件，还包括在第一面上的电气元件电路。钝化层的存在允许提供更为复杂的电路。由于在顶面和底面同时能够提供接触，因此有助于集成电路的叠层。

以及允许通道中实际欧姆连接的导电材料的使用实现了适合信号传输的良好连接。这种材料具体地包括金属、合金和导电氮化物，但是不包括多晶硅。例如铜的电阻约为2μΩcm，TiN约为100μΩcm，而高掺杂多晶硅则最少为1000μΩcm。显然最适合的是金属和合金。

使用穿过背对封装导体的半导体衬底通道的一个明显优势在于穿过半导体衬底通道的有效长度大为缩短。可以看出，并非所有通道都需要与衬底第一面的电路相连。其中一些可以与组装在衬底第一面上的电子器件直接相连。对于这一目的，如果键合焊盘出现在通道的顶部则是方便的。

本发明的另一个优势在于通道可以排布组成共轴连接。携带信号线的通道由携带底面连接的通道围绕。因此这种共轴连接是带状线的一个示例，所述带状线减小了电阻具体地是在较高频率下。

在适合的实施例中，穿透衬底的通道包括沿穿过通道轴线的第一和第二导电层，所述导电层具有共有界面，其中第二层延伸至衬底第二面以及包括金属或合金。界面移位至通道内的某一位置，以及与第一衬底面不共面可能是提供和加工帽层的结果。其附加优势为在去除帽层之后沟槽有清楚限定的末端。这有利于从第二面提供导电材料。同时，导电层和第一衬底面上衬底之间的结构没有暴露，从而不会受到损害。附加优势是改善了粘接，因为沟槽中的界面比与衬底第一面共面的界面大。

由一个或多个覆盖层覆盖的通道适合电路的机械组成。有效地，根据本发明方法所述的加工允许并且预见了覆盖通道。

优选地，在通道上提供键合焊盘。所述键合焊盘可以直接存在于衬底上，也可以替代地存在于与衬底有一定距离，带有在键合焊盘和穿透衬底的通道之间延伸的垂直互连。

适合地，半导体衬底是单晶硅衬底。可由无定形顶层提供。一旦衬底包括适合用于RF应用的集成无源网络，优选地，衬底为高欧姆，例如本身公知的带有kΩcm或更高的电阻。不排除半导体衬底包括掩埋绝缘层。也不排除半导体衬底包括诸如硅之类的其他材料或包括其他材料层。示例包括SiC、SiGe、GaN或一般地任何其他III-V族材料。

任何涉及参考第一和第二实施例的其他实施例也可以用于第三实施例。

根据本发明的第四方面，提供了一种包括半导体衬底的电子器件，所述半导体衬底带有第一衬底面和相对的第二衬底面，以及与穿透衬底的通道电气通信的电子电路元件。所述通道从第一衬底面延伸至第二衬底面以及包括金属。提供了绝缘层，所述绝缘层从第一衬底面延伸至第二衬底面，与衬底共享第一界面以及将导电材料与衬底电气隔离，其中电子电路元件是带有PECVD沉积电介质层的电容器。

从上述可以清楚，本发明具有可以在衬底第一面上沉积的层，所述层需要在当金属通道存在时可能导致应力的温度下沉积。具体地这种层是PECVD电介质层，具有一致性的优势。所述一致性有助于良好的电容控制以及导致较高的击穿电压。任何涉及参考第三方面或者第一或第二方法的实施例也可以用于本发明的第四方面。

根据本发明的第五方面，提供了一种包括半导体衬底的电子器件，所述半导体衬底具有第一衬底面和相对的第二衬底面，以及与穿透衬底的通道电气通信的电子电路元件。所述通道从第一衬底面延伸至第二衬底面以及包括金属。提供了绝缘层，所述绝缘层从第一衬底面延伸至第二衬底面，与衬底共享第一界面以及将导电材料与衬底电气隔离，其中电子电路元件是沟槽元件，包括至少一层不在穿透衬底的通道中的层。

从上述可以清楚，本发明可以形成元件和层，所述层可以在衬底第一面上沉积，所需加工与通孔加工不兼容。这种元件是沟槽元件，具有至少一层不在穿透衬底的通孔中的层。因此特定示例是沟槽电容器和沟槽电池。在沟槽电容器中，电介质可以与通道中的绝缘材料相同。然而优选地，将多晶硅用作顶层，例如因为电容器中沟槽的直径小得多。甚至更为优选地，提供了一种叠层沟槽电容器，以及不方面在通道中也提供这种层。显然电池所需的材料不需要在穿透衬底的通道中。

任何涉及参考第三方面或者第一或第二方法的实施例也可以用于本发明的第五方面。

附图说明

下面将参考附图描述优选实施例。

图1a)-p)示出了根据本发明第一实施例，产生带有电穿透衬底的通道的衬底加工过程中的不同阶段。

图2a)-n)示出了根据本发明第二实施例，带有电穿透衬底的通道的衬底加工中的不同阶段。

图3a)-p)示出了电子器件加工中的不同阶段，所述电子器件带有在第一衬底面上的电路元件以及使第一衬底面与相对的第二衬底面的穿透衬底的通道电相连。

具体实施方式

为了图示清楚起见，下面的描述仅限于带有一个通道(via)的衬底的示例。然而，应该理解，所述加工也可以用于在一个衬底上形成多个通道。通道可以以通道阵列的形式排布在预定的位置。

为了本描述的目的，还假定加工中使用的衬底为硅晶片。应该理解，其他半导体的材料可以用于形成衬底而不与此处描述的加工背离。也可以使用绝缘体上硅(SOI)衬底。

现在转到第一示例，图1a)至p)示出了根据本发明第一实施例，产生带有电通道的衬底加工过程中的不同阶段。本实施例中，在图1a)示出的初始阶段中，衬底硅晶片100用作起始材料。

晶片100具有相对的两个面102和104。在本实施例中，第一面102也将作为顶面提及，而第二面104也将作为底面提及。

在第一加工步骤中，钝化层106应用于晶片100的顶面102(图1b)。钝化层用于在后面的加工步骤中保护晶片顶面远离不需要的化学反应和污染物。

如图1c)至d)所示，随后部分地有选择性地去除钝化层106，在所需位置形成加工窗口108以产生通道。随后，在加工窗口108中选择性地去除衬底以形成沟槽110。例如沟槽110可以通过刻蚀、粉末爆破、激光钻孔或微孔钻削形成。

在下一步骤中，其结果在图1e)中示出，绝缘层112应用于晶片上和沟槽110中。绝缘层112覆盖钝化层106和沟槽110的侧面114、116以及底面118。例如可以通过二氧化硅的低压化学气相沉积(LPCVD)应用绝缘层。所述绝缘层适合的前驱体是正硅酸乙酯(TEOS)。

随后，如图1f)所示，牺牲帽层120沉积在晶片100的顶面102上。帽层由在阈值温度以下热稳定，以及在阈值温度以上分解的材料制成。在US6,833,320B2以表格的形式在第4列、第15至30行中给出了适合的热分解帽层材料的列表，以及在该文件的第31至65行给出了其他适合的材料。用于牺牲帽层的其他适合的材料包括PECVD氧化物、金属或者由Promerus Electronic Materials公司提供的商品名为“Unity400”的材料。在实施例中，帽层材料是光敏材料。这样保证了在后面的加工步骤中帽层容易构图。

对于本示例，假定帽层120由适合的聚合物制成。从图1f)中可以看出，临时帽层120部分填充了沟槽110。基于选定的帽层材料和加工条件，帽层120也可以完全填充沟槽110。期望获得这种填充效应，因为它允许产生不带沟槽或孔洞的衬底，从而避免其他沉积在衬底100顶面102上的材料下陷进入沟槽110。

然而，不期望在衬底100未选定作为沟槽形成区域的临时帽层120上沉积其他层。因此，在下一步骤，从除了沟槽之外的所有区域中去除临时帽层120，从而保持衬底100的顶面102没有孔洞和沟槽以进行其他加工。仅有沟槽110的部分或全部填充120保留，参见图1g)。去除可以通过等离子刻蚀或化学机械抛光(CMP)实现。

后续步骤在帽层材料120的分解阈值温度以下进行，当然，包括在阈值温度以下的不同温度执行不同步骤的可能。

首先，在阈值温度以下应用覆盖层122(图1h)。在本实施例中，覆盖层的材料是通过等离子化学气相沉积(PECVD)沉积的氧化物层或氮化物层。金属也是适合的覆盖层材料。

在阈值温度以下利用光刻法对覆盖层122构图，并且覆盖层具有小的孔洞124(图1k)。图1k)仅示意性地示出了覆盖层122中提供的孔洞。选定孔洞的数量和尺寸以便允许帽层材料从孔洞中去除。

下一步骤中，加工温度上升至分解阈值温度以上以便让牺牲帽层分解。为了本实施例的目的，假定通过覆盖层122的孔洞利用蒸发去除帽层材料的分解产物。衬底和包括覆盖层122在内的其他层在涉及分解的加工温度下稳定，从而在分解和去除步骤后保留。从沟槽110中分解和去除帽层材料的结果如图1l)所示。

在去除聚合物帽层材料后，在绝缘层112以及顶衬底面102上的构图覆盖层122的顶部沉积电镀基底126。例如电镀基底是铜电镀基底(图1m)。

随后，从底衬底面104打磨晶片。打磨表示粗略去除步骤，在其终点仍有部分衬底材料位于沟槽下方。图1未示出该粗略去除步骤后的中间状态。然而，图1n)示出了第二次精细去除步骤后的衬底，在精细去除过程中去除剩下的衬底材料直至到达沟槽110底部的绝缘层118。因此绝缘层118作为刻蚀停止层。

随后，通过去除绝缘层112的底部118，从底面开沟槽110。这样，执行了选择性刻蚀步骤。这将开沟槽110，从而形成了穿透衬底的通道，参见图1o)。使用相同的参考数字110标记通孔(viahole)和原始沟槽。

下面，在通孔110的内表面上沉积金属种，或者换言之电镀基底层，然后使用电偶镀铜或其他公知的应用金属的方法在通孔中应用金属填充128，如图1p)。

描述的过程允许使用临时帽层形成覆盖导电穿透衬底的通道，所述临时帽层通过覆盖层122利用蒸发去除。注意，覆盖层122本身可以是多孔的。在那种情况下，则不需要在沟槽位置的覆盖层上制造孔洞124。这样简化了加工。例如适合的多孔覆盖材料是自旋玻璃。

图2a)至n)示出了根据第二实施例，带有电通道的衬底加工中的不同阶段。

衬底晶片200用作起始材料，如图2a)。晶片200具有两个相对的表面202和204。在本实施例中，第一面202也将作为顶面提及，而第二面204也将作为底面提及。

起始加工与参考图1所述实施例的起始加工相同。将在本图中总结。对于加工细节和替代，参考图1a)至1g)中的描述。在第一加工步骤中，钝化层206应用于晶片200的顶面202，如图2b)。如图2c)至2d)所示，随后部分地有选择性地去除钝化层206，以便为产生通道形成加工窗口208。随后，在加工窗口208中选择性地去除衬底以形成沟槽210。在下一步骤中，其结果在图2e)中示出，绝缘层212应用于晶片上和沟槽210的内表面上。绝缘层212覆盖钝化层206和沟槽210的侧面214、216以及底面218。随后，如图2f)所示，牺牲帽层220沉积在晶片200的顶面202上。帽层220由聚合物制成。帽层由在阈值温度以下热稳定，以及在阈值温度以上分解的材料制成。如图2f)所示，临时帽层部分填充沟槽210。期望获得这种填充效应，因为它允许产生不带沟槽或孔洞的衬底，从而避免其他沉积在衬底200顶面上的材料下陷进入沟槽210。在下一步骤中，从除了沟槽之外的所有区域中去除临时帽层220，从而保持衬底200的顶面202没有孔洞和沟槽以进行其他加工。仅有沟槽210的部分或全部填充220保留，参见图2g)。

在帽层材料220的分解温度以下的温度或相应的多个温度执行随后的步骤。

不同于图1所示的实施例，在阈值温度以下，本过程继续在绝缘层212和沟槽顶部上直接沉积电镀基底层226，所述顶部由帽层材料220覆盖。随后，在粗略去除步骤中，同样在阈值温度以下，从底衬底面204打磨晶片，留下部分衬底材料用于下一精细去除步骤。同样图2未示出该粗略去除步骤后的中间状态。图2k)示出了精细去除步骤后的衬底，期间在阈值温度以下去除剩余衬底材料，直至到达沟槽210底部的绝缘层218。和图1所示的实施例一样，绝缘层218作为刻蚀停止层。

随后，通过在阈值温度以下去除绝缘层212的底部218，从底面开沟槽210。这样，执行了选择性刻蚀步骤。这将开沟槽210，从而形成了穿透衬底的通道，参见图21)。

然后，通过加热衬底至分解阈值温度以上，从沟槽210去除帽层材料220。通过在沟槽210的底面204上开的沟槽210去除帽层材料。在本实施例中，参见图2m)，由于与图1所示的实施例中在覆盖层122上形成的孔洞相比具有较大的沟槽开口直径，液体和气体分解产物都可以容易地去除。

然后，金属种(电镀基底)层沉积在通孔210的内表面上，随后是使用电偶镀铜或其他公知的应用金属的方法在通孔中应用金属填充228，如图2n)。

上述实施例允许实现所谓的微小通道。例如微小通道所需用于实现新一代RF-SiP模块。微小通道的典型孔洞宽度在大约5μm-50μm的数量级。微小通道在SiP中用作芯片的热耗散，以及此外运载电信号。因此，在通道和衬底内的金属之间需要提供相应的绝缘层部分114、116、118以及214、216、218。绝缘层112、212需要与硅技术兼容，具有良好的台阶覆盖，以及提供扩散阻挡层以防止金属扩散进入衬底。当然，它们需要具有良好的电绝缘性能。适合的绝缘材料的典型示例是热氧化物、沉积氧化物以及氮化物层。替代地或者在绝缘层沉积之后，可以在实际金属层之前应用外加扩散阻挡层，例如LPCVD生长TaN、TiN等，所述材料在理想情况下也作为金属层的电镀基底。

显然，在本示例中对通道填充材料128、228的要求是低热电阻和低电阻。此外，该材料应该适合防止不需要的信号损失。在集成进入标准硅加工工艺诸如公知的CMOS加工技术中，金属应该与该技术兼容。适合的金属填充材料的典型示例是铜、银、金以及铝。

在此描述的方法使得能够实现三维集成，也就是堆叠模具，需要提供穿过晶片通道。所述加工也可以用于提供三维访问，例如当使用微流体冷却互连。

注意，在本实施例中，导电填充层提供穿透衬底的通道横向延伸的全部填充。在替代实施例中，填充层形状为圆形椭圆形或者椭圆形环，如在与第一和第二衬底面平行平面的截面图中所示。在该替代实施例中，通道的中心保持为空以形成“共轴”型填充，或者由另一层填充。

图3a)至p)示出了电子器件加工中的不同阶段，所述电子器件带有在第一衬底面300上的电路元件以及使第一衬底面与相对的第二衬底面的电穿透衬底的通道相连。

一般加工方案类似图1a)至1p)中所示的方案。然而，与此相反，在本实施例中示出了在顶衬底面300上三个电路元件的并行生产：平面电容器302、沟槽电容器304和电阻器306。替代沟槽电容器，可以使用平面形式的相反结构(未示出)，以下提及为平面电容器。对于平面电容器，替代使用至少在空间两个方向之一尺寸受限的孔或沟槽结构，倒置结构图像，即替代垂直孔形成垂直柱。

在产生穿透衬底的通道之前形成这些电路元件的功能层，下面将参考图3a)进行描述。注意，这些电路元件仅以示例的形式在图3a)至3n)示出，以便描述与穿透衬底的通道生产相关的这些器件生产中的加工顺序。

在衬底310的第一掺杂表面区域308的顶部形成平面电容器300，所述衬底在本示例中是高电阻率硅衬底。第一氧化物-氮化物-氧化物(ONO)层结构312形成了掺杂区域308和第一多晶硅层314之间的电介质层。第一掺杂表面区域308和第一多晶硅层314形成平面电容器300的两个电极。

在衬底的沟槽电容器304所处位置形成第二掺杂表面区域316，简单起见在图3a)的截面图上示出了所述沟槽电容器具有双沟槽结构318、320(或者相反地：单柱结构)。在衬底和双沟槽结构318、320(或者相反地：单柱结构)之间的界面上还形成了第二掺杂表面区域316，与第二ONO-电介质层结构322共享界面，所述层结构可以和平面电容器300的第一ONO-层结构312同时沉积在衬底310上。沟槽318、320由第二多晶硅或填充层324填充，所述沟槽可以与平面电容器300的第一多晶硅层314同时沉积。第二掺杂表面区域316和填充层324形成沟槽(相反地：单柱结构)电容器304的两个电极。

电阻器306包括在第三ONO层结构328上的第三多晶硅层326。第一、第二和第三多晶硅层均为导电的，分别形成各自对应电路元件的功能层。这些层的电阻率可以通过在各层中导入适合浓度水平的掺杂剂原子个别调整。

图3b)示出了形成沟槽330之后在穿透衬底的通道所需位置的衬底310，以及在所有电路元件302、304和306的顶部以及沟槽330的所有内表面上沉积的氧化层332。氧化层332形成了穿透衬底的通道的绝缘层，以及因此氧化物沉积步骤对应于在前述第一实施例中为达到图1e)所示阶段而进行的步骤。然而，可以看出，氧化层沉积也有利于衬底310上的其他电路元件，其中氧化层332用作中间电介质层。

图3c)示出了在沉积牺牲PMMA帽层334之后的后续阶段中的衬底310。该步骤的细节已经参考图1和2的实施例在前面描述了。

然后，如图3d)中可见，去除了PMMA帽层334除沟槽330之外的衬底部分，所述沟槽保持部分填充。对于适合的去除工艺，参考图1g)的描述。结果，除了出现沟槽330，为后续层沉积步骤提供了光滑的衬底表面。

在图3e)所示的后续加工阶段，在衬底310上沉积Plox(等离子体增强沉积氧化物)层336，覆盖电路元件以及沟槽330。等离子体增强沉积氧化物层336从除图3f)中沟槽330之外的衬底部分选择性去除。

选择性沉积和构成接触层338以在穿过306的电路元件302的区域中形成接触元件，参见图3g)其后是第二氧化层340，所述第二氧化层在穿透衬底的通道310的所需区域中的等离子体增强沉积氧化层336的顶部形成。然后，孔洞342在Plox/第二氧化层结构336、340中形成，图3h)，以及牺牲PMMA帽层334通过蒸发从孔洞342中分解去除，图3k)。然后镀铜344作用于衬底，覆盖沟槽区310以及穿过306的电路元件302。在下一阶段，如图3n)至3p)所示，以与参考图1n)至1p)所述方法相同的方法形成穿透衬底的通道，也就是通过从底面346减薄衬底，在中间步骤使用氧化层332作为开沟槽330的刻蚀停止层，以及填充沟槽330，所述沟槽已经变成穿透衬底的通道348，带有根据本领域公知的加工例如电镀形成的铜填充350。

注意，在沟槽330中不使用氧化层332的示例中，例如在热通道的形成中，可以执行开槽步骤而无需上述的刻蚀停止工艺。替代地，可以用精确的计时执行刻蚀以从底面346开槽衬底而不浪费衬底材料。

图3的示例描述了在完成形成以及填充沟槽(或者相反地：柱)电容器304的沟槽318、320之后穿透衬底的通道的实现。可以考虑在穿透衬底的通道330之后制造沟槽(或者相反地：柱)电容器304，但是随后将会使用高温加工步骤以及可能出现器件可靠性问题。另一种同时加工沟槽(或者相反地：柱)和通道的可选方法很困难，因为在同一步骤中需要为沟槽(或者相反地：柱)电容器304以及沟槽330刻蚀不同的深度。区分沟槽(或者相反地：柱)和通道的刻蚀不是优选的。同时加工的另一个困难是对于电容器304的沟槽(或者相反地：柱)和沟槽330的电容耦合具有不同的要求，这是很难同步实现的。

Claims

1.一种产生带有至少一个受到覆盖的穿透衬底的通道的半导体衬底的方法，所述通道使第一衬底面和相对的第二衬底面电相连，所述方法包括以下步骤：

在第一衬底面上的通道预定位置，产生衬底沟槽；

将由帽层材料构成的牺牲帽层按照构图方式应用于第一衬底面上，从而用所述帽层材料完全覆盖、并部分或完全填充衬底沟槽，所述帽层材料在阈值温度以下热稳定且在阈值温度以上分解；以及

在阈值温度以下的温度，提供覆盖衬底沟槽上的牺牲帽层的覆盖层；从第二衬底面打开衬底沟槽以将沟槽转变为穿透衬底的通孔；

让牺牲帽层在阈值温度以上的温度分解，并去除牺牲帽层的所有分解产物；以及

从第二衬底面在衬底沟槽中应用导电材料，以便提供延伸至第二衬底面的穿透衬底。

2.根据权利要求1中所述的方法，其中在应用牺牲帽层之前在第一衬底面上沉积绝缘层，所述绝缘层覆盖衬底沟槽的所有内表面并且适合于将所述衬底与穿透衬底的通道电隔离。

3.根据权利要求2中所述的方法，所述方法包括，在衬底沟槽中应用导电材料步骤之前，在绝缘层上产生扩散阻挡层的步骤，所述扩散阻挡层用于防止导电材料扩散至绝缘层或者衬底中。

4.根据权利要求1中所述的方法，其中所述衬底沟槽中的导电材料包括金属或者合金。

5.根据权利要求1中所述的方法，其中所述衬底沟槽在牺牲帽层分解之前从第二衬底面打开，以及从第二衬底面上的穿透衬底的通孔的开口端去除分解产物。

6.根据权利要求5中所述的方法，其中所述提供覆盖层的步骤包括沉积金属层，因而形成覆盖衬底沟槽上的填充材料的导电覆盖层。

7.根据权利要求1中所述的方法，其中所述按照构图方式应用牺牲帽层的步骤包括在第一衬底面上沉积帽层材料以及无掩模地去除牺牲帽层的步骤。

8.根据权利要求1中所述的方法，其中所述帽层的去除通过用PECVD沉积绝缘层进行。

9.根据权利要求8中所述的方法，其中所述绝缘层是钝化层。

10.根据权利要求1中所述的方法，其中所述阈值温度高于300℃，低于450℃。

11.一种产生带有至少一个受到覆盖的穿透衬底的通道的半导体衬底的方法，所述通道使第一衬底面和相对的第二衬底面电相连，所述方法包括以下步骤：

在第一衬底面上的通道预定位置，产生衬底沟槽；

在阈值温度以下的温度，提供覆盖衬底沟槽上的牺牲帽层的覆盖层，其中所述覆盖层带有孔洞；

让牺牲帽层在阈值温度以上的温度分解，并且牺牲帽层的所有分解产物穿过所述孔洞而被去除；

从第二衬底面打开衬底沟槽以将沟槽转变为穿透衬底的通孔；以及

12.根据权利要求11中所述的方法，其中所述覆盖层是多孔层。

13.根据权利要求11或12中所述的方法，其中在去除牺牲帽层分解产物之后，在覆盖层上产生导电覆盖层。

14.一种用于产生包括衬底的电子器件的方法，所述衬底具有与至少一个穿透衬底的通道电连接的电子电路元件，所述通道使第一衬底面和相对的第二衬底面电连接，其中：

执行权利要求1中所述的方法，以便产生至少一个受到覆盖的穿透衬底的通道，以及

在提供覆盖层之后，从第二衬底面打开衬底沟槽之前，在第一衬底面上提供至少一个电子电路元件层。

15.根据权利要求14中所述的方法，其中所述产生至少一个电子电路元件层的步骤包括在沟槽中提供一层层结构，所述层结构包括电介质层和导电层的序列。

16.根据权利要求15中所述的方法，其中产生权利要求2中所述绝缘层的步骤与沟槽中层结构电介质层的提供同时执行。