CN101978597B - 低失真放大器以及使用低失真放大器的多尔蒂放大器 - Google Patents

Abstract

提供一种低失真放大器，能够同时实现晶体管附近的设置空间的确保和低阻抗化。低失真放大器具备通过高频短路用元件以及低频短路用元件使前端短路的短截线，短截线连接到晶体管的栅极端子或者漏极端子中的至少一方的附近，并且短截线由分支为多个的线路构成，通过高频短路用元件以及低频短路用元件使所分支的各个线路的前端短路。

Description

低失真放大器以及使用低失真放大器的多尔蒂放大器

技术领域

本发明涉及一种为了无失真地放大宽频带的数字调制波而使用的低失真放大器、以及使用低失真放大器的多尔蒂放大器(Dohertyamplifier)。

背景技术

随着近年来的移动体无线通信、多媒体无线通信的快速发展，希望进行大容量、高速的数据通信，在通信用发送放大器中要求将宽频带的数字调制波无失真地进行放大的低失真特性。

在由放大器所产生的失真中，如果大致区分，有载波频率的高次谐波成分、和在放大频率的附近出现的成分。一般，在通信中成为问题的是在载波频率的附近出现的成分。关于高次谐波成分，由于频率较大地分离，因此能够利用滤波器等外部电路来去除。然而，为了去除在载波频率的附近出现的成分，要求频带非常窄的滤波器，一般难以实现。

在载波频率的附近出现的失真是因为如下情形而产生的：放大的高频信号被调制，包络线根据调制的频率而在时间上发生变化。而且，该失真分为两类，有由放大器的非线性而引起的非线性失真、以及如迟滞特性那样放大器的过去的状态被记忆(存储)从而影响当前的状态的存储效应失真。

由于载波频率下的放大器的AM/AM特性、AM/PM特性的非线性而产生非线性失真。在载波频率以外所产生的失真与载波信号被交叉调制的情况下、或失真的产生根据波形的时间变化的方式而不同的情况下，产生存储效应失真。存储效应失真的原因认为是：热的影响、放大器的频率特性、与高次谐波成分的交叉调制、与在偏置电路中产生的基带频率成分的失真之间的交叉调制等。

作为降低存储效应失真的方法之一，提出了如下方法：降低偏置电路的基带频率下的阻抗，降低基带频率成分的失真与载波信号的交叉调制失真。

图11是示出由于基带频率成分的失真而在放大器中产生存储效应失真的机理的说明图。通信用放大器在采取回退(back-off)的区域中实现低功耗化，因此通常设定为AB级～C级的偏置点。因此，根据输入调制波信号的瞬时输入电力，流过晶体管的漏极电流的瞬时值发生变化，在输入调制波信号的基带频率下漏极电流发生变化。

利用漏极电流与偏置电路的基带频率下的阻抗的积，来示出漏极端子中的电压变化量。因此，根据偏置电路的阻抗，漏极端子电压VdFET在基带频率下变动。由此，载波信号被调制，产生存储效应失真。根据以上的机理，可以认为通过使偏置电路的基带频率下的阻抗接近0Ω，能够抑制存储效应失真。

图12是现有的低失真放大器的结构图。通过在FET的漏极端子附近设置通过高频短路用元件以及低频短路用元件使前端短路的两个短截线(Two way bias network：双路偏置网络)，降低偏置电路的基带频率下的阻抗，抑制存储效应失真(例如参照非专利文献1)。

非专利文献1：Akio Wakejima，Kohji Matsunaga，YasuhiroOkamoto，Kazuki Ota，Yu ji Ando，Tatsuo Nakayama，and HironobuMiya moto，“370-W Output Power GaN-FET Amplifier with LowDistortion for W-CDMA Base Stations”，pp.1360-1363，IEEEIMS2006

发明内容

在非专利文献1中，通过将在晶体管的漏极端子附近以往只连接了一个的短截线(short stubs)增加到两个，从而实现基带频率下的偏置电路的低阻抗化。理论上，通过配置多个该非专利文献1中所示的短截线，能够实现进一步的低阻抗化。然而，现实中由于晶体管附近的空间限制，存在短截线的个数只能配置两个左右这样的问题。

本发明是为了解决如上所述的问题而完成的，目的在于得到一种能够同时实现晶体管附近的设置空间的确保和低阻抗化的低失真放大器、以及使用低失真放大器的多尔蒂放大器。

本发明的低失真放大器具备通过高频短路用元件以及低频短路用元件使前端短路的短截线，其中，所述短截线连接到晶体管的栅极端子或者漏极端子中的至少一方的附近，并且所述短截线由分支为多个的线路构成，通过高频短路用元件以及低频短路用元件使所分支的各个线路的前端短路。

另外，在本发明的多尔蒂放大器中，将本发明的低失真放大器应用于载波放大器或者峰值放大器中的至少一方。

根据本发明，在空间限制强的晶体管附近，将构成短截线的线路集中为一个，朝向通过高频短路用元件以及低频短路用元件进行短路的前端，使线路分为多个，从而由多个线路来构成短截线，由此能够得到可同时实现晶体管附近的设置空间的确保和低阻抗化的低失真放大器、以及使用低失真放大器的多尔蒂放大器。

附图说明

图1是本发明的实施方式1中的低失真放大器的结构图。

图2示出了本发明的实施方式1中的短截线2的试制样式。

图3是本发明的实施方式1中的针对基带频率的阻抗特性的测定结果。

图4是本发明的实施方式1中的使短截线2的分支数增加了的情况下的示例图。

图5是在本发明的实施方式1中提供从短截线向晶体管施加的偏置电压的说明图。

图6是本发明的实施方式1中的由两个+两个分支的短截线所构成的输出匹配电路的示例图。

图7是本发明的实施方式4中的低失真放大器的结构图。

图8是本发明的实施方式5中的低失真放大器的结构图。

图9是本发明的实施方式6中的低失真放大器的结构图。

图10是本发明的实施方式7中的使用了低失真放大器的多尔蒂放大器的结构图。

图11是示出由于基带频率成分的失真而在放大器中产生存储效应失真的机理的说明图。

图12是现有的低失真放大器的结构图。

具体实施方式

下面，使用附图来说明本发明的低失真放大器的优选的实施方式。

实施方式1.

图1是本发明的实施方式1中的低失真放大器的结构图。更具体地说，是示出了低失真放大器的晶体管的输出电路的图。图1中的低失真放大器包括：晶体管的漏极端子1、短截线2、高频短路用电容器3、低频短路用电容器4、输出匹配电路5、输出端子6、以及微波传输带线路(microstrip line)7。

此外，在图中，在涂成黑色的长方形中记载了C的部分表示高频短路用电容器3，在涂成白色的长方形中记载了C的部分表示低频短路用电容器4。另外，高频短路用电容器3相当于高频短路用元件，低频短路用电容器4相当于低频短路用元件。这点在以下的实施方式以及附图中也相同。

在此，短截线2的特征在于，构成的线路分支为多个，通过高频短路用电容器3以及低频短路用电容器4使各个前端短路。另外，在短截线2或者输出匹配电路5中使用的高频短路用电容器3以及低频短路用电容器4，通过通孔而与地短路。图1以后的图中所示的电容器也同样通过通孔而与地短路。

接着，说明本实施方式1中的低失真放大器的动作。根据输入到晶体管中的调制波信号的瞬时输入功率，流过晶体管的漏极电流的瞬时值发生变化。短截线2通过高频短路用电容器3以及低频短路用电容器4而使其前端短路，从而降低与电容器相当的阻抗。

另外，通过使构成短截线2的线路分支为多个，从而降低与线路相当的电感。由此，降低短截线2的阻抗。漏极端子电压根据短截线2的基带频率下的阻抗而发生变动，从而产生存储效应失真。因而，通过实现短截线2的阻抗降低，能够降低存储效应失真。

接着，详细地说明通过短截线2来降低基带频率下的阻抗的情形。图2示出了本发明的实施方式1中的短截线2的试制样式。图2(a)示出了增加了一个短截线2的情况。另外，图2(b)示出了增加了两个短截线2的情况。并且，图2(c)示出了增加两个短截线2并且分别分支为两个的情况。

试制如图2所示的三种短截线2，对各个短截线测定了针对基带频率的阻抗。图3是本发明的实施方式1中的针对基带频率的阻抗特性的测定结果。通过将使短截线2增加的个数从一个设为两个，能够确认实现了低阻抗化。

而且可知通过使增加两个的短截线2分支为两个，实现进一步的低阻抗化。从该结果中，也能够确认本发明的短截线的有效性。

在图2(c)中示出了将增加两个的短截线分支为两个而成的输出匹配电路，但是也可以进一步增加分支数。图4是增加了本发明的实施方式1中的短截线2的分支数时的示例图。图4(a)示出了增加两个短截线2并且分别分支为三个的情况。图4(b)示出了增加两个短截线2并且分别分支为四个的情况。这样，通过增加分支数，能够实现进一步的低阻抗化。

另外，也可以从这种短截线提供向晶体管施加的偏置电压。图5是在本发明的实施方式1中从短截线提供向晶体管施加的偏置电压的说明图。这样，通过从短截线提供偏置电压，能够实现基带频率下的低阻抗功能和偏置供电功能的共用化。

在本发明中，由多个线路构成短截线，因此能够加宽有效的偏置供电线路的线路宽度，即使从单侧供电也能够降低短截线的直流电阻。由此，能够降低偏置电路中的损失，能够实现放大器的高效化。

另外，也可以不从短截线提供向晶体管施加的偏置电压。在这种情况下，没有因直流电阻造成的影响，因此能够使用细的线路。其结果，能够通过减小分支后的线路的面积来增加分支数，能够进一步降低基带频率下的阻抗。另外，在短截线的配置中有自由度，因此能够根据基板布局来采取各种配置。

图6是本发明的实施方式1中的由两个+两个分支的短截线构成的输出匹配电路的示例图。示出了(a)～(d)这四种。如该图6(a)～(d)所示，没有必要必须使短截线的配置方向对准相同的方向而进行配置，也没有必要相对于主线路是对称形状。另外，也可以使短截线分支一次之后再次分支。

而且，当直流在晶体管与短截线之间被阻止的情况下，也可以不使用电容器而将短截线前端直接连接到地。由此，能够实现良好的短路特性。

另外，在先前的图1中示例了短截线连接在晶体管的输出侧的情况，但是也可以连接在晶体管的输入侧。这样，在将短截线连接到输入侧的情况下，针对从输出侧漏进来的基带频率的信号、或者由于晶体管的输入侧中的栅极电容的非线性等而产生的基带频率的信号，能够降低阻抗，并减小晶体管的栅极端中的电压变动。

该基带频率下的信号在晶体管中与载波进行交叉调制，成为存储效应失真。因而，输入侧中的基带频率的低阻抗化，具有降低放大器的存储效应失真的优点。

另外，在前面的图1中示例了在构成短截线的线路中使用了微波传输带线路的情况。然而，作为构成短截线的线路，也可以使用集中常数的电感器、带状线路(strip line)、电线、三平板线路(triplate line)或者共面线路(coplanar line)中的至少一个来构成。通过使用它们，能够实现小型化，特别是在频率低的情况下有效。

如上所述，根据实施方式1，在空间限制强的晶体管附近将构成短截线的线路集中为一个，使线路朝向通过高频短路用元件以及低频短路用元件进行短路的前端分支为多个。这样，通过由多个线路来构成短截线，能够得到可同时实现晶体管附近的设置空间的确保和低阻抗化的低失真放大器。

此外，在所述的实施方式1中说明了在晶体管封装的外部设有短截线的情况。然而，本发明的低失真放大器不限于这种结构。短截线还能够在晶体管的封装内部构成、或者在半导体上与晶体管一体形成。通过设为这种结构，能够在本征晶体管紧邻处降低基带频率下的阻抗。其结果，能够得到进一步降低存储效应失真的低失真放大器。

实施方式2.

在本实施方式2中，使用先前的图1来说明在短截线的高频短路点的紧邻处设有低频短路点的情况。在图1的结构中，高频短路用电容器3相当于高频短路点，低频短路用电容器4相当于低频短路点。

基本动作与先前的实施方式1相同。通过在高频短路点(高频短路用电容器3)的紧邻处设置低频短路点(低频短路用电容器4)，能够使低频短路点最接近晶体管。由此，能够使构成短截线的线路的阻抗最小。而且，伴随着短截线的低阻抗化，能够实现存储效应失真小的低失真放大器。

如上所述，根据实施方式2，构成为在短截线的高频短路点的紧邻处设置了低频短路点。由此，能够使构成短截线的线路的阻抗最小，能够实现存储效应失真小的低失真放大器。

实施方式3.

在本实施方式3中，使用先前的图1来说明在短截线的从与主线路的连接点起电气长度相等的位置处设置高频短路点的情况。在图1的结构中，高频短路用电容器3相当于高频短路点，低频短路用电容器4相当于低频短路点。

而且，在图1中，在上侧示出的短截线2内设置的两个高频短路点(高频短路用电容器3)、和在下侧示出的短截线2内设置的两个高频短路点(高频短路用电容器3)，都设置在从与主线路的连接点起电气长度相等的位置处。

基本动作与先前的实施方式1相同。在短截线的阻抗中，从与主线路的连接点起电气长度最短的短截线的影响最大，根据该截线的电气特性，全体截线的特性大致被决定。因此，通过使构成短截线的各个截线的电气长度一致，能够使构成短截线的线路的阻抗的总和为最小。

因而，在各个短截线中，通过在从与主线路的连接点起电气长度相等的位置处设置高频短路点，能够实现短截线全体中的低阻抗化。其结果，能够实现存储效应失真小的低失真放大器。

如上所述，根据实施方式3，构成为在各个短截线的与主线路的连接点起电气长度相等的位置处设置了高频短路点。由此，能够实现短截线全体中的低阻抗化，能够实现存储效应失真小的低失真放大器。

实施方式4.

图7是本发明的实施方式4中的低失真放大器的结构图。图7中的低失真放大器在晶体管的栅极端子以及漏极端子的附近分别连接有两个短截线。

基本动作与先前的实施方式1相同。通过将多个短截线连接到晶体管的栅极端子以及漏极端子，具有能够进一步降低基带频率下的阻抗的优点。由此，能够进一步降低存储效应失真。

如上所述，根据实施方式4，构成为将多个短截线连接到晶体管的栅极端子以及漏极端子。由此，能够进一步降低基带频率下的阻抗，能够实现进一步降低存储效应失真的低失真放大器。

实施方式5.

图8是本发明的实施方式5中的低失真放大器的结构图。在本实施方式5中的低失真放大器中，短截线的线路宽度在分支前后不同。

基本动作与先前的实施方式1相同。在使分支后的短截线的线路宽度比分支前的短截线的线路宽度还细的情况下，能够高密度地配置线路，具有能够增加分支数的优点。另外，在使分支后的短截线的线路宽度比分支前的短截线的线路宽度还粗的情况下，具有能够降低线路的阻抗的优点。

通过这些优点，能够降低短截线的阻抗。此外，也可以在短截线内使粗的线路和细的线路混合存在。通过具备这种结构，能够降低放大器的存储效应失真。

如上所述，根据实施方式5，构成为使短截线的线路宽度在分支前后不同。由此，能够降低短截线的阻抗，能够实现降低了存储效应失真的低失真放大器。

实施方式6.

图9是本发明的实施方式6中的低失真放大器的结构图。将构成短截线的多个所分支的线路的全部或者一部分捆成束，构成宽度粗的线路。而且，在通过高频短路用元件以及低频短路用元件即将使该捆成束的线路短路之前，再次分支为多个线路，使各个分支端的前端短路。

基本动作与先前的实施方式1相同。通过将构成短截线的多个所分支的线路的全部或者一部分捆成束，能够在所分支的多个线路之间也配置导体，能够降低线路的阻抗。

另外，该捆成束的线路在通过高频短路用元件以及低频短路用元件即将被短路之前再次分支为多个线路，各个分支端的前端被短路。其结果，能够得到良好的短路特性。因而，具有能够将短截线进行低阻抗化的优点，能够降低低失真放大器的存储效应失真。

如上所述，根据实施方式6，构成为在将短截线的分支为多个的线路捆成束之后再次进行分支。由此，能够降低短截线的阻抗，能够实现降低了存储效应失真的低失真放大器。

实施方式7.

在本实施方式7中，说明将所述实施方式1～6所示的低失真放大器应用于多尔蒂放大器中的情况。图10是本发明的实施方式7中的使用了低失真放大器的多尔蒂放大器的结构图。更具体地说，将在先前的实施方式1～6中所说明的低失真放大器应用于作为多尔蒂放大器的结构元件的载波放大器以及峰值放大器。

本实施方式7中的图7所示的单元放大器(即，载波放大器以及峰值放大器)的基本动作与先前的实施方式1相同。多尔蒂放大器由载波放大器和峰值放大器构成。并且，在小输出区域中，只有AB级动作的载波放大器进行动作。另一方面，在大输出区域中，AB级动作的载波放大器以及C级动作的峰值放大器两者都动作。通过这种动作，从低输出区域到高输出区域实现了高的效率。

峰值放大器以C级进行动作。因此，漏极电流的瞬时的变化量大，产生大的存储效应失真。因此，通过将本发明的低失真放大器应用于峰值放大器，能够降低存储效应失真。

另外，在多尔蒂放大器中，由于在载波放大器以及峰值放大器中动作级不同，因此产生不同的存储效应失真。因此，合成后的存储效应失真变成非常复杂的失真。其结果，在由数字前置补偿器(digitalpredistorter)进行失真补偿的情况下，产生失真补偿量大幅降低的问题。

因此，通过将本发明的低失真放大器应用于载波放大器以及峰值放大器，能够降低载波放大器以及峰值放大器的存储效应失真。其结果，具有能够改善失真补偿量的优点。

如上所述，根据实施方式7，在作为多尔蒂放大器的构成元件的载波放大器以及峰值放大器中应用本发明的低失真放大器。由此，能够降低载波放大器以及峰值放大器的存储效应失真，能够改善失真补偿量。

Claims (5)

1.一种低失真放大器，具备通过高频短路用元件以及低频短路用元件使前端短路的短截线，该低失真放大器的特征在于， 

所述短截线连接到晶体管的栅极端子或者漏极端子中的至少一方的附近，并且所述短截线由分支为多个的线路构成，通过高频短路用元件以及低频短路用元件使所分支的各个线路的前端短路， 

在所述短截线中，在所分支的各个线路中的所述高频短路用元件的紧邻处设置了所述低频短路用元件， 

在所述短截线中，从所分支的各个线路中的与主线路的连接点到高频短路用元件为止的线路长度都相等， 

在晶体管的栅极端子或者漏极端子中的至少一方的附近，连接有多个所述短截线。 

2.根据权利要求1所述的低失真放大器，其特征在于， 

所述短截线包含分支后的线路宽度与分支前的线路宽度不同的线路。 

3.根据权利要求1所述的低失真放大器，其特征在于， 

在所述短截线中，将所分支的线路中的所分支的所有线路或者一部分线路捆成束来构成线路宽度粗的部分，并且在即将短路之前再次分支为多个线路，通过所述高频短路用元件以及所述低频短路用元件使各个分支端的前端短路。 

4.根据权利要求1所述的低失真放大器，其特征在于， 

所述短截线在晶体管的封装内部构成、或者与所述晶体管一体形成在同一半导体上。 

5.一种使用了低失真放大器的多尔蒂放大器，其特征在于，具备： 

载波放大器；以及 

峰值放大器，其中， 

将权利要求1至4中的任一项所述的低失真放大器应用于所述载波放大器或者所述峰值放大器中的至少一方。 

Images