CN101971241B - 显示面板驱动电路、液晶显示装置、及显示面板的驱动方法 - Google Patents

Abstract

本发明的目的在于提供一种显示面板驱动电路及显示面板的驱动方法。所述显示面板驱动电路包括由输出信号线选择信号(G1～Gm)的单位电路级联连接而构成的移位寄存器，向所述单位电路输入时钟信号(CK1、CK2)、和起始脉冲信号(GSP)或从其他级输出的信号线选择信号(G1～Gm)，所述时钟信号(CK1、CK2)激活后的倒钩部分包括斜坡状的第一区域和比所述第一区域更陡的第二区域。根据所述结构，能够实现可以抑制栅极导通脉冲信号的异常，并且可以提高像素充电率和使时钟信号高频化的显示面板驱动电路及显示面板驱动方法。

Description

显示面板驱动电路、液晶显示装置、及显示面板的驱动方法

技术领域

本发明涉及显示面板(例如液晶面板)的驱动电路及驱动方法。

背景技术

图14是表示液晶显示装置的栅极驱动器所采用的已有的移位寄存器的电路图。如图13所示，已有的移位寄存器100由多个移位电路(单位电路)sc1、sc2、…scm、scd级联连接而构成，移位电路sci(i＝1、2、3...m)包括输入用的节点qfi、qbi、CKAi及输出用的节点qoi，虚拟的移位电路scd包括输入用的节点qfd、CKAd及输出用的节点qod。

此处，移位电路sc1的节点qf1与栅极起始脉冲信号GSP的输出端相连接，节点qb1与移位电路sc2的节点qo2相连接，节点CKA1与提供第一时钟信号的第一时钟线CKL1相连接，从节点qo1输出栅极起始脉冲信号(信号线选择信号)g1。另外，移位电路sci(i＝2、3…m-1)的节点qfi与移位电路sc(i-1)的节点fo(i-1)相连接，节点qbi与移位电路sc(i+1)的节点qo(i+1)相连接，节点CKAi与上述第一时钟线CKL1或提供第二时钟信号的第二时钟线CKL2相连接，从节点qoi输出栅极起始脉冲信号(信号线选择信号)gi。此外，若i为奇数，则节点CKAi与第一时钟线CKL1相连接，若i为偶数，则节点CKAi与第二时钟线CKL2相连接。

而且，移位电路scm的节点qfm与移位电路sc(m-1)的节点qo(m-1)相连接，节点qbm与虚拟移位电路scd的节点qod相连接，节点CKAm与第一时钟线CKL1或第二时钟线CKL2相连接，从节点qom输出栅极起始脉冲信号(信号线选择信号)gm。此外，若m为奇数，则节点CKAi与第一时钟线CKL1相连接，若m为偶数，则节点CKAi与第二时钟线CKL2相连接。另外，虚拟移位电路scd的节点qfd与移位电路scm的节点qom相连接，节点CKAd与第一时钟线CKL1或第二时钟线CKL2相连接。此外，若m为奇数，则节点CKAd与第二时钟线CKL2相连接，若m为偶数，则节点CKAd与第一时钟线CKL1相连接。

图15是表示垂直同步信号VSYNC、栅极起始脉冲信号GSP、第一时钟信号CK1、第二时钟信号CK2、栅极导通脉冲信号gi(i＝1～m)及节点qod的输出的各波形的时序图。此外，第一时钟信号CK1及第二时钟信号CK2在一个周期中的“H(High：高)”(激活)期间都为一个时钟期间，“L(Low：低)”(非激活)期间都为一个时钟期间，与CK1及CK2中的一方激活(上升)同步地，另一方非激活(下降)。

在第一级移位电路sc1中，因栅极起始脉冲信号GSP的激活使得节点qf1的电位上升，从而处于向节点qo1输出第一时钟信号CK1的状态，栅极导通脉冲信号g1被激活。另外，在后一级移位电路sc2中，因栅极导通脉冲信号g1的激活使得节点qf2的电位上升，从而处于向节点qo2输出第二时钟信号CK2的状态，栅极导通脉冲信号g2被激活。然后，在移位电路sc1中，因栅极导通脉冲信号g2的激活，处于不向节点qo1输出第一时钟信号CK1的状态，并且向节点qo1提供低电位侧电源电位。因此，在使栅极导通脉冲信号g1激活一定期间后，使其非激活，从而形成脉冲P1。

即，在移位电路sci(i＝2、3…m-1)中，因栅极导通脉冲信号g(i-1)的激活使得节点qfi的电位上升，从而处于向节点qoi输出时钟信号(CK1或CK2)的状态，栅极导通脉冲信号gi被激活。另外，在后一级移位电路sc(i+1)中，因栅极导通脉冲信号gi激活使得节点qf(i+1)的电位上升，从而处于向节点qo(i+1)输出时钟信号(CK2或CK1)的状态，栅极导通脉冲信号g(i+1)被激活。然后，在移位电路sci中，因栅极导通脉冲信号g(i+1)的激活，处于不向节点qoi输出时钟信号的状态，并且向节点qoi提供低电位侧电源电位。因此，在使栅极导通脉冲信号gi激活一定期间后，使其非激活，从而形成脉冲Pi。

另外，在移位电路scm中，因栅极导通脉冲信号g(m-1)的激活使得节点qfm的电位上升，从而处于向节点qom输出时钟信号(CK1或CK2)的状态，栅极导通脉冲信号gm被激活。另外，在后一级的虚拟移位电路scd中，因栅极导通脉冲信号gm的激活使得节点qfd的电位上升，从而处于向节点qod输出时钟信号(CK2或CK1)(节点qod的电位上升)的状态。然后，在移位电路scm中，因节点qod的电位上升，处于不向节点qom输出时钟信号的状态，并且向节点qom提供低电位侧电源电位。因此，在使栅极导通脉冲信号gm激活一定期间后，使其非激活，从而形成脉冲Pm。

由此，在移位寄存器100中，来自各移位电路的栅极导通脉冲信号依次激活一定期间，从第一级的移位电路sc1到最后级的移位电路scm依次输出脉冲。此外，能够列举出以下的专利文献1至3作为相关的公知文献。

此处，在专利文献4中揭示了以下方法：即，如图16所示，为了降低像素晶体管截止时产生的馈通(注意，夏普刚来指令，“引き込み電圧”的正确翻译是“馈通电压”，以后注意。)电压的偏差(进而抑制闪烁或烧屏)，使输入到移位寄存器的时钟信号的下降沿(激活后的倒钩部分)倾斜。

专利文献1：日本公开专利公报“特开2001-273785号公报(2001年10月5日公开)”

专利文献2：日本公开专利公报“特开2006-24350号公报(2006年1月26日公开)”

专利文献3：日本公开专利公报“特开2007-114771号公报(2007年5月10日公开)”

专利文献4：日本公开专利公报“特开2006-276409号公报(2006年10月12日公开)”

发明内容

本发明人发现通过使输入到移位寄存器的时钟信号的下降沿(激活后的倒钩部分)倾斜，还能减少栅极导通脉冲信号的异常(例如，非激活期间的波形紊乱)。这是由于在时钟信号下降时在移位电路内产生的噪声(振铃)减少。另一方面，若使时钟信号的下降沿倾斜，则可能存在以下问题：即，栅极导通脉冲信号的下降沿倾斜，因而像素充电率下降，或由于时钟信号的下降沿耗费时间，因而时钟信号的周期变长(频率下降)。

在本发明中，提出了一种显示面板驱动电路及显示面板的驱动方法，上述显示面板驱动电路可以抑制栅极导通脉冲信号的异常，并且可以提高像素充电率和使时钟信号高频化。

本显示面板驱动电路包括由输出信号线选择信号的单位电路级联连接而构成的移位寄存器，其特征在于，向上述单位电路输入时钟信号(脉冲信号)、和起始脉冲信号或从其他级输出的信号线选择信号，该时钟信号激活后的倒钩部分包括斜坡状的第一区域和比该第一区域要陡的第二区域。

对于输入到本显示面板驱动电路的移位寄存器的时钟信号，其倒钩部分的一部分(第一区域)倾斜，剩余部分(第二部分)比第一区域要陡(例如，与时间轴垂直)，因此能够缩短时钟信号的周期，从而能使其高频化。另外，栅极导通脉冲信号的倒钩部分的一部分也倾斜，且剩余部分也比上述部分要陡，因此与使整个倒钩部分相同地倾斜的情况相比，能够提高包括本显示面板驱动电路的显示装置的像素充电率。

本显示面板驱动电路也能够采用使上述第二区域与时间轴实质性地垂直的结构。

另外，本显示面板驱动电路也能够采用上述时钟信号伴随激活上升的部分或伴随激活下降的部分倾斜的结构。

本显示面板驱动电路也能够采用以下结构：即，在成为除了最后级以外的级的单位电路中，包括置位用晶体管、输出用晶体管、复位用晶体管、电位提供用晶体管、及电容，在该单位电路中，向置位用晶体管的控制端子输入上述起始脉冲信号或前一级的信号线选择信号，向复位用晶体管的控制端子输入后一级的信号线选择信号，向电位提供用晶体管的控制端子输入与上述时钟信号不同的时钟信号，向输出用晶体管的第一导通端子输入时钟信号，输出用晶体管的第二导通端子与电容的第一电极相连接，置位用晶体管的控制端子及第一导通端子相连接，并且置位用晶体管的第二导通端子与输出用晶体管的控制端子和电容的第二电极相连接，复位用晶体管的第一导通端子与输出用晶体管的控制端子相连接，并且复位用晶体管的第二导通端子与恒压源相连接，电位提供用晶体管的第一导通端子与输出用晶体管的第二导通端子相连接，并且电位提供用晶体管的第二导通端子与恒压源相连接，输出用晶体管的第二导通端子为输出端子。此外，在本申请中，将晶体管的源极端子及漏极端子中的一方记为第一导通端子，另一方记为第二导通端子，根据各晶体管的设计，可能所有晶体管的第一导通端子都为漏极端子，也可能所有晶体管的第一导通端子都为源极端子，还有可能某些晶体管的第一导通端子为漏极端子，而剩下晶体管的第一导通端子为源极端子。

本显示面板驱动电路也能够采用以下结构：即，在成为最后级的单位电路中，包括置位用晶体管、输出用晶体管、复位用晶体管、电位提供用晶体管、及电容，在该单位电路中，向置位用晶体管的控制端子输入前一级的信号线选择信号，向复位用晶体管的控制端子输入清零信号，向电位提供用晶体管的控制端子输入与上述时钟信号不同的时钟信号，向输出用晶体管的第一导通端子输入时钟信号，输出用晶体管的第二导通端子与电容的第一电极相连接，置位用晶体管的控制端子及第一导通端子相连接，并且置位用晶体管的第二导通端子与输出用晶体管的控制端子和电容的第二电极相连接，复位用晶体管的第一导通端子与输出用晶体管的控制端子相连接，并且复位用晶体管的第二导通端子与恒压源相连接，电位提供用晶体管的第一导通端子与输出用晶体管的第二导通端子相连接，并且电位提供用晶体管的第二导通端子与恒压源相连接，输出用晶体管的第二导通端子为输出端子。

本显示面板驱动电路也能够采用以下结构：即，向上述移位寄存器提供与上述移位寄存器相位不同的两个以上时钟信号，将其中两个时钟信号中的一个输入到成为奇数级的单位电路，将所述两个时钟信号中的另一个输入到成为偶数级的单位电路。

本显示面板驱动电路也能够采用将上述两个时钟信号各自的相位相互偏移半个周期的结构。

本显示面板驱动电路也能够采用置位用晶体管、输出用晶体管、复位用晶体管、及电位提供用晶体管分别为N沟道晶体管的结构。

本显示面板驱动电路也能够采用以下结构：即，上述各晶体管的控制端子为栅极端子，第一导通端子为漏极端子，第二导通端子为源极端子。另外，还能采用以下结构：即，上述控制端子为栅极端子，第一导通端子为源极端子，第二导通端子为漏极端子。

本显示面板驱动电路也能够采用包括定时控制器的结构，该定时控制器基于所输入的同步信号，生成上述时钟信号及起始脉冲信号。

本显示面板驱动电路也能够采用包括斜坡电路的结构，该斜坡电路用于在时钟信号的上述倒钩部分中形成第一及第二区域。

本液晶显示装置的特征在于，包括上述显示面板驱动电路和液晶面板。在这种情况下，也能够采用上述移位寄存器在液晶面板中形成单片的结构。另外，也能够采用上述液晶面板使用非晶硅来形成的结构。另外，也能够采用上述液晶面板使用多晶硅来形成的结构。

另外，本显示面板的驱动方法用于驱动显示面板，上述显示面板包括由输出信号线选择信号的单位电路级联连接而构成的移位寄存器，其特征在于，向上述单位电路输入起始脉冲信号或从其他级输出的信号线选择信号、及时钟信号，该时钟信号激活后的倒钩部分包括斜坡状的第一区域和比该第一区域要陡的第二区域。

由此，根据本显示面板驱动电路，能够缩短时钟信号的周期，从而能使其高频化。另外，能提高使用本显示面板驱动电路的显示装置的像素充电率。

附图说明

图1是表示本移位寄存器的动作的时序图。

图2是表示本寄存器的结构的框图。

图3(a)、(b)是表示移位寄存器的各级(单位电路)的结构的电路图。

图4是表示本移位寄存器的结构的电路图。

图5是表示本移位寄存器的其他结构的电路图。

图6(a)、(b)是表示图5的移位寄存器的单位电路结构的电路图。

图7是表示图5的移位寄存器的动作的时序图。

图8是表示本液晶显示装置的结构的框图。

图9(a)、(b)是表示斜坡电路的结构例的电路图。

图10(a)、(b)是表示斜坡电路的结构例的电路图。

图11是表示本显示面板驱动电路的其他结构的框图。

图12(a)～(c)是输入到本显示面板驱动电路的移位寄存器的时钟信号的波形图。

图13(a)～(c)是输入到本显示面板驱动电路的移位寄存器的时钟信号的波形图。

图14是表示现有的移位寄存器的结构的框图。

图15是表示图14的移位寄存器的动作的时序图。

图16是表示输入到现有的移位寄存器的时钟信号的波形图。

标号说明

1    液晶显示装置(显示装置)

3    液晶面板

10a  移位寄存器

10f  移位寄存器

10g  移位寄存器

11   显示面板驱动电路

13   斜坡电路

β   第一区域

γ   第二区域

GSP  栅极起始脉冲信号

G1～Gm   栅极导通脉冲(信号线选择信号)

SC1～SCm 移位电路(单位电路)

GSP  栅极起始脉冲

CK1  第一时钟信号

CK2  第二时钟信号

CK3  第三时钟信号

CK4  第四时钟信号

CLR  清零信号

Tra  置位用晶体管

Trb  输出用晶体管

Trd  复位用晶体管

Tre～Trg  电位提供用晶体管

具体实施方式

如下所述，基于图1至图13说明本发明的一个实施方式。

图8是表示本液晶显示装置的结构的框图。如图8所示，本液晶显示装置1包括液晶面板3、栅极驱动器5、源极驱动器6、定时控制器7、及数据处理电路8。此外，在栅极驱动器5中设置有移位寄存器10和具有斜坡电路13的电平移位器4，利用栅极驱动器5及定时控制器7构成液晶面板驱动电路11。

在本液晶面板3中，设置有由栅极驱动器5驱动的扫描信号线16、由源极驱动器6驱动的数据信号线15、像素P、保持电容布线(未图示)等，并且移位寄存器10形成为单片。在各像素P中设置有与扫描信号线16及数据信号线15相连接的晶体管(TFT)、和与该晶体管相连接的像素电极。此外，对于各像素的晶体管或移位寄存器的晶体管的形成，使用非晶硅或多晶硅(例如CG硅)等。

从液晶显示装置1的外部向定时控制器7输入同步信号即垂直同步信号VSYNC、水平同步信号HSYNC、及数据使能信号DE。另外，从液晶显示装置1的外部向数据处理电路8输入视频数据(RGB数字数据)。定时控制器7基于各同步信号生成多个源时钟信号(ck1、ck2等)、源清零信号(clr)、源栅极起始脉冲信号(gsp)。而且，源时钟信号(ck1、ck2等)及源栅极起始脉冲信号(gsp)经电平移位器6进行电平移位，且使伴随激活上升的部分和倒钩部分(下降的部分)倾斜，并且使激活后的倒钩部分以两个阶段(斜坡状的第一区域和比该第一区域更陡的第二区域)的方式倾斜，分别成为时钟信号(CK1、CK2等)及栅极起始脉冲信号(GSP)。此外，源清零信号(clr)由电平移位器6进行电平移位，成为清零信号(CLR)。另外，定时控制器7基于输入的同步信号(VSYNC、HSYNC、及DE)，向数据处理电路8输出控制信号，并且向源极驱动器6输出源极定时信号。

将时钟信号(CKA、CKB等)、清零信号(CLR)、及栅极起始脉冲信号(GSP)输入到移位寄存器10。清零信号(CLR)是用于对最后级的移位寄存器进行复位的信号。移位寄存器10使用这些信号(CKA、CKB等、CLR、GSP)生成栅极导通脉冲信号，将其输出到液晶面板3的扫描信号线。移位寄存器10与输出栅极导通脉冲信号的移位电路级联连接，使各级(移位电路)的栅极导通脉冲信号依次激活一定期间，从第一级到最后级依次输出脉冲(导通脉冲)。然后，在液晶面板3中，利用该脉冲依次选择扫描信号线。

数据处理电路8对视频数据实施预定的处理，基于来自定时控制器7的控制信号，向源极驱动器6输出数据信号。源极驱动器6使用来自数据处理电路8的数据信号和来自定时控制器7的源极定时信号生成信号电位，将其输出到液晶面板3的数据信号线。将该信号电位通过各像素的晶体管写入到该像素的像素电极。

(实施方式1)

图2表示本实施方式1的移位寄存器10a的结构。如图2所示，移位寄存器10a由多个移位电路(单位电路)SC1、SC2、…SCm级联连接而构成，移位电路SCi(i＝1、2、3...m-1)包括输入用的节点Qfi、Qbi、CKAi、CKBi及输出用的节点Qoi，移位电路SCm包括输入用的节点Qfm、CKAm、CKBm、CL及输出用的节点Qom.

此处，移位电路SC1的节点Qf1与电平移位器(参照图8)的GSP输出端RO相连接，节点Qb1与移位电路SC2的节点Qo2相连接，节点CKA1与提供第一时钟信号CK1的第一时钟线CKL1相连接，节点CKB1与提供第二时钟信号CK2的第二时钟线CKL2相连接，从节点Qo1输出栅极导通脉冲信号(信号线选择信号)G1。

另外，移位电路SCi(i＝2～m-1)的节点Qfi与移位电路SC(i-1)的节点Qo(i-1)相连接，节点Qbi与移位电路SC(i+1)的节点Qo(i+1)相连接，若i为奇数，则节点CKAi与第一时钟线CKL1相连接，并且节点CKBi与第二时钟线CKL2相连接，若i为偶数，则节点CKAi与第二时钟线CKL2相连接，并且节点CKBi与第一时钟线CKL1相连接，从节点Qoi输出栅极导通脉冲信号(信号线选择信号)Gi。

而且，移位电路SCm的节点Qfm与移位电路SC(m-1)的节点Qo(m-1)相连接，节点CKAm与第二时钟线CKL2相连接，并且节点CKBm与第一时钟线CKL1相连接，节点CL与上述清零线CLRL相连接，从节点Qom输出栅极导通脉冲信号(信号线选择信号)Gm。

图3(a)是表示SCi(i＝1～m-1)的具体结构的电路图。如图3(a)所示，SCi(i＝1～m-1)包含置位用晶体管Tra、输出用晶体管Trb、复位用晶体管Trd、电位提供用晶体管Tre、及电容C。此外，晶体管Tra、Trb、Trd、Tre分别是N沟道晶体管，电容C可以是寄生电容。

此处，Trb的源极端子与电容C的第一电极相连接，Tra的栅极端子(控制端子)及漏极端子相连接，并且Tra的源极端子与Trb的栅极端子和电容C的第二电极相连接。另外，Trd的漏极端子与Trb的栅极端子相连接，并且Trd的源极端子与低电位侧电源Vss相连接。另外，Tre的漏极端子与Trb的源极端子相连接，并且Tre的源极端子与低电位侧电源Vss相连接。而且，Tra的控制端子与节点Qfi相连接，Trb的漏极端子与节点CKAi相连接，Tre的栅极端子与节点CKBi相连接，Trd的栅极端子与节点Qbi相连接，Trb的源极端子与节点Qoi相连接。此外，将Tra的源极端子、电容C的第二电极、及Trb的栅极端子的连接点作为节点netAi。

另外，图3(b)是表示SCm的具体结构的电路图。如图3(b)所示，SCm包含置位用晶体管Tra、输出用晶体管Trb、复位用晶体管Trd、电位提供用晶体管Tre、及电容C。此外，晶体管Tra、Trb、Trd、Tre分别是N沟道晶体管，电容C可以是寄生电容。

此处，Trb的源极端子与电容C的第一电极相连接，Tra的栅极端子(控制端子)及漏极端子相连接，并且Tra的源极端子与Trb的栅极端子和电容C的第二电极相连接。另外，Trd的漏极端子与Trb的栅极端子相连接，并且Trd的源极端子与低电位侧电源Vss相连接。另外，Tre的漏极端子与Trb的源极端子相连接，并且Tre的源极端子与低电位侧电源Vss相连接。而且，Tra的控制端子与节点Qfm相连接，Trb的漏极端子与节点CKAm相连接，Trd的栅极端子与节点CL相连接，Tre的栅极端子与节点CKBm相连接，Trb的源极端子与节点Qom相连接。此外，将Tra的源极端子、电容C的第二电极、及Trb的栅极端子的连接点作为节点netAm。

此外，移位电路SCi(i＝1～m-1)的各节点(Qfi、Qbi、CKAi、CKBi、Qoi)、及移位电路SCm的各节点(Qfm、CKAm、CKBm、CL、Qom)的连接目标如图2所示，本移位寄存器10a整体的具体结构如图4所示。

以下，说明移位寄存器10a的动作。图1是表示同步信号中无异常的情况下的垂直同步信号VSYNC、栅极起始脉冲信号GSP、第一时钟信号CK1、第二时钟信号CK2、栅极导通脉冲信号Gi(i＝1～m)及清零信号(CLR)的各波形的时序图。此外，第一时钟信号CK1及第二时钟信号CK2在一个周期中的“H”(激活)期间都为一个时钟期间，“L”(非激活)期间都为一个时钟期间，与CK1及CK2中的一方上升同步地，另一方下降。此处，CK1、CK2如图12(a)所示，伴随激活上升的部分α倾斜(倾斜)，倒钩部分为折线形状。即，倒钩部分的一部分β(第一区域)倾斜(倾斜)，倒钩部分的剩余部分γ(第二区域)与时间轴垂直。

首先，在图1的t0，若通过GSP的缓慢上升(激活)使Qf1的电位上升，则SC1的Tra导通，netA1的电位从“L”变为“H”。因此，SC1的Trb也导通，向Qo1输出CK1。

在从t0经过了一个时钟期间后的t1，GSP呈折线状地下降(使其非激活)成为“L”，但netA1的电位因SC1的电容C，而不下降，SC1的Trb也仍保持导通。因此，由于CK1的缓慢上升，G1也被激活成“H”。此时，netA1的电位因电容C而被升压到高于“H”的电位。由此，获得具有足够振幅(电位)的G1。另一方面，若通过G1的激活使Qf2的电位上升，则SC2的Tra导通，netA2的电位从“L”变为“H”。因此，SC2的Trb也导通，向Qo2输出CK2。即，G2保持“L”不变。

在从t1经过了一个时钟期间后的t2，由于CK2缓慢上升，因此，G2也被激活成“H”。此时，netA2的电位因电容C而被升压到高于“H”的电位。由此，获得具有足够振幅(电位)的G2。另一方面，若通过G2的激活使Qb1的电位上升，则SC1的Trd导通，netA1与Vss相连接，其电位从“H”变为“L”。因此，SC1的Trb截止，不向Qo1输出CK1。在t2，CK2缓慢地上升，因此SC1的Tre导通，Qo1与Vss相连接，其电位从“H”变为“L”。因此，G1从“H”变为“L”即非激活，并维持非激活。此外，即使使G1非激活而成为“L”，netA2的电位因SC2的电容C而维持，SC2的Trb保持导通。另外，若通过G2的激活使Qf3的电位上升，则SC3的Tra导通，netA3的电位从“L”变为“H”。因此，SC3的Trb也导通，向Qo3输出CK1。即，G3保持“L”不变。

在从t2经过了一个时钟期间后的t3，由于CK1缓慢地上升，因此，G3也被激活成“H”。另一方面，若通过G3的激活使Qb2的电位上升，则SC2的Trd导通，netA2与Vss相连接，其电位从“H”变为“L”。因此，SC2的Trb截止，不向Qo2输出CK2。另外，在t3，CK1缓慢地上升，因此SC2的Tre导通，Qo2与Vss相连接，其电位从“H”变为“L”。因此，G2从“H”变为“L”即非激活，并维持非激活。

此外，在移位寄存器10a中，在t4～t5及t6～t7，由于CK2成为“H”，因此，SC1的Tre导通，Qo1与Vss相连接，能使G1再次回落到“L”(所谓的拉回到“L”)。同样，在t5～t6，由于CK1成为“H”，因此，SC2的Tre导通，Qo2与Vss相连接，能够使G2再次回落到“L”(拉回到“L”)。

而且，在tx，由于CK2缓慢地上升，因此，Gm也被激活成“H”。此时，netAm的电位因电容C而被升压到高于“H”的电位。

在从tx起经过一个时钟期间后的ty，由于清零信号CLR被激活成“H”，因此，SCm的Trd导通，netAm与Vss相连接，其电位回落到“L”。因此，SCm的Trb截止，不向Qom输出CK2。而且，在ty，由于CK1缓慢地上升，因此，SCm的Tre导通，Qom与Vss相连接。因此，使Gm非激活而成为“L”。

由此，在移位寄存器10a中，来自各移位电路SCi(i＝1～m)的栅极导通脉冲信号Gi依次激活一定期间，从第一级的移位电路SC1到最后级的移位电路SCm依次输出脉冲。

此处，在各移位电路SCi(i＝i～m)中，若CK1、CK2的上升沿(伴随激活的上升沿)及下降沿(倒钩)急剧变化，则会有以下现象发生：即，即使晶体管Trb的栅极端子为“L”，其源极-漏极端子间也有电流流过，或因晶体管Tre的导通/截止使得节点Qoi的电位摆动，从而在栅极导通脉冲信号Gi中产生非激活时的电位紊乱等异常。然而，在本移位寄存器10a中，由于CK1、CK2的上升沿(伴随激活的上升沿)及下降沿(倒钩)缓慢变化，因此可以抑制上述现象的发生，栅极导通脉冲信号不易发生异常。

另外，各时钟信号的倒钩部分的一部分(第一区域)倾斜，剩余部分(第二区域)与时间轴垂直，因此可使时钟信号高频化。另外，栅极导通脉冲信号的倒钩部分的一部分也倾斜，剩余部分也与时间轴垂直，因此与使整个倒钩部分相同地倾斜的情况相比，能够提高像素充电率。

此外，在移位寄存器中，一般存在以下问题：即，随着级(向移位方向)的升高，栅极导通脉冲信号Gi的波形钝化，其激活电位降低。此处，如图11所示，向移位寄存器的前半部分的级输入第一时钟信号CK1(x)、第二时钟信号CK2(x)，向移位寄存器的后半部分的级输入第一时钟信号CK2(y)、第二时钟信号CK2(y)，将CK1(x)及CK2(x)设为图12(a)那样的波形，将CK1(y)及CK2(y)设为图12(b)那样的波形，从而能够改变前半部分的级和后半部分的级的上升时(激活时)的倾斜量(设相位相同)。在这种情况下，使输入到后半部分的级的时钟信号的倾斜量比输入到前半部分的级的时钟信号的倾斜量要小。另外，也能够将CK1(x)及CK2(x)设为图12(a)那样的波形，将CK1(y)及CK2(y)设为图12(c)那样的波形，在前半部分的级和后半部分的级改变脉冲的高度(使相位相同)。在这种情况下，使输入到后半部分的级的时钟信号的脉冲高度比输入到前半部分的级的时钟信号的脉冲高度要大。

另外，在本实施方式中，如图13(a)所示，能够使用以下信号作为各时钟信号：即，倒钩部分(下降部分)以两个阶段的方式倾斜，即倒钩部分的一部分β(第一区域)为缓和的斜坡，剩余部分γ(第二区域)为陡峭的斜坡。另外，如图13(b)所示，也可以使用以下信号作为各时钟信号：即，伴随激活上升的部分不倾斜，仅倒钩部分(下降部分)的一部分倾斜。此外，也可以根据移位寄存器的晶体管的极性，使用如图13(b)那样的信号：即，伴随激活下降的部分倾斜，倒钩部分(上降沿部分)只有一部分倾斜。

(实施方式2)

图5表示本实施方式2的液晶面板的结构。如图5所示，在本液晶面板中，在面板的左端设置有移位寄存器10f，在面板的右端设置有移位寄存器10g。移位寄存器10f由多个移位电路SCi(i＝1，3，5…2n-1)级联连接而构成，(移位寄存器10g)由移位电路SCi(i＝2，4，6…2n)级联连接而构成。移位电路SCi(i＝1、2、3...2n-2)包括输入用的节点Qfi、Qbi、CKAi、CKBi、CKCi、CKDi及输出用的节点Qoi，移位电路SC(2n-1)包括输入用的节点Qf(2n-1)、CKA(2n-1)、CKB(2n-1)、CKC(2n-1)、CKD(2n-1)、CL及输出用的节点Qo(2n-1)。另外，移位电路SC(2n)包括输入用的节点Qf(2n)、CKA(2n)、CKB(2n)、CKC(2n)、CKD(2n)、CL及输出用的节点Qo(2n)。

此处，移位电路SC1的节点Qf1与电平移位器(参照图8)的GSP1的输出端RO 1相连接，节点Qb1与移位电路SC3的节点Qo3相连接，节点CKA1与提供第一时钟信号的第一时钟线CKL1相连接，节点CKB1与提供第三时钟信号的第三时钟线CKL3相连接，节点CKC1与提供第二时钟信号的第二时钟线CKL2相连接，节点CKD1与提供第四时钟信号的第四时钟线CKL4相连接，从节点Qo1输出栅极导通脉冲信号(信号线选择信号)G1。

另外，移位电路SC2的节点Qf2与电平移位器的GSP2的输出端RO2相连接，节点Qb2与移位电路SC4的节点Qo4相连接，节点CKA2与提供第二时钟信号的第二时钟线CKL2相连接，节点CKB2与提供第四时钟信号的第四时钟线CKL4相连接，

节点CKC2与提供第一时钟信号的第一时钟线CKL1相连接，节点CKD2与提供第三时钟信号的第三时钟线CKL3相连接，从节点Qo2输出栅极导通脉冲信号(信号线选择信号)G2。

另外，移位电路SCi(i＝3～2n-2)的节点Qfi与移位电路SC(i-2)的节点Qo(i-2)相连接，节点Qbi与移位电路SC(i+2)的节点Qo(i+2)相连接，另外，若i为4的倍数+1，则节点CKAi与第一时钟线CKL1相连接，并且节点CKBi与第三时钟信号CKL3相连接，且节点CKCi与第二时钟线CKL2相连接，并且节点CKDi与第四时钟线CKL4相连接，若i为4的倍数+2，则节点CKAi与第二时钟线CKL2相连接，并且节点CKBi与第四时钟线CKL4相连接，且节点CKCi与第一时钟线CKL1相连接，并且节点CKDi与第三时钟线CKL3相连接，若i为4的倍数+3，则节点CKAi与第三时钟线CKL3相连接，并且节点CKBi与第一时钟线CKL1相连接，且节点CKCi与第二时钟线CKL2相连接，并且节点CKDi与第四时钟线CKL4相连接，若i为4的倍数，则节点CKAi与第四时钟线CKL4相连接，并且节点CKBi与第二时钟线CKL2相连接，且节点CKCi与第一时钟线CKL1相连接，并且节点CKDi与第三时钟线CKL3相连接。而且，从节点Qoi输出栅极导通脉冲信号(信号线选择信号)Gi。

移位电路SC(2n-1)的节点Qf(2n-1)与移位电路SC(2n-3)的节点Qo(2n-3)相连接，节点CKA(2n-1)与第三时钟线CKL3相连接，节点CKB(2n-1)与第一时钟线CKL1相连接，节点CKC(2n-1)与第二时钟线CKL2相连接，节点CKD(2n-1)与第四时钟线CKL4相连接，节点CL与第一清零线CLRL1相连接，从节点Qo(2n-1)输出栅极导通脉冲信号(信号线选择信号)G(2n-1)。

另外，移位电路SC(2n)的节点Qf(2n)与移位电路SC(2n-2)的节点Qo(2n-2)相连接，节点CKA(2n)与第四时钟线CKL4相连接，节点CKB(2n)与第二时钟线CKL2相连接，节点CKC(2n)与第一时钟线CKL1相连接，节点CKD(2n)与第三时钟线CKL3相连接，节点CL与第二清零线CLRL2相连接，从节点Qo(2n)输出栅极导通脉冲信号(信号线选择信号)G(2n)。

图6(a)是表示SCi(i＝1～2n-2)的具体结构的电路图。如图6(a)所示，SCi(i＝1～2n-2)包含置位用晶体管Tra、输出用晶体管Trb、复位用晶体管Trd、电位提供用晶体管Tre～Trg、短路用晶体管Trk、及电容C。此外，晶体管Tra、Trb、Trd～Trg、Trk分别是N沟道晶体管。

此处，Trb的源极端子与电容C的第一电极相连接，Tra的栅极端子(控制端子)及漏极端子相连接，并且Tra的源极端子与Trb的栅极端子和电容C的第二电极相连接。另外，Trk的漏极端子与Trb的栅极端子相连接，并且Trk的源极端子与Trb的源极端子相连接，且Trk的栅极端子与Trb的漏极端子相连接。另外，Trd的漏极端子与Trb的栅极端子相连接，并且Trd的源极端子与低电位侧电源Vss相连接。另外，Tre～Trg的各漏极端子与Trb的源极端子相连接，并且Tre～Trg的各源极端子与低电位侧电源Vss相连接。而且，Tra的控制端子与节点Qfi相连接，Trb的漏极端子与节点CKAi相连接，Tre的栅极端子与节点CKBi相连接，Trf的栅极端子与节点CKCi相连接，Trg的栅极端子与节点CKDi相连接，Trd的栅极端子与节点Qbi相连接，Trb的源极端子与节点Qoi相连接。此外，将Tra的源极端子、电容C的第二电极、及Trb的栅极端子的连接点作为节点netAi。

另外，图6(b)是表示SCj(j＝(2n-1)或2n)的具体结构的电路图。如图6(b)所示，SCj包含置位用晶体管Tra、输出用晶体管Trb、复位用晶体管Trd、电位提供用晶体管Tre～Trg、短路用晶体管Trk、及电容C。此外，晶体管Tra、Trb、Trd～Trg、Trk分别是N沟道晶体管。

此处，Trb的源极端子与电容C的第一电极相连接，Tra的栅极端子(控制端子)及漏极端子相连接，并且Tra的源极端子与Trb的栅极端子和电容C的第二电极相连接。另外，Trk的漏极端子与Trb的栅极端子相连接，并且Trk的源极端子与Trb的源极端子相连接，且Trk的栅极端子与Trb的漏极端子相连接。另外，Trd的漏极端子与Trb的栅极端子相连接，并且Trd的源极端子与低电位侧电源Vss相连接。另外，Tre～Trg的各漏极端子与Trb的源极端子相连接，并且Tre～Trg的各源极端子与低电位侧电源Vss相连接。而且，Tra的控制端子与节点Qfj相连接，Trb的漏极端子与节点CKAj相连接，Tre的栅极端子与节点CKBj相连接，Trf的栅极端子与节点CKCj相连接，Trg的栅极端子与节点CKDj相连接，Trd的栅极端子与节点CL相连接，Trb的源极端子与节点Qoj相连接。此外，将Tra的源极端子、电容C的第二电极、及Trb的栅极端子的连接点作为节点netAj。

此外，移位电路SCi(i＝1～2n-2)的各节点(Qfi、Qbi、CKAi、CKBi、CKCi、CKDi、Qoi)及移位电路SCj(j＝(2n-1)～2n)的各结点(Qfj、CKAj、CKBj、CKCj、CKDj、CL、Qoj)的连接目标如图5所示。

以下，说明移位寄存器10f、10g的动作。图7是表示垂直同步信号VSYNC、栅极起始脉冲信号GSP1、GSP2、第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3、第四时钟信号CK4、栅极导通脉冲信号Gi(i＝1～2n)、第一清零信号CLR1及第二清零信号CLR2的各波形的时序图。此外，CK1～CK4各自在一个周期中的“H”期间为一个时钟期间，“L”期间为三个时钟期间，与CK1下降同步地，CK2上升，与CK2下降同步地，CK3上升，与CK3下降同步地，CK4上升，与CK4下降同步地，CK1上升。另外，GSP2的上升沿是从GSP1的上升沿起经过了一个时钟期间后。此处，CK1～CK4伴随激活上升的部分倾斜，倒钩部分为折线形状。即，倒钩部分的一部分(第一区域)倾斜，倒钩部分的剩余部分(第二区域)与时间轴垂直。

首先，在图7的t0，若通过GSP1的缓慢激活使Qf1的电位上升，则SC1的Tra导通，netA1的电位从“L”变为“H”。因此，SC1的Trb也导通，向Qo1输出CK1。即，G1保持“L”不变。

在从t0经过了一个时钟期间后的t1，GSP1呈折线状地下降成为“L”，但netA1的电位因SC1的电容C而维持在“H”，SC1的Trb也保持导通。另外，在t1，若通过GSP2的激活使得Qf2的电位上升，则SC2的Tra导通，netA2的电位从“L”变为“H”。因此，SC2的Trb也导通，向Qo2输出CK2。即，G2保持“L”不变。

在从t1经过了一个时钟期间后的t2，由于CK1缓慢地上升，因此，G1也被激活成“H”。此时，netA1的电位因电容C而被升压到高于“H”的电位。另一方面，若通过G1的激活使得Qf3的电位上升，则SC3的Tra导通，netA3的电位从“L”变为“H”。因此，SC3的Trb也导通，向Qo3输出CK3。即，G3保持“L”不变。另外，在t2，GSP2呈折线状地下降成为“L”，但netA2的电位因SC2的电容C而维持在“H”，SC1的Trb也保持导通。

在从t2开始经过了一个时钟期间后的t3，CK1呈折线状地下降成为“L”，netA1的电位也变回“H”，但是由于SC1的Trb仍然导通，因此，持续向Qo1输出CK1。因此，G1从“H”变为“L”即非激活，并维持非激活。此外，即使使G1非激活而成为“L”，但netA3的电位因SC3的电容C而维持在“H”，SC3的Trb保持导通。另外，在t3，由于CK2缓慢地上升，因此，使G2也被激活成“H”。此时，netA2的电位因电容C而被升压到高于“H”的电位。另外，在t3，若通过G2的激活使Qf4的电位上升，则SC4的Tra导通，netA4的电位从“L”变为“H”。因此，SC4的Trb也导通，向Qo4输出CK4。即，G4保持“L”不变。此外，在t3时CK2缓慢上升，SC1的Qo1与Vss相连接，G1被拉回“L”。

在从t3经过了一个时钟期间后的t4，由于CK3缓慢地上升，因此，G3也被激活成“H”。此时，netA3的电位因电容C而被升压到高于“H”的电位。另一方面，若通过G3的激活使Qb 1的电位上升，则SC1的Trd导通，netA1与Vss相连接，其电位从“H”变为“L”。因此，SC1的Trb截止，不向Qo1输出CK1。另外，在t4，CK3缓慢地上升，因此SC1的Tre导通，Qo1与Vss相连接，其电位回落到“L”(G1被拉回到“L”)。另外，在t4，CK2呈折线状地下降成为“L”，netA2的电位也变回“H”，但是由于SC2的Trb仍然导通，因此，持续向Qo2输出CK2。因此，G2从“H”变为“L”即非激活，并维持非激活。此外，在t4，CK3缓慢地上升，SC2的Qo2与Vss相连接，G2也被拉回到“L”。

在从t4经过了一个时钟期间后的t5，由于CK4缓慢地上升，因此，G4也被激活成“H”。此时，netA4的电位因电容C而被升压到高于“H”的电位。另一方面，若通过G4的激活使Qb2的电位上升，则SC2的Trd导通，netA2与Vss相连接，其电位从“H”变为“L”。因此，SC2的Trb截止，不向Qo2输出CK2。另外，在t5，CK4缓慢地上升，因此SC2的Tre导通，Qo2与Vss相连接，其电位回落到“L”(G2被拉回到“L”)。另外，在t5，CK3呈折线状地下降成为“L”，netA3的电位也变回“H”，但是由于SC3的Trb仍然导通，因此，持续向Qo3输出CK3。因此，G3从“H”变为“L”即非激活，并维持非激活。此外，在t5，CK4缓慢上升，SC 1的Qo1与Vss相连接，G1也被拉回“L”。另外，SC3的Qo3与Vss相连接，G3也被拉回到“L”。

在从t5经过了一个时钟期间后的t6，由于CK1缓慢上升，因此G5也被激活成为“H”。此时，netA5的电位因电容C而被升压到高于“H”的电位。另一方面，若通过G5的激活使Qb3的电位上升，则SC3的Trd导通，netA3与Vss相连接，其电位从“H”变为“L”。因此，SC3的Trb截止，不向Qo3输出CK3。另外，在t6，CK1缓慢地上升，因此SC3的Tre导通，Qo3与Vss相连接，其电位回落到“L”(G3被拉回到“L”)。另外，在t6，CK4呈折线状地下降成为“L”，netA4的电位也变回“H”，但是由于SC4的Trb仍然导通，因此，持续向Qo4输出CK4。因此，G4从“H”变为“L”即非激活，并维持非激活。此外，在t6，CK1缓慢地上升，SC3的Qo3与Vss相连接，G3被拉回到“L”。另外，SC2的Qo2与Vss相连接，G2也被拉回到“L”。另外，SC4的Qo4与Vss相连接，G4也被拉回到“L”。

在从t6经过了一个时钟期间后的t7，由于CK2缓慢上升，因此G6也被激活成为“H”。此时，netA6的电位因电容C而被升压到高于“H”的电位。另一方面，若G6的激活引起Qb4的电位上升，则SC4的Trd导通，netA4与Vss相连接，其电位从“H”变为“L”。因此，SC4的Trb截止，不向Qo4输出CK4。另外，在t7，CK2缓慢地上升，因此SC4的Tre导通，Qo4与Vss相连接，其电位回落到“L”(G4被拉回到“L”)。

而且，在tx，由于CK3缓慢地上升，因此，G(2n-1)也被激活成“H”。此时，netA(2n-1)的电位因电容C而被升压到高于“H”的电位。

另外，在从tx经过了一个时钟期间后的ty，由于CK4缓慢地上升，因此，G(2n)也被激活成“H”。此时，netA(2n)的电位因电容C而被升压到高于“H”的电位。另外，在ty，CK3呈折线状地下降成为“L”，netA(2n-1)的电位也变回“H”，但是由于SC(2n-1)的Trb仍然导通，因此，持续向Qo(2n-1)输出CK4。因此，G(2n-1)从“H”变为“L”即非激活，并维持非激活。

在从ty经过了一个时钟期间后的tz，由于第一清零信号CLR1被激活成“H”，因此SC(2n-1)的Trd导通，netA(2n-1)与Vss相连接，其电位从“H”变为“L”。因此，SC(2n-1)的Trb截止，不向Qo(2n-1)输出CK3。而且，CK1缓慢地上升，因此SC(2n-1)的Tre导通，Qo(2n-1)与Vss相连接，其电位回落到“L”(G(2n-1)被拉回到“L”)。另外，在tz，CK4呈折线状地下降成为“L”，netA(2n)的电位也变回“H”，但是由于SC(2n)的Trb仍然导通，因此，持续向Qo(2n)输出CK4。因此，G(2n)从“H”变为“L”即非激活，并维持非激活。

在从ty经过了一个时钟期间后的tw，由于第二清零信号CLR2被激活成为“H”，因此SC(2n)的Trd导通，netA(2n)与Vss相连接，其电位从“H”变为“L”。因此，SC(2n)的Trb截止，不向Qo(2n)输出CK4。而且，CK2缓慢地上升，因此SC(2n)的Tre导通，Qo(2n)与Vss相连接，其电位回落到“L”(G(2n)被拉回到“L”)。

由此，在移位寄存器10f中，来自各移位电路SCi(i＝1，3，5...2n-1)的栅极导通脉冲信号Gi依次激活一定期间，从第一级的移位电路SC1到最后级的移位电路SC(2n-1)依次输出脉冲P1，P3...P(2n-1)。另外，在移位寄存器10g中，来自各移位电路SCi(i＝2，4，6...2n)的栅极导通脉冲信号Gi依次激活一定期间，从第一级的移位电路SC2到最后级的移位电路SC(2n)依次输出脉冲P2，P4...P(2n)。

此处，在各移位电路SCi(i＝i～2n)中，若CK1～CK4的上升沿(伴随激活的上升沿)及下降沿(倒钩)急剧变化，则会有以下现象发生：即，即使晶体管Trb的栅极端子为“L”，其源极-漏极端子间也有电流流过，或晶体管Tre～Trg的导通/截止导致节点Qoi的电位摆动，由此，在栅极导通脉冲信号Gi中发生非激活时的电位紊乱等异常。然而，在本移位寄存器10f、10g中，由于CK1～CK4的上升沿(伴随激活的上升沿)及下降沿(倒钩)缓慢变化，因此可以抑制上述现象的发生，栅极导通脉冲信号不易发生异常。

另外，各时钟信号的倒钩部分的一部分(第一区域)为斜坡，剩余部分(第二区域)相对于时间轴垂直，因此可使时钟信号高频化。另外，栅极导通脉冲信号的倒钩部分的一部分也为斜坡，其剩余部分也相对于时间轴垂直，因此与使整个倒钩部分相同地倾斜的情况相比，能够提高像素充电率。

此外，在图8的斜坡电路13中能够使用例如图9(a)、(b)那样的电路。在图9(a)中，将IN1与晶体管Tr3(N沟道)的栅极相连接，将IN2与晶体管Tr4(N沟道)的栅极相连接，将晶体管Tr3的漏极与VGH相连接，将晶体管Tr4的源极与Vss相连接，将晶体管Tr3的源极和Tr4的漏极与OUT相连接。在该结构中，若向IN1输入上升沿及下降沿都倾斜的脉冲信号X，向IN2输入在X的下降沿途中急剧地上升的矩形波信号Y(强制低电平(Low)信号)，则能够从OUT得到伴随激活上升的部分倾斜、倒钩部分只有一部分倾斜的信号。此外，脉冲信号X可以由例如图9(b)的电路得到。在图9(b)中，电阻R2的一端与IN1相连接，电阻R2的另一端与电容C2的一个电极及晶体管Tr1(N沟道)的栅极相连接，电容C2的另一个电极与Vss相连接，电阻R3的一端与IN2相连接，电阻R3的另一端与电容C3的一个电极及晶体管Tr2(N沟道)的栅极相连接，电容C3的另一个电极与Vss相连接，晶体管Tr1的漏极与VGH相连接，晶体管Tr2的源极与Vss相连接，晶体管Tr1的源极和Tr2的漏极与OUT相连接。在该结构中，若向IN1、IN2输入相位相反的矩形波信号(时钟信号)，则能够从OUT获得伴随激活上升的部分及倒钩部分都倾斜的信号(脉冲信号X)。

此外，在图8的斜坡电路13中能够使用例如图10(a)、(b)那样的电路。在图10(a)中，将IN1与晶体管Tr5(N沟道)的栅极相连接，将IN2与晶体管Tr6(N沟道)的栅极相连接，将晶体管Tr5的漏极与VGH相连接，将晶体管Tr6的源极与Vss相连接，将晶体管Tr5的源极和Tr6的漏极与OUT相连接，将OUT通过电容C4与Vss相连接。在该结构中，若向IN1输入仅上升沿倾斜的脉冲信号Z，向IN2输入在脉冲信号Z下降后急剧地上升的矩形波信号Y(强制低电平(Low)信号)，则能够从OUT得到伴随激活上升的部分倾斜、倒钩部分只有一部分倾斜的信号。此外，脉冲信号Z可以由例如图10(b)的电路得到。即，电阻R2的一端与IN1相连接，电阻R2的另一端与电容C2的一个电极及晶体管Tr1(N沟道)的栅极相连接，电容C2的另一个电极与Vss相连接，电阻R3的一端与IN2相连接，电阻R3的另一端与晶体管Tr2(N沟道)的栅极相连接，晶体管Tr1的漏极与VGH相连接，晶体管Tr2的源极与Vss相连接，晶体管Tr1的源极和Tr2的漏极与OUT相连接。在该结构中，若向IN1、IN2输入相反相位的矩形波信号(时钟信号)，则能够从OUT获得仅伴随着激活上升的部分倾斜的信号(脉冲信号Z)。

本发明并不限于上述实施方式，基于技术常识对上述实施方式进行适当变更或将其组合而得到的方式也包括在本发明的实施方式内。

工业上的实用性

本显示面板驱动电路及晶体管适用于液晶显示装置。

Claims (16)

1.一种显示面板的驱动电路，

包括由输出信号线选择信号单位电路级联连接而构成的移位寄存器，其特征在于，

向所述单位电路输入时钟信号、和起始脉冲信号或从其他级输出的信号线选择信号，该时钟信号激活后的倒钩部分包括斜坡状的第一区域和比所述第一区域更陡的第二区域，

所述单位电路中包括输出用晶体管及电容，

向输出用晶体管的第一导通端子输入所述时钟信号，

输出用晶体管的第二导通端子为输出信号线选择信号的输出端子，

输出用晶体管的控制端子和第二导通端子经由电容进行连接。

2.如权利要求1所述的显示面板驱动电路，其特征在于，

所述第二区域与时间轴实质性地垂直。

3.如权利要求1所述的显示面板驱动电路，其特征在于，

所述时钟信号伴随激活上升的部分或伴随激活下降的部分倾斜。

4.如权利要求1所述的显示面板驱动电路，其特征在于，

在成为除了最后级以外的级的单位电路中，包括置位用晶体管、复位用晶体管、及电位提供用晶体管，在所述单位电路中，

向置位用晶体管的控制端子输入所述起始脉冲信号或前一级的信号线选择信号，

向复位用晶体管的控制端子输入后一级的信号线选择信号，

向电位提供用晶体管的控制端子输入与所述时钟信号不同的时钟信号，

输出用晶体管的第二导通端子与电容的第一电极相连接，置位用晶体管的控制端子及第一导通端子相连接，并且置位用晶体管的第二导通端子与输出用晶体管的控制端子和电容的第二电极相连接，

复位用晶体管的第一导通端子与输出用晶体管的控制端子相连接，并且复位用晶体管的第二导通端子与恒压源相连接，

电位提供用晶体管的第一导通端子与输出用晶体管的第二导通端子相连接，并且电位提供用晶体管的第二导通端子与恒压源相连接。

5.如权利要求1所述的显示面板驱动电路，其特征在于，

在成为最后级的单位电路中，包括置位用晶体管、复位用晶体管、及电位提供用晶体管，在所述单位电路中，

向置位用晶体管的控制端子输入前一级的信号线选择信号，

向复位用晶体管的控制端子输入清零信号，

向电位提供用晶体管的控制端子输入与所述时钟信号不同的时钟信号，

输出用晶体管的第二导通端子与电容的第一电极相连接，置位用晶体管的控制端子及第一导通端子相连接，并且置位用晶体管的第二导通端子与输出用晶体管的控制端子和电容的第二电极相连接，

复位用晶体管的第一导通端子与输出用晶体管的控制端子相连接，并且复位用晶体管的第二导通端子与恒压源相连接，

电位提供用晶体管的第一导通端子与输出用晶体管的第二导通端子相连接，并且电位提供用晶体管的第二导通端子与恒压源相连接。

6.如权利要求1至5的任一项所述的显示面板驱动电路，其特征在于，

向所述移位寄存器提供彼此相位不同的两个以上的时钟信号，将其中两个时钟信号中的一个输入到成为奇数级的单位电路，将所述两个时钟信号中的另一个输入到成为偶数级的单位电路。

7.如权利要求6所述的显示面板驱动电路，其特征在于，

所述两个时钟信号各自的相位彼此偏移半个周期。

8.如权利要求4所述的显示面板驱动电路，其特征在于，

所述置位用晶体管、输出用晶体管、复位用晶体管、及电位提供用晶体管分别为N沟道晶体管。

9.如权利要求8所述的显示面板驱动电路，其特征在于，

所述各晶体管的控制端子为栅极端子，第一导通端子为漏极端子，第二导通端子为源极端子。

10.如权利要求4或5所述的显示面板驱动电路，其特征在于，

所述各晶体管的控制端子为栅极端子，第一导通端子为源极端子，第二导通端子为漏极端子。

11.如权利要求1至5的任一项所述的显示面板驱动电路，其特征在于，

包括基于所输入的同步信号来生成所述时钟信号及起始脉冲信号的定时控制器。

12.如权利要求1至5的任一项所述的显示面板驱动电路，其特征在于，

包括用于在时钟信号的所述倒钩部分中形成第一及第二区域的斜坡电路。

13.一种液晶显示装置，其特征在于，

包括权利要求1至12中的任一项所述的显示面板驱动电路和液晶面板。

14.如权利要求13所述的液晶显示装置，其特征在于，

所述移位寄存器在液晶面板中形成为单片。

15.如权利要求14所述的液晶显示装置，其特征在于，

所述液晶面板使用非晶硅形成。

16.如权利要求14所述的液晶显示装置，其特征在于，

所述液晶面板使用多晶硅形成。

Images