CN101963945A - 信号连接设备及方法 - Google Patents

信号连接设备及方法 Download PDF

Info

Publication number
CN101963945A
CN101963945A CN2010102365990A CN201010236599A CN101963945A CN 101963945 A CN101963945 A CN 101963945A CN 2010102365990 A CN2010102365990 A CN 2010102365990A CN 201010236599 A CN201010236599 A CN 201010236599A CN 101963945 A CN101963945 A CN 101963945A
Authority
CN
China
Prior art keywords
data
port
path
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102365990A
Other languages
English (en)
Other versions
CN101963945B (zh
Inventor
赫夫·里图诺尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN101963945A publication Critical patent/CN101963945A/zh
Application granted granted Critical
Publication of CN101963945B publication Critical patent/CN101963945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供一种信号连接设备及方法，其中信号连接设备可包括于第一端口和数据传输段之间连接的，能启用第一数据路径与至少第二端口及第三端口之间数据路径的第一数据路径。于第一端口和第二端口之间连接的第二数据路径，该路径绕过了数据传输段，并且未被连接至第三端口。

Description

信号连接设备及方法
技术领域
本发明与在一点与其它数点间创建数据通信路径的设备相关，特别涉及信号连接设备与方法。
背景技术
目前的信号连接技术方案，不能有效解决一台主机设备与其他多台主机设备进行通信的问题。
发明内容
本发明的目的是提供一种信号连接设备及方法，使一台主机设备与其它多台非主机设备进行通信。
为了达到上述目的，本发明提供一种信号连接设备，其包括：
于第一端口和数据传输段之间连接的第一数据路径，数据传输段可启用第一数据路径与至少第二端口及第三端口之间的数据传输路径；以及
于第一端口和第二端口之间连接的第二数据路径，该路径绕过了数据传输段，并且未被连接至第三端口。
本发明还提供一种数据传输方法，包括：
在某一上游端口和多个下游端口之间双向传输数据；以及
在上游端口及全部下游端口中的部分端口之间单向传输数据；其中
数据的双向和单向传输均发生在相同的下游端口处。
本发明还提供一种集线器设备，其包括：
一个兼容通用串行总线(USB)3.0规格的上游端口，该端口被配置为连接至主机设备上，可将输入线路至少分为第一信号线路与第二信号线路；
一个内部集线器电路，其具有可控数据路径，可选择性地将第一信号线路上的数据传输至至少第一下游端口与第二下游端口处；以及
一条旁路信号路径，其可将第二信号线路上的数据传输至第一下游端口而非第二下游端口；其中
第一和第二下游端口可配置为连接至受主机设备控制的端点设备上。
由上述技术方案可知，本发明具有如下有益效果：
1)设备可在一个上游端口和多个下游端口之间提供双向数据路径，并分别在上游端口和被同时连接至双向数据路径的下游端口之一间提供单向数据路径。
2)设备可将上游端口处的数据路径连接至一个下游端口，同时将上游端口处的数据路径子集连接至其它多个下游端口，并将来自外接电源处的电力提供给下游端口。
3)设备可将上游端口处的数据路径连接至一个下游端口，并将上游端口处的数据路径子集连接至其它多个下游端口，以及将自上游端口处接收的电力提供给下游端口。
4)设备可在上游端口处从双线双向信号路径上分离出多条双线单向信号路径。双线双向信号路径可被连接至多个下游端口，其中包括连接至单向信号路径的下游端口，以及未连接至单向信号路径的下游端口。
附图说明
图1是根据第一实施例的一种设备的结构框图；
图2是根据另一实施例的一种设备的结构框图；
图3是根据又一实施例的一种设备的结构框图；
图4是根据另一实施例的一种设备的结构框图；
图5是根据又一实施例的一种设备的结构框图；
图6是实施例中包括的一种功能电路示例的示意图；
图7是实施例中包括的另一种功能电路示例的示意图；
图8是实施例中包括的又一种功能电路示例的示意图；
图9A和9B是实施例中包括的另一些功能电路示例的结构框图；
图10是根据一实施例的一种集线器设备的结构框图；
图11是根据一实施例的另一种集线器设备的结构框图；
图12是根据一实施例的方法流程图；
图13是根据另一实施例的方法流程图；
图14是根据又一实施例的方法流程图。
具体实施方式
现在将对各种实施例进行描述，这些实施例将给出用于将一个通信端口同其它若干通信端口进行连接的设备和方法。
参考图1，根据第一实施例的一种设备在此以结构框图表示并以一般引用符100指定。设备100可能包括一个“上游”端口102，一个第一下游端口104，与其它若干下游端106-1至106-n，以及一个数据传输段108端口可以是接收及/或发送数据值的设备接入点。
在图1所示的实施例中，通信信号可在任意下游端口104、106-1至106-n和上游端口102间流动。在一个非常特殊的实施例中，上游端口102可以在主机设备的通信方向中(未显示)，而下游端口(104、106-1至106-n)可以在非主机设备的方向中(同主机设备进行通信的设备，以下简称端点设备)。主机设备可控制与端点设备间的通信。
位于上游端口102的数据可沿第一信号路径112和第二信号路径114被分开。第一信号路径112可被连接于上游端口102和数据传输段108之间。数据传输段108可将第一信号路径112连接至下游端口104、106-1至106-n中的任意端口。信号传输部分108可包括在一点(例如，第一信号路径112)和其它多点(例如，下游端口504、506-1至506-n)间提供连接的电路。作为许多可能示例中的几个示例，数据传输段108可包括复用电路、解复用电路、缓冲存储、控制这种数据传输的开关逻辑与控制逻辑。
第二信号路径114可被连接于上游端口102和下游端口104之间。第二信号路径114可绕过数据传输段108，并且如实施例中所示，可不被连接至下游端口106-1至106-n中的任意端口。在这种布置中，下游端口106-1至106-n可提供起源于上游端口102的信号路径的一个子集。相比之下，下游端口104可提供一个与那些起源于上游端口102的信号路径相同的信号路径集。在一个实施例，一条信号路径114可在上游端口102和下游端口104之间提供一个直接连接。在一个可替代实施例中，第二信号路径114可包括一功能电路116。功能电路116可通过第二信号路径114进行数据传输方面的预定运算。此类运算可包括但不限于对沿此路径传播的信号进行信号调理(即信号复示器或放大器)，感知此类路径上的活动，或控制此路径中一条或多条传导线路的阻抗。
以这种方式，设备可包括一个上游端口和若干下游端口，其中被选定的下游端口仅可被连接至能到达上游端口的一个数据路径子集。
现在来参考图2，根据另一实施例的一种设备在此以结构框图表示并以一般引用符200指定。在一个非常特殊的实施例中，设备200可以是如图1中所示设备的一个特殊示例。
设备200可包括一个上游端口202，一个第一下游端口204，若干其它下游端口206-1至206-n，以及一个数据传输段208。上游端口202处的数据可被分入第一信号路径212和第二信号路径214。
第一信号路径212，再加上数据传输段208，可在上游端口202和下游端口204、206-1至206-n之间提供双向信号路径。在一个特殊实施例中，上游端口202可包括一个或多个传导连接，在其上可自主机设备方向接收数据或向主机设备发送数据。下游端口204、206-1至206-n中每一个均可包括一个或多个传导连接，在其上可自端点设备方向接收数据，或向端点设备发送数据。第一信号路径212及数据传输段208可容许在此类传导连接间创建数据路径以便数据能自上游端口202流动至下游端口204、206-1至206-n中的任意端口，或反之亦然。
第二信号路径214可包括彼此分开的一条第一单向信号路径214-0以及一条第二单向信号路径214-1。在图2所示的特殊实施例中，一条第一单向信号路径214-0可自下游端口204将数据传输至上游端口202，而第二单向信号路径214-1可自上游端口202将数据传输至下游端口204。在一个特殊实施例中，第一单向信号路径214-0可为在下游端口204的输入传导连接上接收以便传输至上游端口202的输出传导连接的数据启动数据路径。第二单向信号路径214-1可为在上游端口202的输入传导连接上接收以便传输至下游端口204的输出传导连接的数据启动数据路径。
还可选择让第二信号路径214包括一个功能电路216。功能电路216可在第一单向信号路径214-0，第二单向信号路径214-1，或其二者上进行预定运算。此类预定运算包括但不限于图1的功能电路116方面已提到的那些运算，以及等效运算。
以这种方式，设备可在一个上游端口和多个下游端口之间提供双向数据路径，并分别在上游端口和被同时连接至双向数据路径的下游端口之一间提供单向数据路径。
现在来参考图3，根据另一实施例的一种设备在此以结构框图表示并以一般引用符300指定。在一个非常特殊的实施例中，设备300可以是如图1及/或图2中所示设备的一个特殊示例。
设备300可包括与图1中所示类似的一些部件。在提到此类部件时使用相同的引用符，但首位数字以“3”代替“1”。
图3的实施例所示是一个可自行供电的设备300，其也可为下游端口304及306-1至306-n提供电力。与通过端口接收电力相反，由于设备300包括一个外接电源输入端318及一个电力调节电路320，其可被认为是自供电的。电力调节电路320可自外接电源输入端318接收电力，并作出响应，提供输出电力PWR0至下游端口304，以及输出电力PWR1至PWRn分别至下游端口306-1至306-n。值得注意的是，在特殊实施例中，电力也可在上游端口302处接收并被提供给电力调节电路320。然而，此上游端口电源并非作为下游端口304，306-1至306-n的唯一电源来使用。
设备300内的第二信号路径314还可选择性地包括一个功能电路316。功能电路316可在第二信号路径314上进行包括但不限于图1的功能电路116方面已提到的那些预定运算以及等效运算。在此实施例中，电力调节电路320可提供一功能电力VPWRF至功能电路316。在一特殊实施例中，第二信号路径314可能会比以第一信号路径312及/或数据传输段308建立的信号路径有更大的电力需求，而电源连接VPWRF可提供此部分电力。
以这种方式，设备可将上游端口处的数据路径连接至一个下游端口，同时将上游端口处的数据路径子集连接至其它多个下游端口，并将来自外接电源处的电力提供给下游端口。
现在来参考图4，根据又一实施例的一种设备在此以结构框图表示并以一般引用符400指定。在一个非常特殊的实施例中，设备400可以是如图1及/或图2中所示设备的一个特殊示例。
设备400可包括与图1中所示类似的一些部件。在提到此类部件时使用相同的引用符，但首位数字以“4”代替“1”。
图4的实施例所示是一个可总线供电的设备400。设备400可在端口电力连接422上接收上游端口202处的电力。自端口连接422处接收的电力可提供至输出电力PWR0至下游端口404，以及输出电力PWR1至PWRn分别至下游端口406-1至406-n。
以这种方式，设备可将上游端口处的数据路径连接至一个下游端口，并将上游端口处的数据路径子集连接至其它多个下游端口，以及将自上游端口处接收的电力提供给下游端口。
现在来参考图5，根据又一实施例的一种设备在此以结构框图表示并以一般引用符500指定。在一个非常特殊的实施例中，设备500可以是如图1至图4任意图中所示设备的一个特殊示例。
设备500可包括与图2中所示类似的一些部件。在提到此类部件时使用相同的引用符，但首位数字以“5”代替“2”。
在图5所示的实施例中，第一信号路径512可以是包括能提供差分数据值的两条信号线路D-/D+在内的双向串行数据路径。差分数据值可表示出基于D-/D+线路间电位方面预定差异的一个特殊值。此外，数据传输段508可分别通过双向串行数据路径524-0，524-1至524-n被连接至下游端口504，506-1至506-n。
与第一信号路径512相反，第二信号路径514可包括两条单向信号路径(514-0与514-1)，其中每一条还包括两条信号线路。第一单向信号路径514-0可包括两条信号线路RX-/RX+，其将自下游端口504将数据向上游端口502传输。第二单向信号路径514-1可包括两条信号线路TX-/TX+，其将自上游端口502将数据向下游端口504传输。
还可选择让第二信号路径514包括一个功能电路516。功能电路516可在第一单向信号路径514-0，第二单向信号路径514-1，或其二者上进行预定运算。此类预定运算包括但不限于，图1的功能电路116方面已提到的那些运算以及等效运算。
以这种方式，设备可在上游端口处从双线双向信号路径上分离出多条双线单向信号路径。双线双向信号路径可被连接至多个下游端口，其中包括连接至单向信号路径的下游端口，以及未连接至单向信号路径的下游端口。
现在来参考图6，可被包括于各实施例中的一种功能电路在此被以示意图表示并以一般引用符600指定。功能电路可沿第二信号路径放大数据信号，例如图1至5中以114、214、314、414或514表示的那些路径中任意一条。
功能电路600可自上游端口方向被连接至第二信号路径614，并在下游端口方向提供一条修正后的第二信号路径614’。在图6所示非常特殊的示例中，第二信号路径614及修正后的第二信号路径614’可包括两条双线单向信号路径614-0及614-1。第一单向信号路径614-0可以是包括线路RX-和RX+在内的数据接收路径。第二单向信号路径614-1可以是包括线路TX-和TX+在内的数据发送路径。
功能电路600可包括信号复示器626-0至626-3，其可将经第二路径614发送的信号放大。在所示的特殊实施例中，信号复示器626-0/1可分别放大修正后的第二信号路径614’RX-/RX+线路上的信号，以驱动第二信号路径614RX-/RX+线路上的信号。在相反的信号方向上，信号复示器626-2/3可分别放大第二信号路径614TX-/TX+线路上的信号，以驱动修正后的第二信号路径614’TX-/TX+线路上的信号。
以这种方式，功能电路可包括沿上游端口和下游端口之间，绕过双向信号路径的数据传输段的第二信号路径放大一个或多个信号的信号复示器。
现在来参考图7，可被包括于各实施例中的另一种功能电路在此被以示意图表示并以一般引用符700指定。功能电路可改变第二信号路径内信号线路的阻抗，例如图1至5中以114、214、314、414或514表示的那些路径中任意一条。在特殊实施例中，此类阻抗改变将允许与外部线路相匹配的阻抗被连接到设备上。
在图7的特殊实施例中，功能电路700可被连接至第二信号路径714上，该路径包括两条双线单向信号路径714-0及714-1。第一单向信号路径714-0可以是包括线路RX-和RX+在内的数据接收路径。第二单向信号路径714-1可以是包括线路TX-和TX+在内的数据发送路径。
同样是在图7的特殊实施例中，功能电路700可包括被分别连接至线路RX-、RX+、TX-及TX+上的可编程上拉式阵列728-0至728-3，以及被分别连接至线路RX-、RX+、TX-及TX+上的可编程下拉式阵列730-0至730-3。如可编程上拉式阵列728-0所示，作为对控制信号PU00至PU0n的响应，可编程上拉式阵列728-0可在其相应的信号线路(在此情况下为RX-)以及第一电源节点VPWR之间选择性地连接一个或多个电阻(例如，RU0至RUn)。如可编程下拉式阵列730-0所示，作为对控制信号PD00至PD0n的响应，可编程下拉式阵列可在其相应的信号线路(在此情况下为RX-)和低电源节点(例如，接地GND)之间选择性地连接一个或多个电阻(例如RD0至RDn)。
以这种方式，功能电路可包括与上游端口和下游端口之间第二信号路径的一条或多条信号线路相匹配的阻抗，其中此类第二信号路径将绕过双向信号路径的数据传输段。
现在来参考图8，可被包括于各实施例中的另一种功能电路在此被以示意图表示并以一般引用符800指定。功能电路可将差分输入信号转换成内部单端信号，然后再转回至差分输出信号。功能电路800可被包括在第二信号路径中，例如图1至5中以114、214、314、414或514表示的那些路径中任意一条。
功能电路800可自上游端口方向被连接至第二信号路径814，并在下游端口方向提供一条修正后的第二信号路径814’。在图8所示非常特殊的示例中，第二信号路径814及修正后的第二信号路径814’可包括两条双线单向信号路径814-0及814-1。第一单向信号路径814-0可以是包括线路RX-和RX+在内的数据接收路径。第二单向信号路径814-1可以是包括线路TX-和TX+在内的数据发送路径。
第一单向信号路径814-0可包括一个发送输入差分放大器832-0，一个发送输出差分驱动器834-0，还可选择性地包括一个发送中间电路836-0。发送输入差分放大器832-0可自主机方向在线路TX+/T-上接收差分数据信号，并可输出单端发送数据值TX。单端数据值可被理解为包括与参考值(例如，接地或其它一些参考电压)不同的单一信号(例如，电压或电流)在内。单端发送数据值TX’可被发送输出差分驱动器834-0接收，其可将此类单端值作为修正后第二信号路径814’线路TX+与TX-上的差分数据值进行驱动。可选的发送中间电路836可在发送输入差分放大器832-0和发送输出差分驱动器834-0之间传输单端数据值。但一些示例中，中间电路836-0可包括一个或多个锁存器及/或一个或多个时钟数据寄存器。
第二单向信号路径814-1可包括一个接收输入差分放大器832-1，一个接收输出差分驱动器834-1，还可选择性地包括一个接收中间电路836-1。接收输入差分放大器832-1可自端点设备方向在线路RX+/R-上接收差分数据信号，并可输出单端发送数据值RX。单端发送数据值RX’可被接收输出差分驱动器834-1接收，其可将此类单端值作为第二信号路径814线路RX+与RX-上的差分数据值进行驱动。可选的接收中间电路836-1可在接收输入差分放大器832-1和接收输出差分驱动器834-1之间传输单端数据值。但一些示例中，中间电路836-1可包括一个或多个锁存器及/或一个或多个时钟数据寄存器。
以这种方式，功能电路可在某上游端口和某下游端口间一个或多个单向信号路径的差分信号和单端信号之间进行转换，其中此类单向信号路径绕过了双向信号路径的数据传输段。
现在来参考图9A，可被包括于各实施例中的又一功能电路在此被以示意图表示并以一般引用符900指定。功能电路可检测第二信号路径的状态，例如图1至图5中以114、214、314、414或514表示的那些路径中的任意一条。
功能电路900可被连接至第二信号路径的多条线路上，而如果这些线路在预定电位上，其便会生成一个检测连接值以显示设备(例如，端点设备)正被连接于信号路径上。在图9所示非常特殊的示例中，第二信号路径914可包括两条双线单向信号路径914-0及914-1。第一单向信号路径914-0可以是包括线路RX-和RX+在内的数据接收路径。第二单向信号路径914-1可以是包括线路TX-和TX+在内的数据发送路径。
功能电路900可包括连接至第二信号路径914的信号线路上的连接检测电路938。在所示实施例中，连接检测电路938可被连接至线路TX-、TX+、RX-、RX+上并可根据此类线路的电压输出连接检测信号CONN。以这种方式，功能电路900可测定设备是否已连接至第二信号路径。此项测定可与双向数据路径(例如，D+/D-)的连接测定进行逻辑组合以确立关于下游端口的总连接。
在图9中，功能电路900还可包括一个电力启用电路940及一个指示器驱动电路942。电力启用电路940可根据连接检测信号CONN(并在相同端口的双向数据路径D-/D+上有选择地取值)将电力启用至特定的下游端口。类似地，指示器驱动电路942可根据连接检测信号CONN(并在相同端口的双向数据路径D-/D+上有选择地取值)输出一个指示器驱动值INDICATOR。数值INDICATOR可使指示器被激活以显示下游端口的状态(例如，可提供LED电流源)。
以这种方式，功能电路可测定某上游端口和某下游端口间一条或多条单向数据路径的连接状态，其中此类单向数据路径绕过了双向信号路径的数据传输段。
现在来参考图9B，可被包括于各实施例中的又一种功能电路在此被以示意图表示并以一般引用符901指定。功能电路可检测第二信号路径的状态，例如图1至图5中以114、214、314、414或514表示的那些路径中的任意一条。
功能电路901可被连接至第二信号路径的线路上，并根据此类路径的电压转换，得到此信号路径上数据的时钟速度。在图9所示非常特殊的示例中，第二信号路径914’可包括两条双线单向信号路径914-0’及914-1’。第一单向信号路径914-0’可以是包括线路RX-和RX+在内的数据接收路径。第二单向信号路径914-1’可以是包括线路TX-和TX+在内的数据发送路径。
功能电路900可包括一个发送时钟恢复电路903及一个接收时钟恢复电路905。发送时钟恢复电路903可检测线路TX-及TX+上的电压转换，而作为响应，可输出一个周期时钟信号CLK TX。发送时钟恢复电路903可包括一个具有对TX-及TX+上检测到的转换有响应的可调相位或频率的可变时钟电路。在所示非常特殊的实施例中，此可变时钟电路可以是一个锁相环路(PLL)。然而，其它实施例可包括其它相关电路，其中包括但不限于延迟锁定环路(DLL)，此处仅给出这一个例子。与发送时钟恢复电路903相似的是，接收时钟恢复电路905可包括一个具有对RX-及RX+上检测到的转换有响应的可调相位或频率的可变时钟电路。在所示非常特殊的实施例中，此可变时钟电路可以是一个锁相环路(PLL)。然而，其它实施例可包括其它相关电路，其中包括但不限于延迟锁定环路(DLL)，此处仅给出这一个例子。
以这种方式，功能电路可根据数据值沿某上游端口和某下游端口间某单向数据路径的转换产生一个或多个时钟信号，其中此单向数据路径绕过了双向信号路径的数据传输段。
值得注意的是，图6至9B所示的功能电路以及其等效电路，可以单独或组合的方式被包括于此处所示的多个实施例中。
现在来参考图10，根据另一实施例的一种设备在此以结构框图表示并以一般引用符1000指定。在一个非常特殊的实施例中，设备1000可以是如图1至图5任意图中所示设备的一个特殊示例。
设备1000可包括与图1中所示类似的一些部件。在提到此类部件时使用相同的引用符，但首位数字以“10”代替“1”。
图10的实施例所示是一个集线器设备1000，其具有至少与通用串行总线(USB)3.0规格相兼容的上游端口1002，至少与USB 3.0规格相兼容的下游端口1004，以及其它若干兼容USB 2.0标准，但不兼容USB 3.0标准的下游端口1006-1至1006-n。USB 3.0标准的相关说明见《通用串行总线3.0规格》，修订版1.0，该书由惠普(Hewlett-Packard)公司等公司合着，由办事处位于俄勒冈州波特兰市西南韦斯特盖特路5440号94221的USB实施者论坛有限公司(USB Implementers Forum，Inc.)发布，并于2008年11月12日发行。此规格的内容以引用的方式并入本文中。
在所示的特殊实施例中，上游端口1002可包括双线双向信号路径D-/D+1012以及双线单向信号路径RX-/RX+1014-0和TX-/TX+1014-1的连接。单向信号路径RX-/RX+、TX-/TX+(1014-1/0)可自双向信号路径D-/D+1012上分离并直接穿过，或选择性地间接通过功能电路1016至下游端口1004。功能电路1016可在第二信号路径1014上进行包括但不限于图1的功能电路116方面已提到的那些预定运算以及等效运算。
双向信号路径D-/D+1012可被连接于上游端口1002和数据传输段1008之间，其在此特殊实施例中，可包括一个USB 2.0集线器电路。USB 2.0集线器电路可以是以USB 2.0规格定义的作为集线器设备进行运算的电路。因此，数据传输段1008可对双向信号路径D-/D+和下游双向数据路径1024-0至1024-n之间的连接进行管理。然而，如图10所示，下游双向数据路径1024-0可与单向数据路径RX-/RX+、TX-/TX+(1014-1/0)重新组合以建立一个USB 3.0兼容的下游端口1004。相比之下，下游端口1006-1至1006-n不可被连接至单向信号路径RX-/RX+、TX-/TX+(1014-1/0)，因此不是USB 3.0兼容的。
现在来参考图11，根据另一实施例的一种设备在此以结构框图表示并以一般引用符1100指定。在一个非常特殊的实施例中，设备1100可以是如图1至图5或10任意图中所示设备的一个特殊示例。
设备1100可包括与图10中所示类似的一些部件。在提到此类部件时使用相同的引用符，但头两位数字以“11”代替“10”。
仍然参考图11，数据传输段1008可以是一个USB 2.0兼容的集线器，并可包括一个上游物理层电路1144-0’、一个控制器电路1146、一个集线器中继器1148、一个处理转译器1150，以及逻辑路由1152。上游物理层(PHY)电路1144-0’可在双向差分数据连接D+/D-与控制器电路1146及/或集线器中继器1148间提供数据传输的界面。值得注意的是尽管图11的特殊实施例给出了一种处理转译器1150，替代的实施例还可包括多种处理转移器，每一种都对应于一个不同的端口。也就是说，替代的实施例可包括其它USB 2.0兼容的集线器架构。
集线器中继器1148可建立并控制数据沿上游端口1002和任意下游端口1004，1006-1至1006-n之间的，与上游端口1002的数据路径D-/D+以相同速度运算的双向数据路径D-/D+方向上的传输。
控制器电路1146及处理转译器1150可建立并控制数据沿上游端口1002和任意下游端口1004，1006-1至1006-n之间的，与上游端1002的数据路径D-/D+以不同速率运算的双向数据路径D-/D+方向上的传输。
路由选择逻辑1152可有选择地启用集线器中继器1148和处理转译器1150之间的数据路径至任意下游双向数据路径1124-0至1124-n。
下游端口1106-1至1106-n每个都可包括一个PHY电路1144-1至1144-n，一个电力控制电路1154-1至1154-n，以及一个端口状态电路1156-1至1156-n。PHY电路(1144-1-n)可在路由选择逻辑1152和相应下游端口的下游双向差分数据连接D-/D+之间提供一个数据传输界面。
电力控制电路1154可对相应下游端口处提供的电力输出进行控制。端口状态电路1152可提供用于显示相应下游端口状态的输出端。
下游端口1106-1至1106-n每个都应兼容USB 2.0标准。
下游端口1104可自下游方向(例如，自端点设备方向)提供接收单向信号路径RX-/RX+，提供朝下游方向的单向信号路径TX-/TX+，以及提供一条双向信号路径(DX-/DX+)。在特殊实施例中，下游端口1104可包括一个PHY电路1144-0以便为双向DX-/DX+路径及端点设备提供界面。下游端口1104可与USB 3.0标准兼容。
在这些方法中，可形成一个USB集线器，其可自USB 2.0特定数据路径处分离出USB 3.0特定上游数据路径。.USB 2.0特定数据路径可被连接至USB 2.0集线器上，其拥有一个与USB 3.0特定数据路径重组以创建下游USB 3.0端口的下游数据路径，以及连接至USB 2.0端口的其它下游路径。
参考图12，根据一实施例的一种方法在此以流程图表示并以一般引用符1200指定。
方法1200可包括于一个上游端口和多个下游端口之间提供双向数据路径(框图1258)。此活动可包括自主机设备方向传输数据至任意多个方向的端点设备，以及自多个端点设备方向使数据沿相同的双向数据通道向主机传输。
方法1200还可包括于一个上游端口和仅选择的下游端口之间提供一条或多条单向路径(框图1260)。此活动可包括允许数据自上游端口单向传输至下游端口，允许数据自下游端口单向传输至上游端口，以及同时允许这两类传输沿单独的数据通道进行。
方法1200可进一步包括将单向数据路径与位于相同下游端口处的一条双向数据路径相组合(框图1262)。此活动可创建与某上游端口具有相同数据路径的下游端口，同时其它下游端口仅具有该上游端口的一部分数据路径。
以这种方式，该方法可将某上游端口处的双向数据路径连接至多条下游数据路径处，并且将上游端口处的一条或多条单向数据路径连接至少数下游端口处。
图13是根据一实施例另一方法1300的流程图。方法1300可包括在上游端口处提供两条单向差分数据路径和一条双向差分数据路径(框图1364)。单向差分数据路径可自双向差分数据路径上分离(框图1366)。双向差分数据路径可被选择性地连接至多个双向差分下游数据路径处(框图1368)。
双向差分下游数据路径中的一条可与相同下游端口处的单向数据路径相组合(框图1370)。其它下游双向数据路径可被连接至不包括单向差分数据路径在内的其它下游端口处(框图1372)。此活动可创建一个既包括单向数据路径又包括双向数据路径的下游端口，以及包括双向数据路径但不包括单向数据路径的其它下游端口。
图14是根据又一实施例的方法1400的流程图。方法1400可自相同的USB 3.0上游端口创建一个USB 3.0下游端口和若干USB 2.0下游端口。
在图14的特殊实施例中，方法1400可包括自双向双线信号路径DX-/DX+分离出一条单向双线接收信号路径RX-/RX+及一条单向双线发送路径TX-/TX+(框图1474)。此信号路径分离可发生在上游USB 3.0端口处。此活动可包括将信号线路物理传播至分别的目的地(例如，将RX-/RX+及TX-/TX+传播到D-/D+之外的位置)。
方法1400还可包括自USB 3.0上游端口连接D-/D+信号路径至USB2.0集线器电路的上游连接处(框图1476)。此活动可包括当信号被施加在此集线器电路上时将其维持于不同的形式中(例如，D-线路和D+线路)，或者可包括在将数据连接至USB 2.0上游连接处之前将以差分形式接收到的数据转换成单端形式。在后一种情况中，USB 2.0集线器电路可不包括PHY电路(如USB 3.0上游端口中所示的集线器电路)。
方法1400可进一步包括自USB 2.0集线器电路的下游连接处连接一条D-/D+信号路径至下游USB 3.0端口(框图1478)。此活动可包括施加一双线差分信号(例如，D-/D+)至一USB 3.0端口。此外，此活动可包括施加源自于D-/D+输入端的单端数据至一下游USB 3.0端口。在此下游USB 3.0端口内，PHY电路可将此单端数值转换成差分信号(D-/D+)。
方法1400还可包括自USB 2.0集线器电路的下游连接连接其它D-/D+信号路径至相应的下游USB 2.0端口(框图1480)。此活动可包括框图1478中提到的变量。特别地，在USB 2.0集线器的下游连接处提供的信号可以是单端的，并且随后将被转换成差分信号，或可自USB 2.0集线器电路处被输出成差分形式。
方法1400可进一步包括自上游USB 3.0端口处连接RX-/RX+及TX-/TX+信号路径至下游USB 3.0端口，同时绕过此USB 2.0集线器电路(框图1482)。此活动可创建具有USB 3.0上游部分，一个USB 3.0下游端口，以及多个USB 2.0下游端口的集线器设备。此旁路路径可包括预定功能电路，比如在以上实施例中提到的那些电路，或其等效电路。
应当了解的是在代表性实施例的上述描述中，为了简化本专利公开以有助于人们理解不同发明方面中的一个或多个，不同的特征有时会被集合在一个单独的实施例、图片或其描述中。然而，此专利公开的方法，不应被理解为反映出发明所需要的特征比各权利要求中所明确表述的特征更多这一意图。相反，应像以下权利要求反映的那样，发明方面少于上述公开的单独实施例的全部特征。因此，详细说明后的权利要求可据此明确地并入此详细说明中，每项权利要求均作为本发明一个单独的实施例而单独存在。
另外应当了解的是，实施例可在缺少未具体披露的元素及/或步骤的情况下实施。也就是说，实施例的一个特征是元素的排除。
因此，于此提出的特殊实施例的不同方面已被详细说明，本发明可在不背离发明主旨和范围的前提下进行各种更改、替换和变更。

Claims (20)

1.一种信号连接设备，其包括：
于第一端口和数据传输段之间连接的第一数据路径，数据传输段可启用第一数据路径与至少第二端口及第三端口之间的数据传输路径；以及
于第一端口和第二端口之间连接的第二数据路径，该路径绕过了数据传输段，并且未被连接至第三端口。
2.如权利要求1所述的设备，其中：第二数据路径包含至少一条单向数据路径。
3.如权利要求2所述的设备，其中：第二数据路径包括
被连接以在两条单独的输入线路上接收差分数据值的一条第二路径输入端，以及
被连接以在两条单独的输出线路上提供差分数据值的一个第二线路输出端。
4.如权利要求1所述的设备，其中：第二数据路径包括
将数据自第一端口传输至第二端口的一条发送单向路径，以及
将数据自第一端口传输至第二端口的一条接收单向路径。
5.如权利要求1所述的设备，其中：第一数据路径包含一条双向数据路径；以及
在至少第二数据路径与第二及第三端口之间启用数据传输路径的数据传输段。
6.如权利要求1所述的设备，其中：第二数据路径包括至少一个能将通过第二数据路径发送的数据值放大的信号放大器。
7.如权利要求1所述的设备，其中：第二数据路径包括
至少两条信号路径传导线路，以及
至少一组被连接至每条第二信号路径传导线路上的可编程阻抗阵列。
8.如权利要求1所述的设备，其中：第二数据路径包括：
一个可将一对第二数据路径输入端上的输入差分数据值放大以提供一个内部单端数据值的输入差分放大器，以及
一个输出差分驱动器，其上连接有一个输入端，可接收单端数据值并在一对第二数据路径输出端上将此值转换为输出差分数据值。
9.如权利要求8所述的设备，其中：于输入差分放大器和输出差分驱动器之间连接有至少一个数据锁存器。
10.如权利要求1所述的设备，其中：第二数据路径包括：
至少两条信号路径传导线路，以及
连接至两条第二信号路径传导线路的一个连接检测电路，其可对两条第二信号路径传导线上的预定信号电平产生响应并生成一个连接检测值。
11.如权利要求1所述的设备，其中：第一信号路径包含双线双向差分信号路径；
第二信号路径包含一条发送双线双向差分信号路径及一条接收双线双向差分信号路径；并且
数据传输段包括一个USB 2.0兼容的集线器电路，其中包括：
于第一端口与至少第二及第三端口之间，基于以相同数据传输速度运算的此类端口控制数据传输的集线器中继器，
至少一个于第一端口与至少第二及第三端口之间，基于以不同数据传输速度运算的此类端口控制数据传输的处理转译器，以及
启用集线器中继器与至少第二及第三端口之间的数据路径，以及启用处理转译器与至少第二及第三端口之间的数据路径的路由选择逻辑。
12.一种数据传输方法，其包括：
在某一上游端口和多个下游端口之间双向传输数据；以及
在上游端口及全部下游端口中的部分端口之间单向传输数据；其中
数据的双向和单向传输均发生在相同的下游端口处。
13.如权利要求12所述的数据传输方法，其中：
单向数据传输包括：
在上游端口和第一下游端口之间的第一单向数据发送路径上进行数据传输，以及
在第一下游端口和上游端口之间的第二单向数据发送路径上进行数据传输。
14.如权利要求13所述的数据传输方法，其中：
在第一单向数据发送路径上进行数据传输包括在第一数据发送线路和第二数据发送线路上提供一个预定的匹配阻抗。
15.如权利要求13所述的数据传输方法，其中：
在第一单向数据发送路径上进行数据传输包括：
将在上游端口处接收到的差分信号转换成一个内部单端数据信号，以及
将内部单端信号在第一下游端口处转换成差分数据输出信号。
16.如权利要求13所述的数据传输方法，进一步包括：
通过检测第一单向数据发送路径上的预定电压电平，测定第一单向数据发送路径是否已连接到设备上。
17.一种集线器设备，其包括：
一个兼容通用串行总线(USB)3.0规格的上游端口，该端口被配置为连接至主机设备上，可将输入线路至少分为第一信号线路与第二信号线路；
一个内部集线器电路，其具有可控数据路径，可选择性地将第一信号线路上的数据传输至至少第一下游端口与第二下游端口处；以及
一条旁路信号路径，其可将第二信号线路上的数据传输至第一下游端口而非第二下游端口；其中
第一和第二下游端口可配置为连接至受主机设备控制的端点设备上。
18.如权利要求17所述的集线器设备，其中：
第一信号线路包括：
自主机设备发送数据至端点设备，而非自端点设备发送数据至主机设备的第一发送对，以及
自端点设备发送数据至主机设备，而非自主机设备发送数据至端点设备的第二发送对，以及
第二线路包括一个可在主机设备和端点设备之间发送数据的双向发送对。
19.如权利要求17所述的集线器设备，其中：
旁路信号路径包括的电路可自下组中选出：至少将在上游端口处输入的信号放大以在第一下游端口上输出的信号放大器，在上游端口和第一下游端口之间建立信号线路阻抗的可变阻抗电路，在第一下游端口处对预定信号电平有响应并产生一个连接指示的信号检测电路，或在旁路信号路径上以数据发送为基础产生一个时钟信号的时钟恢复电路。
20.如权利要求17所述的集线器设备，其中：
内部集线器电路包含一个兼容USB 2.0规格的集线器；以及
第一下游端口兼容USB 3.0规格，而第二下游端口兼容USB 2.0规格，而不兼容USB 3.0规格。
CN201010236599.0A 2009-07-23 2010-07-23 信号连接设备及方法 Active CN101963945B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/508,349 US8112571B1 (en) 2009-07-23 2009-07-23 Signal connection device and method
US12/508,349 2009-07-23

Publications (2)

Publication Number Publication Date
CN101963945A true CN101963945A (zh) 2011-02-02
CN101963945B CN101963945B (zh) 2016-08-24

Family

ID=43516818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010236599.0A Active CN101963945B (zh) 2009-07-23 2010-07-23 信号连接设备及方法

Country Status (2)

Country Link
US (1) US8112571B1 (zh)
CN (1) CN101963945B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880580A (zh) * 2011-07-13 2013-01-16 瀚邦科技股份有限公司 藉由通用串行总线链路进行对等通信的装置和方法
CN104635564A (zh) * 2013-11-08 2015-05-20 阿尔特拉公司 用于流水线式路由的钟控
CN106415516A (zh) * 2014-05-19 2017-02-15 密克罗奇普技术公司 无开关的usb c连接器的集线器
CN106506304A (zh) * 2016-10-17 2017-03-15 浙江中控技术股份有限公司 可扩展的通信系统及方法
WO2018049770A1 (zh) * 2016-09-14 2018-03-22 广州视睿电子科技有限公司 一种usb外围装置
CN108153693A (zh) * 2016-12-02 2018-06-12 宇瞻科技股份有限公司 复合型电子装置
CN114898700A (zh) * 2019-07-31 2022-08-12 深圳市晶泓科技有限公司 Led灯

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212350B2 (en) 2009-04-06 2012-07-03 Intel Corporation Space and cost efficient incorporation of specialized input-output pins on integrated circuit substrates
WO2010132943A1 (en) * 2009-05-20 2010-11-25 Chronologic Pty. Ltd. Jitter reduction method and apparatus for distributed synchronised clock architecture
US8615621B2 (en) * 2009-12-24 2013-12-24 St-Ericsson Sa Memory management
US20110320676A1 (en) * 2010-06-29 2011-12-29 Action Star Enterprise Co., Ltd. Sharing device with multi connecting ports for computer periphry devices
JP5917069B2 (ja) * 2010-10-20 2016-05-11 キヤノン株式会社 通信制御装置およびその制御方法
JP5306396B2 (ja) * 2011-03-11 2013-10-02 シャープ株式会社 電子機器システム及び電子機器
US8982746B2 (en) 2012-06-30 2015-03-17 Intel Corporation Clock-less half-duplex repeater
US20150319108A1 (en) * 2014-05-02 2015-11-05 Texas Instruments Incorporated Re-driver for bidriectional unidrectional high speed signaling while permitting low speed bidirectional signaling
US9990326B2 (en) * 2015-10-14 2018-06-05 Qualcomm Incorporated Universal serial bus (USB) split cable
TWI640870B (zh) * 2017-03-17 2018-11-11 新唐科技股份有限公司 集線器
TWI714243B (zh) * 2019-09-03 2020-12-21 威鋒電子股份有限公司 Usb積體電路
US11176074B2 (en) * 2019-10-22 2021-11-16 Via Labs, Inc. Chip and interface conversion device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934555A (zh) * 2004-03-19 2007-03-21 皇家飞利浦电子股份有限公司 根据所感测的连接设备的传输方向把通信端口自动配置为发送器或接收器
CN101031899A (zh) * 2004-09-06 2007-09-05 西门子公司 用于传输信号的装置
US20080195792A1 (en) * 2004-02-27 2008-08-14 Freescale Semiconductor, Inc. Universal Serial Bus Transmitter

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315679B1 (ko) 1998-01-16 2002-02-28 윤종용 유에스비허브의전원회로
US6272644B1 (en) 1999-01-06 2001-08-07 Matsushita Electrical Industrial Co., Ltd. Method for entering powersave mode of USB hub
US6334160B1 (en) 1999-01-28 2001-12-25 Hewlett-Packard Co. Apparatus and method for providing multiple protocols through a common connector in a device
GB2374259B (en) 2001-04-06 2004-04-21 Nokia Corp Universal serial bus circuit
US7502878B1 (en) 2003-06-27 2009-03-10 Cypress Semiconductor Corporation Method and apparatus for switching USB devices between multiple USB hosts
TWI238320B (en) 2003-10-07 2005-08-21 Sunplus Technology Co Ltd USB composite device using hub connection layer and UTMI interface
US7073010B2 (en) 2003-12-02 2006-07-04 Super Talent Electronics, Inc. USB smart switch with packet re-ordering for interleaving among multiple flash-memory endpoints aggregated as a single virtual USB endpoint
US7227376B2 (en) * 2004-11-05 2007-06-05 Ati Technologies Inc. Dynamic impedance compensation circuit and method
US7478191B2 (en) 2006-04-14 2009-01-13 Standard Microsystems Corporation Method for automatically switching USB peripherals between USB hosts
US7480753B2 (en) 2006-04-27 2009-01-20 Standard Microsystems Corporation Switching upstream and downstream logic between ports in a universal serial bus hub
US20080228986A1 (en) * 2007-03-12 2008-09-18 Luca Lodolo Architecture for controlling peripheral devices
US8543751B2 (en) * 2007-04-30 2013-09-24 Hewlett-Packard Development Company, L.P. Computer card
US7779184B2 (en) * 2007-06-29 2010-08-17 Sandisk Corporation Method of using the dual bus interface in an expresscard slot
US8051229B2 (en) * 2007-06-29 2011-11-01 Sandisk Technologies Inc. Dual bus ExpressCard peripheral device
TW200907639A (en) * 2007-08-09 2009-02-16 Asustek Comp Inc Docking station and expandable computer system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080195792A1 (en) * 2004-02-27 2008-08-14 Freescale Semiconductor, Inc. Universal Serial Bus Transmitter
CN1934555A (zh) * 2004-03-19 2007-03-21 皇家飞利浦电子股份有限公司 根据所感测的连接设备的传输方向把通信端口自动配置为发送器或接收器
CN101031899A (zh) * 2004-09-06 2007-09-05 西门子公司 用于传输信号的装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880580A (zh) * 2011-07-13 2013-01-16 瀚邦科技股份有限公司 藉由通用串行总线链路进行对等通信的装置和方法
CN104635564A (zh) * 2013-11-08 2015-05-20 阿尔特拉公司 用于流水线式路由的钟控
CN104635564B (zh) * 2013-11-08 2017-10-24 阿尔特拉公司 用于流水线式路由的钟控
CN106415516A (zh) * 2014-05-19 2017-02-15 密克罗奇普技术公司 无开关的usb c连接器的集线器
CN106415516B (zh) * 2014-05-19 2020-01-21 密克罗奇普技术公司 无开关的usb c连接器的集线器
WO2018049770A1 (zh) * 2016-09-14 2018-03-22 广州视睿电子科技有限公司 一种usb外围装置
CN106506304A (zh) * 2016-10-17 2017-03-15 浙江中控技术股份有限公司 可扩展的通信系统及方法
CN108153693A (zh) * 2016-12-02 2018-06-12 宇瞻科技股份有限公司 复合型电子装置
CN114898700A (zh) * 2019-07-31 2022-08-12 深圳市晶泓科技有限公司 Led灯
CN114898700B (zh) * 2019-07-31 2024-01-26 深圳市晶泓科技有限公司 Led灯

Also Published As

Publication number Publication date
CN101963945B (zh) 2016-08-24
US8112571B1 (en) 2012-02-07

Similar Documents

Publication Publication Date Title
CN101963945A (zh) 信号连接设备及方法
CN1791120B (zh) 用于有效对准并行数据信道上的数据比特的系统和方法
TWI615008B (zh) 用於光學媒體之低功率模式信號橋
CN208985152U (zh) 通信系统
TWI536776B (zh) 具有ｕｓｂ２.０高速模式及自動速度檢測之ｕｓｂ隔離器積體電路
KR100752558B1 (ko) 하이브리드 병렬/직렬 버스 인터페이스를 구비하는 사용자장치
CN101208678B (zh) 用于rs-232转i2c转换集成电路与主机间通信的软件层
US7088137B2 (en) System, method and program product for extending range of a bidirectional data communication bus
CN101686132B (zh) 通用串行总线矩阵切换系统
US10649944B2 (en) Configuration via high speed serial link
CN101112054A (zh) 用于对带外信息设备进行桥接的接口
US20080031165A1 (en) RS-232 data through a half duplex differential link
ATE422787T1 (de) Paketschnittstellensystem
CN103312636A (zh) 信息处理装置、串行通信系统和装置以及通信初始化方法
CN105051706A (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统
US8443125B2 (en) Single pin read-write method and interface
CN104090857A (zh) 一种扩展智能终端外部接口的系统及方法
TW200417189A (en) Communication apparatus with failure detect function
CN109597778A (zh) 一种多路串口信号单接口复用输出系统及其实现方法
JPH10247292A (ja) フィールド機器
CN101685433B (zh) 由主装置指定地址的串联总线装置
US8633831B2 (en) Single-wire telemetry and command
CN104572337A (zh) 一种芯片间的数据传输方法
CN106055503B (zh) 信号线接口
US7937516B2 (en) Integrated circuit with LIN-protocol transmission

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant