CN114898700B - Led灯 - Google Patents

Abstract

本申请是201910700232.0专利申请的分案申请，为克服现有技术中LED显示屏存在布线复杂或者相邻行之间的LED灯产生色彩差异的问题，本发明提供了一种LED灯。本发明提供了一种LED灯，所述LED灯还包括设置在所述驱动芯片内或者所述驱动芯片外，与所述驱动模块连接的数据方向判断及切换模块；本发明提供的LED灯，其两个信号端口不再区分数据方向，都可以输入和输出数据信号。通过数据方向判断及切换模块判断所述第一信号端和所述第二信号端的数据信号方向，自动切换所述数据信号输入的端口和输出的端口，极大的降低了布线的复杂程度。相邻行或者列之间的LED灯也不会产生色彩差异。

Description

LED灯

本申请是分案申请，原申请的申请号为201910700232.0，申请日为2019年07月31日，发明名称为“驱动芯片、LED灯及LED显示屏”。

技术领域

本申请属于LED领域，尤其指内置驱动IC的LED灯。

背景技术

LED显示屏为公众所知，其将LED灯通过阵列布置的方式形成显示屏幕，目前市场上较先进的方式是使用内置驱动IC的LED灯制成LED显示屏。该种LED灯100’如图1所示，包括驱动IC 2’，驱动IC 2’上设有若干信号端口和电源端口；电源端口包括正极端口和负极端口，其与外接电源连接形成电源回路，为驱动IC 2’和发光晶片提供电源；信号端口包括信号输入端和信号输出端；控制信号从LED显示屏的控制模块或者上级LED灯100’进入信号输入端，并从信号输出端将控制信号传递给下一LED灯100’。其内部设有控制端口(图中未标记)分别接到三个发光晶片1’(蓝色发光晶片、绿色发光晶片和红色发光晶片)，三个发光晶1’片共阳极(也可以共阴极)。

目前上述LED灯100’在进行阵列排布形成LED显示屏1000’时，由于其信号端口具有信号输入端和信号输出端；要求控制信号总是从信号输入端进入，从信号输出端输出；如图2所示，如果所有LED灯100’的灯珠按照相同的方式排布，以控制信号按照横向传导(也可呈列纵向传导)为例，同行的LED灯100’信号线依次传导，并使相邻行之间的LED灯100’通过信号线首尾相接。具体的，每一行的各LED灯100’从左至右串接，至每行的最末一个LED灯时，将最末一个LED灯100’的信号输出端与下一行信号输入端通过信号线串接，重新再开始传导。这个方法的缺点是相邻行LED灯100’之间尾首相接的信号线要绕很长的距离，增加了布线的复杂程度。特别地，在透明LED显示屏1000’领域，对线路设计要求要非常简单，从头绕线将增加线路设计的复杂性，并让其他功能如导电线路的布置变得困难。

为了让布线变得更简单，申请人将相邻行的LED灯100’旋转180度反向安装，并让相邻行之间首部串接或者尾部串接。比如单数行正向安装，偶数行反向安装；单数行信号输入端在左，信号输出端在右，控制信号从左至右传输；偶数行反之，信号输入端在右，信号输出端在左，控制信号从右至左传输；但是该种方式存在以下问题，相邻行的LED灯100’内部的三个发光晶片的排列方向刚好相反，这样会造成LED显示屏1000’成像后相邻行的LED灯100’左右视角的色彩产生差异。

发明内容

为克服现有技术中LED显示屏存在布线复杂或者相邻行之间的LED灯产生色彩差异的问题，本发明提供了一种驱动芯片、LED灯及LED显示屏。

本发明第一方面提供了一种驱动芯片，所述驱动芯片内设有驱动模块，所述驱动芯片连接信号端口和电源端口；所述电源端口用于为所述驱动芯片提供电源；所述信号端口用于输入及输出数据信号；

所述驱动芯片还包括与所述驱动模块连接的数据方向判断及切换模块；

所述信号端口包括第一信号端和第二信号端；

所述数据方向判断及切换模块连接所述第一信号端和所述第二信号端，用于判断所述第一信号端和所述第二信号端的数据信号输入方向，自动切换所述数据信号输入的信号端口和输出的信号端口，把数据信号从输入的信号端口导入并传送到所述驱动模块，接收从所述驱动模块返回的数据信号，再将所述数据信号从数据输出的信号端口输出。

本发明提供的驱动芯片，其连接的信号端口不再区分数据方向，都可以输入和输出数据信号。通过数据方向判断及切换模块判断所述第一信号端和所述第二信号端的数据信号方向，识别所述数据信号输入的端口和输出的端口，把数据信号从数据输入的端口输入，输出到所述驱动模块，接收从所述驱动模块返回的数据信号，将所述数据信号从数据输出的端口输出。使得其用在LED显示屏等设备中时，其无需再对各LED灯的排列或者布线进行特别设计，行与行之间(或者列与列之间)不用改变LED灯排列方向的情况下，相邻行(或者相邻列)之间的LED灯首部串接或者尾部串接，避免了原有布线需要首尾相接进行绕线布局的方式，极大的降低了布线的复杂程度。相邻行或者列之间的LED灯也不会产生色彩差异。

进一步地，所述驱动模块包括数据输入口和数据输出口；

所述数据方向判断及切换模块包括数据输入电路、数据输出电路及看门狗；

所述数据输入电路包括连接到所述数据输入口的两条输入支路，所述两条输入支路分别连接至所述第一信号端和第二信号端；

所述数据输出电路包括连接到所述数据输出口的两条输出支路，所述两条输出支路分别连接至所述第一信号端和第二信号端；

所述看门狗用于判断所述第一信号端和第二信号端内的数据信号输入方向，控制从所述数据输入电路内选择输入支路和从所述数据输出电路内选择输出支路，使所述数据信号总是从其中一个信号端口输入，从另一个信号端口输出。

进一步地，所述数据输入电路包括数据方向选择器；所述数据方向选择器分别连接所述第一信号端、所述第二信号端、看门狗及所述驱动模块的数据输入口；所述数据方向选择器连接第一信号端和所述第二信号端形成两条输入支路，用于根据看门狗发送的控制信号切换连接数据信号输入的信号端口，选择输入支路，将数据信号从数据方向选择器输出至所述驱动模块的数据输入口；

所述数据输出电路连接至所述驱动模块的数据输出口，并包括两条设有开关器件的输出支路，分别连接至所述第一信号端和所述第二信号端，所述两个开关器件总是工作在反相状态；

所述看门狗直接或间接连接所述数据输入口、数据输出口和数据方向选择器和数据输出电路上的开关器件，用来采集所述数据输入口和数据输出口的信号，识别数据信号输入的信号端口和输出的信号端口；并发出控制信号给所述数据方向选择器及所述数据输出电路上的两个开关器件，两个开关器件和所述看门狗之间的线路上择一设置反相器。

进一步地，所述数据方向选择器包括第一信号口、第二信号口、数据输出口和选择口；

所述第一信号端通过第一二极管与所述第一信号口连接，所述第二信号端通过第二二极管与所述第二信号口连接；所述数据输出口连接至所述驱动模块的数据输入口；

所述驱动模块的数据输出口通过第一开关器件连接至所述第一信号端，通过一第二开关器件连接至所述第二信号端；

所述看门狗包括输入信号采集口、输出信号采集口和控制口；

所述输入信号采集口连接至所述数据方向选择器的第一信号口；所述输出信号采集口连接至所述驱动模块的数据输出口；所述控制口分别连接至所述数据方向选择器的选择口、第一开关器件和第二开关器件的控制端，在所述控制口与第二开关器件的控制端上设置一反相器；或者，

所述输入信号采集口连接至所述数据方向选择器的第二信号口；所述输出信号采集口连接至所述驱动模块的数据输出口；所述控制口分别连接至所述数据方向选择器的选择口、第一开关器件和第二开关器件的控制端，在所述控制口与第一开关器件的控制端上设置一反相器。

进一步地，所述看门狗包括信号监测模块和计数器；

所述信号监测模块连接所述输入信号采集口、输出信号采集口，并设有监测输出口；其根据所述输入信号采集口、输出信号采集口采集到的信号进行逻辑判断，从所述监测输出口输出监测信号；若复合特定逻辑，则向计数器输出监测信号为低电平0，使计数器复位；否则向计数器输出监测信号为高电平1，使计数器计数；

所述计数器用于在预设时间内进行计数，若计数达到或超过某预设数值，则判定输出控制信号为高电平1，否则输出控制信号为低电平0。

进一步地，所述信号监测模块逻辑判断规则如下：当输入信号采集口、输出信号采集口采集到的信号不相等，且输入信号采集口采集的信号为低电平0，输出信号采集口采集的信号为高电平1时，监测输出口输出监测信号为低电平0；其余，监测输出口输出监测信号为高电平1。

进一步地，所述信号监测模块采集信号的频率远大于所述数据信号的频率；

所述数据信号采用先入先出的规则从所述驱动模块中输入和输出；所述预设时间大于所述数据信号从驱动模块中输入和输出的时间。

进一步地，所述驱动模块内包括逻辑电路模块和模拟电路模块；

所述逻辑电路模块用于接收所述数据输入口输入的数据信号，从所述数据信号中提取控制信号传送给所述模拟电路模块，并将数据信号从所述数据输出口输出；

所述模拟电路模块用于根据所述数据信号，生成对应发光晶片个数的多个驱动信号，驱动对应发光晶片。

进一步地，所述数据输入电路包括第一与门、第二与门和或门；其中第一信号端通过第四二极管连接到第一与门的一个输入端，形成第一输入支路；第二信号端通过第五二极管连接到第二与门的一个输入端，形成第二输入支路；第一与门和第二与门的输出端连接到或门的输入端，所述或门的输出端连接到所述数据输入口；

所述数据输出电路包括第一输出支路和第二输出支路，所述第一输出支路通过所述第三开关器件连接在第一信号端和数据输出口之间；第二输出支路通过所述第四开关器件连接在第二信号端和数据输出口之间；

所述看门狗包括控制输入口和控制输出口，所述控制输入口连接到一第三与门的输出端，所述第三与门的一个输入端连接到数据输出口，另一个输入端通过第二非门连接到第一信号端；所述控制输出口连接到第二与门的另一个输入端和第三开关器件的控制端，通过第一非门连接到第一与门的另一个输入端和第四开关器件的控制端。

本发明第二方面提供了一种LED灯，包括驱动芯片、发光晶片、信号端口及电源端口，所述驱动芯片内设有驱动模块；所述电源端口用于为LED灯内电路提供电源；所述信号端口用于输入及输出数据信号；所述发光晶片连接至所述驱动芯片，受所述驱动模块驱动；

所述信号端口包括第一信号端和第二信号端；

所述LED灯还包括设置在所述驱动芯片内或者所述驱动芯片外，与所述驱动模块连接的数据方向判断及切换模块；

所述数据方向判断及切换模块连接所述第一信号端和所述第二信号端，用于判断所述第一信号端和所述第二信号端的数据信号输入方向，启动切换所述数据信号输入的信号端口和输出的信号端口，把数据信号从输入的信号端口导入并传送到所述驱动模块，接收从所述驱动模块返回的数据信号，再将所述数据信号从数据输出的信号端口输出。

本发明提供的LED灯，其两个信号端口不再区分数据方向，都可以输入和输出数据信号。通过数据方向判断及切换模块判断所述第一信号端和所述第二信号端的数据信号方向，识别所述数据信号输入的端口和输出的端口，把数据信号从数据输入的端口输入，输出到所述驱动模块，接收从所述驱动模块返回的数据信号，将所述数据信号从数据输出的端口输出。使得其用在LED显示屏等设备中时，其无需再对各LED灯的排列或者布线进行特别设计，行与行之间(或者列与列之间)不用改变LED灯排列方向的情况下，相邻行(或者相邻列)之间的LED灯首部串接或者尾部串接，避免了原有布线需要首尾相接进行绕线布局的方式，极大的降低了布线的复杂程度。相邻行或者列之间的LED灯也不会产生色彩差异。

进一步地，所述数据方向判断及切换模块设置在所述驱动芯片内。

进一步地，所述驱动模块包括数据输入口和数据输出口；

所述数据方向判断及切换模块包括数据输入电路、数据输出电路及看门狗；

所述数据输入电路包括连接到所述数据输入口的两条输入支路，所述两条输入支路分别连接至所述第一信号端和第二信号端；

所述数据输出电路包括连接到所述数据输出口的两条输出支路，所述两条输出支路分别连接至所述第一信号端和第二信号端；

所述看门狗用于判断所述第一信号端和第二信号端内的数据信号输入方向，控制从所述数据输入电路内选择输入支路和从所述数据输出电路内选择输出支路，使所述数据信号总是从其中一个信号端口输入，从另一个信号端口输出。

进一步地，所述数据输入电路包括数据方向选择器；所述数据方向选择器分别连接所述第一信号端、所述第二信号端、看门狗及所述驱动模块的数据输入口；所述数据方向选择器连接第一信号端和所述第二信号端形成两条输入支路，用于根据看门狗发送的控制信号切换连接数据信号输入的信号端口，选择输入支路，将数据信号从数据方向选择器输出至所述驱动模块的数据输入口；

所述数据输出电路连接至所述驱动模块的数据输出口，并包括两条设有开关器件的输出支路，分别连接至所述第一信号端和所述第二信号端，所述两个开关器件总是工作在反相状态；

所述看门狗直接或间接连接所述数据输入口、数据输出口和数据方向选择器和数据输出电路上的开关器件，用来采集所述数据输入口和数据输出口的信号，识别数据信号输入的信号端口和输出的信号端口；并发出控制信号给所述数据方向选择器及所述数据输出电路上的两个开关器件，两个开关器件和所述看门狗之间的线路上择一设置反相器。

进一步地，所述看门狗包括信号监测模块和计数器；

所述信号监测模块连接所述输入信号采集口、输出信号采集口，并设有监测输出口；其根据所述输入信号采集口、输出信号采集口采集到的信号进行逻辑判断，从所述监测输出口输出监测信号；若复合特定逻辑，则向计数器输出监测信号为低电平0，使计数器复位；否则向计数器输出监测信号为高电平1，使计数器计数；

所述计数器用于在预设时间内进行计数，若计数达到或超过某预设数值，则判定输出控制信号为高电平1，否则输出控制信号为低电平0。

进一步地，所述信号监测模块逻辑判断规则如下：当输入信号采集口、输出信号采集口采集到的信号不相等，且输入信号采集口采集的信号为低电平0，输出信号采集口采集的信号为高电平1时，监测输出口输出监测信号为低电平0；其余，监测输出口输出监测信号为高电平1。

进一步地，所述信号监测模块采集信号的频率远大于所述数据信号的频率；

所述数据信号采用先入先出的规则从所述驱动模块中输入和输出；所述预设时间大于所述数据信号从驱动模块中输入和输出的时间。

进一步地，所述驱动模块内包括逻辑电路模块和模拟电路模块；

所述逻辑电路模块用于接收所述数据输入口输入的数据信号，从所述数据信号中提取控制信号传送给所述模拟电路模块，并将数据信号从所述数据输出口输出；

所述模拟电路模块用于根据所述数据信号，生成对应发光晶片个数的多个驱动信号，驱动对应发光晶片。

进一步地，所述数据输入电路包括第一与门、第二与门和或门；其中第一信号端通过第四二极管连接到第一与门的一个输入端，形成第一输入支路；第二信号端通过第五二极管连接到第二与门的一个输入端，形成第二输入支路；第一与门和第二与门的输出端连接到或门的输入端，所述或门的输出端连接到所述数据输入口；

所述数据输出电路包括第一输出支路和第二输出支路，所述第一输出支路通过所述第三开关器件连接在第一信号端和数据输出口之间；第二输出支路通过所述第四开关器件连接在第二信号端和数据输出口之间；

所述看门狗包括控制输入口和控制输出口，所述控制输入口连接到一第三与门的输出端，所述第三与门的一个输入端连接到数据输出口，另一个输入端通过第二非门连接到第一信号端；所述控制输出口连接到第二与门的另一个输入端和第三开关器件的控制端，通过第一非门连接到第一与门的另一个输入端和第四开关器件的控制端。

本发明第三方面提供了一种LED显示屏，上述LED灯。

本发明提供的LED显示屏，由于其内阵列布置有本申请改进创新后的LED灯，因此无需再对各LED灯的排列或者布线进行特别设计，行与行之间(或者列与列之间)不用改变LED灯排列方向的情况下，相邻行(或者相邻列)之间的首部串接或者尾部串接，避免了原有布线需要首尾相接进行绕线布局的方式，极大的降低了布线的复杂程度。相邻行或者列之间的LED灯也不会产生色彩差异。

进一步地，所述LED灯组成LED阵列，所述LED阵列以相同方向呈阵列排布。

进一步地，还包括数据控制模块；

所述数据控制模块设有若干第一数据口和第二数据口；所述LED阵列的部分LED灯串接在所述第一数据口和第二数据口之间。

进一步地，串接在所述第一数据口和第二数据口之间的LED灯组成的阵列分成多行或多列串接，相邻行之间或者相邻列之间的LED灯首部相接或者尾部相接。

进一步地，所述数据控制模块包括两个物理网口、FPGA和存储器；

所述FPGA包括数据采集及传送模块、第一输出模块、第二输出模块和断路监测模块；

所述数据采集及传送模块与所述两物理网口和存储器连接，用于采集数据包和发送数据包，并从所述数据包中获取数据信号存储至所述存储器；

所述第一输出模块用于调用存储器内存储的数据信号，并将其通过第一数据口发送给相应的串接的LED灯；

所述第二输出模块用于反向调用存储器内存储的数据信号作为备份信号，将所述备份信号通过第二数据口发送给相应的串接的LED灯；

所述第二输出模块与所述第二数据口之间设有备份开关器件，该备份开关器件用于控制所述第二输出模块向外发送备份信号的通断；

所述断路监测模块连接到备份开关器件的控制端以及通过第三二极管连接到所述第二数据口，用于采集第二数据口的数据并输出备份控制信号给所述备份开关器件的控制端。

通过在数据控制模块中的FPGA中设置第一输出模块、第二输出模块和断路检测模块，其可以通过第一输出模块向对应的LED灯串接的灯组中正向输入数据信号，当串接的灯组中有LED灯出现故障导致断路时，断路监测模块可以监测到第二数据口的状态，判断没有接收到数据信号；此时，其可以控制备份开关器件导通，使其通过第二输出模块向外发送反向的备份信号。保证发生故障的LED灯后面的LED灯仍然能够正常工作。

附图说明

图1是现有技术中提供的LED灯的电路框架示意图；

图2是现有技术中提供的一种LED显示屏电路框架示意图；

图3是现有技术中提供的另一种LED显示屏电路框架示意图；

图4是本发明具体实施方式中提供的LED灯的封装结构示意图；

图5是本发明具体实施方式中提供的一种LED灯电路框架示意图；

图6a是本发明具体实施方式中提供的一种进一步细化的LED灯电路框架示意图；

图6b是本发明具体实施方式中提供的另一种进一步细化的LED灯电路框架示意图；

图7是两个信号端中无信号时的波形示意图；

图8是两个信号端中有信号输入时信号波形示意图；

图9是看门狗中两个信号采集端口的采集时钟示意图；

图10是看门狗的内部电路框架示意图；

图11是看门狗中信号监测模块的真值表；

图12是看门狗中计数器进行计数的示意图；

图13是看门狗中计数器计数超出设定值时的示意图；

图14是本发明具体实施方式中提供的一种LED显示屏电路框架示意图；

图15是本发明具体实施方式中提供的LED显示屏初始化上电小于200微秒时的看门狗输出的控制信号示意图；

图16是本发明具体实施方式中提供的LED显示屏通电超过预设时间(200微秒)之后各LED灯内看门狗输出的控制信号示意图；

图17是本发明具体实施方式中提供的LED显示屏开始从第一行左侧输入数据后各LED灯内看门狗输出的控制信号示意图；

图18是本发明具体实施方式中提供的LED显示屏的一种控制示意图；

图19是图18中提供的数据控制模块的具体示意图。

其中，背景技术中附图标记如下：

1’、发光晶片；2’、驱动IC；100’、LED灯；1000’、LED显示屏；

本发明具体实施方式中附图标记如下：

1000、LED显示屏；

100、LED灯；100a、第一信号端；100b、第二信号端；100c、第一电源端；100d、第二电源端；

1、发光晶片；2、驱动芯片；

21、驱动模块；20、数据方向判断及切换模块；

210、逻辑电路模块；211、模拟电路模块；

200、看门狗；201、控制口；202、输出信号采集口；203、输入信号采集口；204、反相器；205、数据方向选择器；206、第一二极管；207、第一开关器件；208、第二二极管；209、第二开关器件；DI、数据输入口；DO、数据输出口；

2001、信号监测模块；2002、计数器；2003、监测输出口；

300、数据控制模块；300a、第一数据口；300b、第二数据口；301、FPGA；302、SDRAM；303、第一物理网口；304、第二物理网口；3011、第一输出模块；3012、第二输出模块；3013、数据采集及传送模块；3014、备份开关器件；3015、断路监测模块；3016、第三二极管；

401、第四二极管；402、第三开关器件；403、第一与门；404、或门；405、第二与门；406、第一非门；407、第二非门；408、第三与门；409、第五二极管；410、第四开关器件；222、控制输出口；333、控制输入口。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本发明的描述中，需要理解的是，术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

实施例1

本例将对本实用新型公开的LED灯100及驱动芯片2的改进进行具体解释说明。驱动芯片2可以作为单独的保护主体得到保护，本里中将其结合再LED灯100中进行具体解释说明，但并不意味着仅保护LED灯100而不保护驱动芯片2。本例中的描述也足以为驱动芯片的技术方案提供支持。

本例公开的LED灯100其机械结构如图4所示，包括驱动芯片2(Driving IC)、发光晶片1、信号端口及电源端口；通常，如果制备成灯珠，则通常还需要通过支架封装，但本例中在实际应用时，并不一定必须进行封装，其也可以直接通过COB(英文名称：Chip OnBoard，中文名称：板上芯片封装)或者COG(英文名称：Chip On Glass；中文名称：玻璃表面芯片封装)的方式将其使用在LED显示屏1000中，因此，只要有本申请中的核心部件驱动芯片2、发光晶片1及本申请中改进创新的数据方向判断及切换模块20即可实现本申请的发明构思。本申请中LED灯100并不需要进行封装成灯珠的形式。LED灯100的基本结构为公众所知，因此并不对LED灯100内的基本结构进行细节的说明，而仅本申请中如何再驱动芯片2内(或者也可在LED灯100中驱动芯片2外)加入的新的数据方向判断及切换模块20进行解释说明。

所述电源端口用于为LED灯100内电路提供电源，即为驱动芯片2和发光晶片1提供电源；所述信号端口用于输入及输出数据信号；本例中所述信号端口包括第一信号端100a和第二信号端100b；电源端口包括第一电源端100c和第二电源端100d；本例中，为便于说明，将第一信号端100a置于左侧，将第二信号端100b置于右侧；数据信号可以从第一信号端100a输入，从第二信号端100b输出，此时该第一信号端100a作为数据信号输入的信号端口，该第二信号端100b作为数据信号输出的信号端口。当然，数据信号也可以从第二信号端100b输入，从第一信号端100a输出，此时该第二信号端100b作为数据信号输入的信号端口，该第一信号端100a作为数据信号输出的信号端口。本例中第一电源端100c为负极(或接地端)VSS，第二电源端100d为正极(VDD)。

如图5所示，所述驱动芯片2内设有驱动模块21(Driving Module，简称DM)；所述发光晶片1连接至所述驱动芯片2，受所述驱动模块21驱动；本例中，所述LED灯100还包括设置在所述驱动芯片2内，与所述驱动模块21连接的数据方向判断及切换模块20；作为替代的方式，也可考虑将该数据方向判断及切换模块20设置在驱动芯片2外部。当然，作为优选的方式，将该驱动模块21连接的数据方向判断及切换模块20集成在驱动芯片2内进一步缩小LED灯100的尺寸，方案更优。如果将数据方向判断及切换模块20设置在驱动芯片2外部，通过模拟电路实现其功能，其好处是无需对驱动芯片2做出改变，但其对LED灯100有新的要求，需要在驱动芯片2外部设置模拟电路实现其功能，使结构更复杂，也可能加大LED灯100的尺寸。

所述数据方向判断及切换模块20(Data Direction Judgment&Switch Module，简称DDJSM)连接所述第一信号端100a和所述第二信号端100b，用于判断所述第一信号端100a和所述第二信号端100b的数据输入方向，自动切换所述数据信号输入的信号端口和输出的信号端口，把数据信号从输入的信号端口导入并传送到所述驱动模块21，接收从所述驱动模块21返回的数据信号，将所述数据信号从数据输出的信号端口输出。

关于数据方向判断及切换模块20实现的具体形式，其并不特别限定。只要能实现对数据输入方向的判断，识别出数据信号从哪个信号端口中输入，并将数据信号从识别出的数据输入的信号端口中输入，经过驱动模块21后再从数据方向判断及切换模块20中的数据输出的端口输出即可。

作为优选的方式，本例中给出了一种LED灯100数据方向判断及切换模块20和驱动模块21的优选实现方式，如图6a所示，其中，所述驱动模块21包括数据输入口DI(DataInput)和数据输出口DO(Data Output)，其内部包括逻辑电路模块210(Logic CircuitModule)和模拟电路模块211(Analog Circuit Module)；所述逻辑电路模块210用于接收所述数据输入口DI输入的数据信号，从所述数据信号中提取控制信号传送给所述模拟电路模块211，并将数据信号从所述数据输出口输出；所述模拟电路模块211用于根据所述数据信号，生成对应发光晶片1对应数量的多个驱动电流，驱动对应发光晶片1，三个发光晶片1共阴极连接。

本例中发光晶片1包括3个，分别为蓝色发光晶片(B)、绿色发光晶片(G)和红色发光晶片(R)。

本例中，所述数据方向判断及切换模块20包括数据输入电路、数据输出电路及看门狗200(Watching Dog,简称：WD)；

所述数据输入电路包括连接到所述数据输入口DI的两条输入支路，所述两条输入支路分别连接至所述第一信号端100a和第二信号端100b；

所述数据输出电路包括连接到所述数据输出口的两条输出支路，所述两条输出支路分别连接至所述第一信号端100a和第二信号端100b；

所述看门狗200用于判断所述第一信号端100a和第二信号端100b内的数据信号输入方向，控制从所述数据输入电路内选择输入支路和从所述数据输出电路内选择输出支路，使所述数据信号总是从其中一个信号端口输入，从另一个信号端口输出。

上述开关器件的逻辑是其控制端或者使能端输入0时，使信号不能通过，如控制端或者使能端输入1时，才使信号通过(有的开关器件也可设置成输入0时使信号通过，输入1时信号不能通过)。比如开关器件可以为三态门(Three state gate)。三态指其输出既可以是一般二值逻辑电路的正常的高电平(逻辑1)或低电平(逻辑0)，又可以保持特有的高阻抗状态(Hi-Z)。处于高阻抗状态时，输出电阻很大，相当于开路，没有任何逻辑控制功能。三态门都有一个控制使能端(本例简称控制端)，来控制门电路的通断。可以具备这三种状态的器件就叫做三态门(或称三态器件)。当控制端输入有效时，三态门呈现正常的"0"或"1"的输出；当控制端输入无效时，三态门给出高阻态输出。

具体的，所述数据输入电路包括数据方向选择器205，所述数据方向选择器205分别连接所述第一信号端100a、所述第二信号端100b、看门狗200及所述驱动模块21的数据输入口DI，形成两条输入支路连接至所述驱动模块21的数据输入口DI，用于根据看门狗200发送的控制信号切换数据信号输入端口，将数据信号从选择器输出至所述驱动模块21的数据输入口DI。具体的，为区别起见，连接第一信号端100a和数据方向选择器205的输入支路称为第一输入支路；连接第二信号端100b和数据方向选择器205的输出支路称为第二输出支路；

所述数据输出电路连接至所述驱动模块21的数据输出口DO，并包括两条设有开关器件的输出支路，分别连接至所述第一信号端100a和第二信号端100b，为区别起见，连接第一信号端100a的输出支路称为第一输出支路；连接第二信号端100b的输出支路称为第二输出支路；所述两个开关器件总是工作在反相状态；本例中两个开关器件分别命名为第一开关器件207和第二开关器件209。其中，与第一信号端100a连接的开关器件为第一开关器件207，与第二信号端100b连接的开关器件为第二开关器件209。由于上述两个开关器件总是工作在反相状态，因此，两条输出支路总是择一输出。

所述看门狗200连接所述数据输入口DI、数据输出口DO、数据方向选择器205和数据输出电路上的开关器件，用来采集数据输入口DI和数据输出口DO的信号，识别数据信号输入的端口和输出的端口；并发出控制信号给所述数据方向选择器205及所述数据输出电路上的两个开关器件；所述两个开关器件和所述看门狗200之间的线路上择一设置反相器204。

上述输入支路和输出支路的设置总是使得从数据信号从其中一个端口连接的输入支路中输入，从另一个端口连接的输出支路中输出。即，如果数据信号从与第一信号端100a连接的第一输入支路中输入驱动模块21的数据输入口DI，则驱动模块21的数据输出口DO中输出数据信号从与第二信号端100b连接的第二输出支路中输出。反之，如果数据信号从与第二信号端100b连接的第二输入支路中输入驱动模块21的数据输入口DI，则其驱动模块21的数据输出口DO中输出数据信号从与第一信号端100a连接的第一输出支路中输出。

进一步地，所述数据方向选择器205包括第一信号口、第二信号口、数据输出口DO和选择口；

所述第一信号端100a通过一第一二极管206与所述第一信号口连接，也即第一输入支路上设有第一二极管206，所述第二信号端100b通过一第二二极管208与所述第二信号口连接，也即第二输入支路上设有第二二极管208；所述数据输出口DO连接至所述驱动模块21的数据输入口DI；

所述驱动模块21的数据输出口通过一第一开关器件207连接至所述第一信号端100a，通过一第二开关器件209连接至所述第二信号端100b；也即第一输出支路上设有第一开关器件207；第二输出支路上设有第二开关器件209；

所述看门狗200包括输入信号采集口203、输出信号采集口202和控制口201；

所述输入信号采集口203连接至所述数据方向选择器205的第一信号口；所述输出信号采集口202连接至所述驱动模块21的数据输出口；所述控制口201分别连接至所述数据方向选择器205的选择口、第一开关器件207和第二开关器件209的控制端，在所述控制口201与第二开关器件209的控制端上设置一反相器204。

以上反相器204设置在第二开关器件209上，原因是输入信号采集口203连接在第一输入支路上，如果将输入信号采集口203连接在第二输入支路上，则可考虑将反相器204设置在第一开关器件207上。也即，所述输入信号采集口203连接至所述数据方向选择器205的第二信号口；所述输出信号采集口202连接至所述驱动模块21的数据输出口；所述控制口201分别连接至所述数据方向选择器205的选择口、第一开关器件207和第二开关器件209的控制端，在所述控制口201与第一开关器件207的控制端上设置一反相器204。

这样的设计，目的是使得数据信号的输入输出符合以下结果：从第一输入支路输入时，数据信号从第二输出支路中输出；或者数据信号从第二输入支路输入时，数据信号从第一输出支路中输出。

为解释本申请中看门狗200的工作原理，先对本申请中的数据信号以及看门口采集数据的原理进行解释说明。

如图7所示，该图表示的是第一信号端100a和第二信号端100b如果无信号输入时的波形示意图；因第一信号端100a和第二信号端100b内设有上拉电阻(图中未示出)，因此第一信号端100a和第二信号端100b在无信号输入时，其信号总是为输出高电平1。

如图8所示，该图表示的是第一信号端100a和第二信号端100b中如果有数据信号输入或者输出时的波形图。在LED显示领域中，常见采用数据信号的频率为1.6M赫兹(Hz)，也即信号周期为T＝625ns(中文名称：纳秒；英文名称：nanosecond)。该波形图中，一个周期内总是高电平起，然后由低电平结尾，如果在一个信号周期内为例)中的占空比为70％(约438ns)，则表示一个信号周期内表征的信号为高电平1，也即该数据位的数据为1。如果在一个信号周期内中的占空比为30％(约187ns)，则表示一个信号周期内表征的信号为低电平0，也即该数据位的数据为0。该数据信号采用先入先出列队(英文简称：FIFO；英文全称：First Input First Output)的方式移位进入驱动模块21的数据输入口DI，并从数据输出口DO中移位输出。

然而，看门狗200在进行信号采集时，其采集信号的时钟如图8所示，其被设定为采集频率远大于上述数据信号的频率，其采集频率为100MHz，远远大于数据信号的频率，此时信号采集的时钟周期为T0＝10ns，此时T＝62.5T0。也就意味着，在一个数据信号的信号周期内，看门狗200会采集62.5次，如果第一信号端100a或者第二信号端100b内无信号传输，看门狗200采集的数据将永远为高电平1。如果有数据信号开始流动，则看门狗200采集的采集信号中，一个信号周期内，肯定包括部分高电平1，也包括部分低电平0。由于输入信号采集口203、输出信号采集口202分别采集输入的数据信号和输出的数据信号，由于数据传输时采用的先入先出列队的方式，因此输入信号采集口203和输出信号采集口202不一定是相等的。通过这种方式，只要从输入信号采集口203上采集到低电平0，则表示已经有数据开始输入了。

具体的，如图10所示，下边对看门狗200的一种实施方式进行解释说明，所述看门狗200包括信号监测模块2001(Signal Detection Module)和计数器2002(Counter)；

所述信号监测模块2001连接所述输入信号采集口203、输出信号采集口202，并设有监测输出口2003；其根据所述输入信号采集口203、输出信号采集口202采集到的信号进行逻辑判断，从所述监测输出口2003输出监测信号；若复合特定逻辑，则向计数器2002输出监测信号为低电平0，使计数器2002复位；否则向计数器2002输出监测信号为高电平1，使计数器2002计数；

所述计数器2002用于在预设时间内进行计数，若计数达到或超过某预设数值，则判定输出控制信号为高电平1，否则输出控制信号为低电平0。

看门狗200在工作时计数器2002会不断累加，比如默认设定预设时间为200μS(微秒)时，计数器2002将累加到一个预设数值为“a”,当计数器2002累计计数达到a时，继续累加仍然为a，同时看门狗200的控制信号输出为高电平1，但是当计数器2002的数值＜a时，看门狗200(WD)的控制信号输出为低电平0。

如图11所示表格，所述信号监测模块2001的逻辑判断规则如下：所述信号监测模块2001逻辑判断规则如下：当输入信号采集口203、输出信号采集口202采集到的信号不相等，且输入信号采集口203采集的信号为低电平0，输出信号采集口202采集的信号为高电平1时，监测输出口2003输出监测信号为低电平0；其余，监测输出口2003输出监测信号为高电平1。

也即，当输入信号采集口203为0，输出信号采集口202输出为1时，监测输出口2003输出低电平0；当输入信号采集口203为1，输出信号采集口202输出为1时，监测输出口2003输出低电平1；当输入信号采集口203为0，输出信号采集口202输出为0时，监测输出口2003输出低电平1；当输入信号采集口203为1，输出信号采集口202输出为0时，监测输出口2003输出低电平1。

如图12所示，其计数器2002总是在预设时间内进行计数，所述预设时间大于所述数据信号从驱动模块21中输入和输出的时间，也即数据信号的位数，本例中，数据信号包括48bit，也即驱动模块21中从输入到输出的时间为30微秒(μs)，本例中设置该预设时间为200微秒，远超数据信号的长度。看该图可知，只要出现当输入信号采集口203为0，输出信号采集口202输出为1的情况，监测输出口2003就会输出低电平0给计数器2002，使计数器2002复位重新计数，控制口201输出低电平0，此时，数据方向选择器205的选择口收到该控制信号0，将第一输入支路选通，第二输入支路关闭，使数据信号从第一信号端100a输入；由于控制口201输出低电平给第一开关器件207的控制端，使第一开关器件207关闭，第一输出支路关闭；由于控制口201输出的低电平经反相器204反相后变为高电平输出给第二开关器件209，使得第二开关器件209导通，第二输出支路导通；数据信号从第二信号端100b中输出。也即数据信号从左侧第一信号端100a输入，从右侧的第二信号端100b输出。

如图13所示，只有在预设时间200微秒内没有出现输入信号采集口203为0，输出信号采集口202输出为1的状态时，监测输出口2003才会持续输出1，使得计数器2002持续计数，达到或超过其设定的预设数值a时，控制口201会输出高电平1。也即数据方向选择器205的选择口收到该控制信号1，将第二输入支路选通，第一输入支路关闭，使数据信号从第二信号端100b输入；由于控制口201输出高电平给第一开关器件207的控制端，使第一开关器件207导通，第一输出支路导通；由于控制口201输出的高电平经反相器204反相后变为低电平输出给第二开关器件209，使得第二开关器件209关闭，第二输出支路关闭；数据信号从第一信号端100a中输出。同时，由于从数据输出口输出数据信号经过第一开关器件207后，又经过第一二极管206，被输入信号采集口203采集到，此时，输入信号采集口203和输出信号采集口202采集到的信号总是相等，因此，会维持控制口201输出高电平1。使得数据信号从右侧的第二信号端100b输入，从左侧的第一信号端100a输出。

作为另一种方式，本例中给出了另一种LED灯100数据方向判断及切换模块20和驱动模块21的实现方式，如图6b所示，所述数据方向判断及切换模块20同样包括数据输入电路、数据输出电路及看门狗200(Watching Dog,简称：WD)；

所述数据输入电路包括连接到所述数据输入口DI的两条输入支路，所述两条输入支路分别连接至所述第一信号端100a和第二信号端100b；

所述数据输出电路包括连接到所述数据输出口的两条输出支路，所述两条输出支路分别连接至所述第一信号端100a和第二信号端100b；

所述看门狗200用于判断所述第一信号端100a和第二信号端100b内的数据信号输入方向，控制从所述数据输入电路内选择输入支路和从所述数据输出电路内选择输出支路，使所述数据信号总是从其中一个信号端口输入，从另一个信号端口输出。

所述数据输入电路上包括第一与门403、第二与门405和或门404；其中第一信号端100a通过第四二极管401连接到第一与门403的一个输入端，形成第一输入支路；第二信号端100b通过第五二极管409连接到第二与门405的一个输入端，形成第二输入支路；第一与门403和第二与门405的输出端连接到或门404的输入端，所述或门404的输出端连接到所述数据输入口DI。

所述数据输出电路包括第一输出支路和第二输出支路，所述第一输出支路通过所述第三开关器件402连接在第一信号端100a和数据输出口DO之间；第二输出支路通过所述第四开关器410件连接在第二信号端100b和数据输出口DO之间。

所述看门狗200包括一控制输入口333和控制输出口222，所述控制输入口333连接到一第三与门408的输出端，所述第三与门408的一个输入端连接到数据输出口DO，另一个输入端通过第二非门407连接到第一信号端100a；所述控制输出口222连接到第二与门405的另一个输入端和第三开关器件402的控制端，通过第一非门406连接到第一与门403的另一个输入端和第四开关器件410的控制端。

该种数据方向判断及切换模块20同样使得数据信号的输入输出符合以下结果：从第一输入支路输入时，数据信号从第二输出支路中输出；或者数据信号从第二输入支路输入时，数据信号从第一输出支路中输出。

其工作过程描述如下：系统设定，当看门狗200的控制输入口333收到输入信号为1时，看门狗200内部的计数器清零重置，在计数器没有达到设定值为a之前(如果不停计数的话200微秒将达到设定值a)，控制信号222的输出为0，当控制输入口333收到输入信号为0的时候，看门狗200内部的计数器则持续计数，一直达到值a之后(也即200微秒之后)，则控制输出口222输出为1。

上电以后，还没有数据信号之前，看门狗200里面的计数器开始计数，在200微秒内，计数器未达到设定值a之前，看门狗200控制输出口222输出的值为0，经过第一非门406以后则为1。此时，如果有数据信号从第一信号端100a输入，则一定包含0和1电平信号，所以经过第一与门403之后的信号电平始终保持和第一信号端100b输入的信号电平一致(因为来自第一非门406的电平为1)，然后再经过或门404。或门404同时接收来自第二与门405的信号，而第二与门405来自第五二极管409的信号为高电平1，来自控制输出口222的信号为0，则通过第二与门405输出给或门404的信号一定是0，则通过或门404的信号保持原样输入到数据输入口DI，然后从数据输出口DO输出，此时，第三开关402的控制信号是0电平(来自控制输出口222)，所以不会从第三开关器件402输出，而只会从第四开关器件410输出(第四开关器件410的控制信号经过第一非门406的反向电平之后是1)。

如果信号持续从第一信号端100a输入，那么经过第四二极管401之后的电平始终会包含电平信号0，电平信号0经过第二非门407之后就变成电平信号1，而第三与门408还接收来自数据输出口DO的数据信号，数据信号无论是信号1还是信号0，都包含至少30％的高电平信号，在100MHz的时钟条件下，每个信号625ns时间内会检测62.5次，那么在200微秒内有足够的时间会检测到同时为1的输入信号，则第三与门408将会输出电平信号1到控制输入口333，使得看门狗200内部的时钟在200微秒内不断重置，始终让控制输出口222输出控制信号0，从而保证数据从第一信号端100a输入，从第二信号端100b输出。

如果没有信号从第一信号端100a输入，第四二极管401的输出信号为1，经过第二非门407之后变为0，传送到第三与门408之后输入到控制输入口333的电平信号为0，那么看门狗200的计数器不断计数一直达到值a,则控制输出口222控制信号输出为1，经过第一非门406之后输出给第一与门403和第四开关器件410的信号为0，则第一与门403始终输出信号0给或门404，此时，如果有信号从第二信号端100b输入，则经过第五二极管409之后输入到第二与门405，因为通过控制输出口222给到第二与门405的信号是1，则来自第五二极管409的信号经过第二与门405之后还是保持一致，通过或门404之后的信号也保持一致，一直输入到数据输入口DI，再从数据输出口DO输出，因为第四开关器件410的控制信号是0，所以不会从第四开关器件410输出，而是通过第三开关器件402输出到第一信号端100b，与此同时，通过第三开关器件402的信号还会从第四二极管401返回到第二非门407，再输出到第三与门408，则第三与门408接收到的信号始终是0和1相反的状态，则控制输入口333接收到信号始终为0。所以控制输出口222始终保持输出为1信号，维持信号从第二信号端100b输入导通到第一信号端100a输出。

本例提供的LED灯100，其两个信号端口不再区分数据方向，都可以输入和输出数据信号。通过数据方向判断及切换模块20判断所述第一信号端100a和所述第二信号端100b的数据信号方向，自动切换所述数据信号输入的端口和输出的端口，把数据信号从数据输入的信号端口输入，输出到所述驱动模块21，接收从所述驱动模块21返回的数据信号，将所述数据信号从数据输出的信号端口输出。使得其用在LED显示屏1000等设备中时，其无需再对各LED灯100的排列或者布线进行特别设计，在行与行之间(或者列与列之间)不用改变LED灯100排列方向的情况下，相邻行(或者相邻列)之间的LED灯100首部串接或者尾部串接，避免了原有布线需要首尾相接进行绕线布局的方式，极大的降低了布线的复杂程度。相邻行或者列之间的LED灯100也不会产生色彩差异。

实施例2

本例将对本发明公开的LED显示屏1000进行具体解释说明。本例中以图6a中所示的LED灯为例制作LED显示屏1000。

如图14所示，本例中提供了一种LED显示屏1000，包括LED阵列，所述LED阵列包括实施例1中描述的以相同方向呈阵列排布的LED灯100。

其中，如图18所示，所述LED显示屏1000还包括数据控制模块300(Data ControlModule，简称DCM)；所述数据控制模块300设有若干第一数据口300a和第二数据口300b；所述LED阵列的部分LED灯100成组串接在所述第一数据口300a和第二数据口300b之间。数据信号从第一数据口300a传入LED灯100中，传向第二数据口300b。

其中，串接在所述第一数据口300a和第二数据口300b之间的LED灯100组成的阵列组分成多行或多列串接，相邻行之间或者相邻列之间的LED灯100首部相接或者尾部相接。

本例中，呈阵列显示的LED显示屏1000，一个显示屏内的所有LED灯100，可以全部串接形成一个灯组，或者可以分成若干LED串接形成的灯组。串接时，其可以呈行(或者也可成列)依次串接，以成行串接为例，串接时优选相邻行之间首部串接或者尾部串接。

具体的，所谓首部串接或者尾部串接指：各行内的LED灯100串接，其行内尾部的LED灯100与相邻行尾部的LED灯100连接，或者行内头部的LED灯100与相邻行头部的LED灯100连接，使串接的各行LED灯100形成首部串接及尾部串接的蛇形。比如以图14示所示为例，LED显示屏1000内某一灯组包括4行LED灯100；该灯组内的LED灯100呈相同方向放置，使左侧的信号端口均为第一信号端100a，右侧的端口均为第二信号端100b；可以看出，各行中除首尾外，行内各相邻LED灯100均为后一个LED灯100的第一信号端100a连接前一个LED灯100的第二信号端100b。各行首尾则采用首部串接或者尾部串接的方式，也即，第一行内第一个LED灯100(或称首部LED灯或者头部LED灯)的第一信号端100a连接数据控制模块300的第一数据口300a，第一行尾部的LED灯100连接到第二行尾部的LED灯100，第二行头部的LED灯100连接第三行头部的LED灯100；第三行尾部的LED灯100连接第四行尾部的LED灯100；第四行头部的LED灯100连接到第二数据接口。

其工作过程描述如下：

如图15所示，当系统上电时，第一信号端100a和第二信号端100b均没有数据信号输入，第一信号端100a和第二信号端100b上因上拉电阻，上电后被拉高，默认持续输出高电平，看门狗200的计数器2002开始工作，还没有达到200微秒时，看门狗200的控制口201输出的控制信号为0。

如图16所示，如果LED显示屏通电超过200微秒没有数据信号输入，之后各LED灯的看门狗200的控制口201输出的控制信号的1。允许数据信号从第二信号端100b进入第二输入支路，数据信号通过数据方向选择器205输入到驱动模块21的数据输入口DI，然后从驱动模块21的数据输出口输出，通过第一输出支路从第一信号端100a输出。但此时，并没有数据信号输入。

如图17所示，如果系统从左边开始发送数据信号，信号从左边输入的状态下，输入信号采集口203的输入信号一定会在200微秒内包含低电平0信号，输出信号采集口202的数据信号也一定会包含高电平1信号，看门狗200的计数器2002在200微秒内一直保持重置状态，看门狗200的控制口201输出给保持数据方向选择器205的控制信号持续为低电平0，一直保证信号从从左侧的第一信号端100a往右侧的第二信号端100b导通。数据方向选择器205收到信号0，第一开关器件207关闭，第二开关器件209导通，使得第一输入支路和第二输出支路形成通路，将第一信号端100a输入的数据信号通过数据方向选择器205输入到驱动模块21的数据输入口DI，然后从驱动模块21的数据输出口输出，通过第二开关器件209往第二信号端100b输出到下一个LED灯。

对于第二行最右边的LED灯100而言，信号来自于第一行最右边的LED灯100，数据信号从第二信号端100b往第一信号端100a传输，所以在200微秒内一定没有信号从第一信号端100a输入，则看门狗200在200微秒内不断计数，并在达到200微秒后，看门狗200的计数器2002达到设定的值，则控制口201输出的控制信号201将输出为1，则此时数据方向选择器205将接收到高电平1，选通第二输入之路；同时，使第一开关器件207导通，第二开关器件209关闭，选通第一输出支路；使数据信号从第二信号端100b通过第二输入之路通过数据方向选择器205传送到驱动模块21的数据输入口DI，然后再从数据输出口DO输出，通过第一输出支路往第一信号端100a方向传送。此时，数据输出口DO的输出信号既输入到输出信号采集口202，也通过第一开关器件207以及第一二极管206回传到输入信号采集口203，那么输入信号采集口203和输出信号采集口202的采集信号始终保持相同的输入信号0或者1，此时看门狗200不执行任何动作，控制口201保持输出高电平1。所以，只要第二信号端100b的信号一直持续不断，则能一直往第一信号端100a传输。

对于第三行的LED灯100，其信号从左边开始输入，其中最左边的LED灯100的数据信号来自于第二行最左边的LED灯100。第三行中的LED灯100，其数据信号均从第一信号端100a输入，从第二信号端100b输出。输入信号采集口203的输入信号一定会在200微秒内包含低电平0信号，输出信号采集口202的数据信号也一定会包含高电平1信号，看门狗200的计数器2002在200微秒内保持重置状态，看门狗200的控制口201输出给保持数据方向选择器205的控制信号持续为低电平0，保证信号从从左侧的第一信号端100a往右侧的第二信号端100b导通。数据方向选择器205收到信号0，第一开关器件207关闭，第二开关器件209导通，使得第一输入支路和第二输出支路形成通路，将第一信号端100a输入的数据信号通过数据方向选择器205输入到驱动模块21的数据输入口DI，然后从驱动模块21的数据输出口输出，通过第二开关器件209往第二信号端100b输出到下一个LED灯。

第四行的LED灯100的信号数据传送方向和控制逻辑与第二行的相同，不再赘述。

本例提供的LED显示屏1000，由于其内阵列布置有本申请改进创新后的LED灯100，因此无需再对各LED灯100的排列或者布线进行特别设计，行与行之间(或者列与列之间)不用改变LED灯100排列方向的情况下，相邻行(或者相邻列)之间的首部串接或者尾部串接，避免了原有布线需要首尾相接进行绕线布局的方式，极大的降低了布线的复杂程度。相邻行或者列之间的LED灯100也不会产生色彩差异。

实施例3

申请人在研发过程中发现，现有LED显示屏1000，其信号数据总是单向传输，要求数据信号总是从信号输入端进入，从信号输出端输出；此时，当其中任意一个LED灯发生故障信号中断时，数据信号无法再继续往下传送，故障LED灯100以及其后续的正常LED灯100均无法正常工作。

如图18所示，即使以本申请中改进以后的实施例2中的LED显示屏1000，采用单向传输的方式，如果有LED灯100出现故障，也会导致数据信号无法继续传送。比如，途中第二行中间的一个LED灯损坏，传导的数据信号在这个LED灯的位置被中断，则这个LED灯左侧开始串接的剩下的所有LED灯100将被中断信号。导致显示故障。

作为改进，申请人对数据控制模块300进行改进，如图19所示，所述数据控制模块300包括两个物理网口(PHY1、PHY2)、FPGA301和存储器；本例中存储器为SDRAM(中文名称：同步动态随机存取内存，英文名称：Synchronous Dynamic Random-Access Memory)302。

所述FPGA301包括数据采集及传送模块3013(Data Collection&TransmitModule)、第一输出模块3011(First Output Module)、第二输出模块3012(Second OutputModule)和断路监测模块3015(Break-off Monitoring Module)；

所述数据采集及传送模块3013与所述两物理网口和存储器连接，用于采集数据包和发送数据包，并从所述数据包中获取数据信号存储至所述存储器；具体的，两物理网口包括第一物理网口303(PHY1)和第二物理网口304(PHY2)；数据采集及传送模块3013从第一物理网口303中接收数据包，并通过第二物理网口304发送数据包。并对采集的数据包从中获取用于数据控制模块300对相应的LED阵列进行控制的数据信号。

所述第一输出模块3011用于调用存储器内存储的数据信号(图18、图19中标记为Data1、Data2……)，并将其通过第一数据口300a发送给相应的串接的LED灯100形成的灯组；数据信号从各串接的LED灯100中从第一个向最后一个传输。各LED灯100各自从中获取其相应的驱动信号，驱动各LED灯100内的发光晶片1发光。

所述第二输出模块3012用于调用存储器内存储的数据信号的反向信号作为备份信号(图18、图19中标记为Data1’、Data2’……)，将所述备份信号通过第二数据口300b发送给相应的串接的LED灯100形成的灯组；也即，备份信号从最后一个LED灯100反向向第一个LED灯100传输。

所述第二输出模块3012与所述第二数据口300b之间设有备份开关器件3014，该备份开关器件3014用于控制所述第二输出模块3012向外发送备份信号的通断；

所述断路监测模块3015分别连接到备份开关器件3014的控制端以及通过第三二极管3016连接到所述第二数据口300b，用于采集第二数据口300b的数据并输出备份控制信号给所述备份开关器件3014的控制端。

其工作过程描述如下：

以图6a中的数据方向判断及切换模块20为例，正常工作时，第一输出模块3011调用存储器内存储的数据信号，并将其通过第一数据口300a从第一行左侧的LED灯100开始发送给串接在第一数据口300a和第二数据口300b之间的LED灯100，当第二行中出现故障LED灯100时。故障LED灯左侧开始的所有LED灯100将被中断数据信号，其故障LED灯100以后的LED灯100的看门狗200输入信号采集口203和输出信号采集口202采集的信号都为1。这种状况持续200微秒之后，数据控制模块300的断路监测模块3015监测到第二数据口300b上从第三二极管3016输入的数据信号中断超过200微秒，此时断路监测模块3015将发出控制信号，使备份开关器件3014导通，让数据控制模块300的备份信号Data 1’发出，因此，最后一行最左边的LED灯将接收到备份信号Data 1’，备份信号Data 1’与数据信号Data1的数据序列是反向关系，因此可以从最后一行最左边的LED灯开始，将信号一直传送到第二行损坏的LED灯左边的那颗LED灯，并保证图像与原来一致。从而使得整个LED矩阵除了损坏的LED灯之外还能正常工作。

同时，还可以以同样的方式驱动另外一个或者多个LED灯组，并将不同的LED灯组图像拼接成完整的图像。

通过在数据控制模块300中的FPGA301中设置第一输出模块3011、第二输出模块3012和断路检测模块，其可以通过第一输出模块3011向对应的LED灯100串接的灯组中正向输入数据信号，当串接的灯组中有LED灯100出现故障导致断路时，断路监测模块3015可以监测到第二数据口300b的状态，判断没有接收到数据信号；此时，其可以控制备份开关器件3014导通，使其通过第二输出模块3012向外发送反向的备份信号。保证发生故障的LED灯100后面的LED灯100仍然能够正常工作。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种LED灯，包括驱动芯片、发光晶片、信号端口及电源端口，所述驱动芯片内设有驱动模块；所述电源端口用于为LED灯内电路提供电源；所述信号端口用于输入及输出数据信号；所述发光晶片连接至所述驱动芯片，受所述驱动模块驱动；

其特征在于，所述信号端口包括第一信号端和第二信号端；

所述LED灯还包括设置在所述驱动芯片内或者所述驱动芯片外，与所述驱动模块连接的数据方向判断及切换模块；

所述数据方向判断及切换模块连接所述第一信号端和所述第二信号端，用于判断所述第一信号端和所述第二信号端的数据信号输入方向，自动切换所述数据信号输入的信号端口和输出的信号端口，把数据信号从输入的信号端口导入并传送到所述驱动模块，接收从所述驱动模块返回的数据信号，再将所述数据信号从数据输出的信号端口输出；

所述驱动模块包括数据输入口和数据输出口；

所述数据方向判断及切换模块包括数据输入电路、数据输出电路及看门狗；

所述数据输入电路包括连接到所述数据输入口的两条输入支路，所述两条输入支路分别连接至所述第一信号端和第二信号端；

所述数据输出电路包括连接到所述数据输出口的两条输出支路，所述两条输出支路分别连接至所述第一信号端和第二信号端；

所述看门狗用于判断所述第一信号端和第二信号端内的数据信号输入方向，控制从所述数据输入电路内选择输入支路和从所述数据输出电路内选择输出支路，使所述数据信号总是从其中一个信号端口输入，从另一个信号端口输出。

2.根据权利要求1所述的LED灯，其特征在于，所述数据方向判断及切换模块设置在所述驱动芯片内。

3.根据权利要求1所述的LED灯，其特征在于，所述数据输入电路包括数据方向选择器；所述数据方向选择器分别连接所述第一信号端、所述第二信号端、看门狗及所述驱动模块的数据输入口；所述数据方向选择器连接第一信号端和所述第二信号端形成两条输入支路，用于根据看门狗发送的控制信号切换连接数据信号输入的信号端口，选择输入支路，将数据信号从数据方向选择器输出至所述驱动模块的数据输入口；

所述数据输出电路连接至所述驱动模块的数据输出口，并包括两条设有开关器件的输出支路，分别连接至所述第一信号端和所述第二信号端，所述两个开关器件总是工作在反相状态；

所述看门狗直接或间接连接所述数据输入口、数据输出口和数据方向选择器和数据输出电路上的开关器件，用来采集所述数据输入口和数据输出口的信号，识别数据信号输入的信号端口和输出的信号端口；并发出控制信号给所述数据方向选择器及所述数据输出电路上的两个开关器件，两个开关器件和所述看门狗之间的线路上择一设置反相器。

4.根据权利要求3所述的LED灯，其特征在于，所述数据方向选择器包括第一信号口、第二信号口、数据输出口和选择口；

所述第一信号端通过第一二极管与所述第一信号口连接，所述第二信号端通过第二二极管与所述第二信号口连接；所述数据输出口连接至所述驱动模块的数据输入口；

所述驱动模块的数据输出口通过第一开关器件连接至所述第一信号端，通过一第二开关器件连接至所述第二信号端；

所述看门狗包括输入信号采集口、输出信号采集口和控制口；

所述输入信号采集口连接至所述数据方向选择器的第一信号口；所述输出信号采集口连接至所述驱动模块的数据输出口；所述控制口分别连接至所述数据方向选择器的选择口、第一开关器件和第二开关器件的控制端，在所述控制口与第二开关器件的控制端上设置一反相器；或者，

所述输入信号采集口连接至所述数据方向选择器的第二信号口；所述输出信号采集口连接至所述驱动模块的数据输出口；所述控制口分别连接至所述数据方向选择器的选择口、第一开关器件和第二开关器件的控制端，在所述控制口与第一开关器件的控制端上设置一反相器。

5.根据权利要求4所述的LED灯，其特征在于，所述看门狗包括信号监测模块和计数器；

所述信号监测模块连接所述输入信号采集口、输出信号采集口，并设有监测输出口；其根据所述输入信号采集口、输出信号采集口采集到的信号进行逻辑判断，从所述监测输出口输出监测信号；若复合特定逻辑，则向计数器输出监测信号为低电平0，使计数器复位；否则向计数器输出监测信号为高电平1，使计数器计数；

所述计数器用于在预设时间内进行计数，若计数达到或超过某预设数值，则判定输出控制信号为高电平1，否则输出控制信号为低电平0。

6.根据权利要求5所述的LED灯，其特征在于，所述信号监测模块逻辑判断规则如下：当输入信号采集口、输出信号采集口采集到的信号不相等，且输入信号采集口采集的信号为低电平0，输出信号采集口采集的信号为高电平1时，监测输出口输出监测信号为低电平0；其余，监测输出口输出监测信号为高电平1。

7.根据权利要求6所述的LED灯，其特征在于，所述信号监测模块采集信号的频率远大于所述数据信号的频率；

所述数据信号采用先入先出的规则从所述驱动模块中输入和输出；所述预设时间大于所述数据信号从驱动模块中输入和输出的时间。

8.根据权利要求1所述的LED灯，其特征在于，所述驱动模块内包括逻辑电路模块和模拟电路模块；

所述逻辑电路模块用于接收所述数据输入口输入的数据信号，从所述数据信号中提取控制信号传送给所述模拟电路模块，并将数据信号从所述数据输出口输出；

所述模拟电路模块用于根据所述数据信号，生成对应发光晶片个数的多个驱动信号，驱动对应发光晶片。

9.根据权利要求1所述的LED灯，其特征在于，所述数据输入电路包括第一与门、第二与门和或门；其中第一信号端通过第四二极管连接到第一与门的一个输入端，形成第一输入支路；第二信号端通过第五二极管连接到第二与门的一个输入端，形成第二输入支路；第一与门和第二与门的输出端连接到或门的输入端，所述或门的输出端连接到所述数据输入口；

所述数据输出电路包括第一输出支路和第二输出支路，所述第一输出支路通过第三开关器件连接在第一信号端和数据输出口之间；第二输出支路通过第四开关器件连接在第二信号端和数据输出口之间；

所述看门狗包括控制输入口和控制输出口，所述控制输入口连接到一第三与门的输出端，所述第三与门的一个输入端连接到数据输出口，另一个输入端通过第二非门连接到第一信号端；所述控制输出口连接到第二与门的另一个输入端和第三开关器件的控制端，通过第一非门连接到第一与门的另一个输入端和第四开关器件的控制端。