JP3231463U - 駆動チップ、ｌｅｄランプ及びｌｅｄ表示画面 - Google Patents

Abstract

【課題】配線の複雑さを大幅に低減し、隣接する行又は列の間のＬＥＤランプに色差が生じることがない駆動チップ、ＬＥＤランプ及びＬＥＤ表示画面を提供する。【解決手段】駆動チップ内又は駆動チップ外に設けられ、駆動モジュール２１に接続されたデータ方向判断及び切り替えモジュール２０を含むＬＥＤランプ１００であって、２つの信号ポート１００ａ、ｂがデータ方向を区別せず、いずれもデータ信号を入出力する。データ方向判断及び切り替えモジュールが、第１の信号ポート及び第２の信号ポートのデータ信号方向を判断し、データ信号の入力ポートと出力ポートを自動的に切り替える。【選択図】図６ａ

Description

本願は、ＬＥＤ分野に属し、特に、駆動ＩＣが内蔵されたＬＥＤランプに関する。

ＬＥＤ表示画面は、ＬＥＤランプをアレイ状に配置して形成したものであることが知られており、現在、市場で先進的な方式は、駆動ＩＣが内蔵されたＬＥＤランプを使用してＬＥＤ表示画面を製造することである。このようなＬＥＤランプ１００’は、図１に示すように、複数の信号ポート及び電源ポートが設けられた駆動ＩＣ２’を含み、電源ポートは、正極ポート及び負極ポートを含み、かつ外部電源に接続されて電源回路を形成し、駆動ＩＣ２’及び発光ウェハ（ＬＥＤ発光ウェハ）１’に電源を供給し、信号ポートは、信号入力端及び信号出力端を含み、制御信号は、ＬＥＤ表示画面の制御モジュール又は上位ＬＥＤランプ１００’から信号入力端に入り、信号出力端から制御信号を次のＬＥＤランプ１００’に伝送する。その内部に制御ピン（図示せず）が設けられ、制御ピンがそれぞれ３つの発光ウェハ１’（青色発光ウェハ、緑色発光ウェハ及び赤色発光ウェハ）に接続され、３つの発光ウェハ１’が共通陽極を有する（共通陰極を有してもよい）。

現在、上記ＬＥＤランプ１００’は、アレイ状に配列されてＬＥＤ表示画面１０００’を形成する際に、その信号ポートが信号入力端と信号出力端を有するため、制御信号を常に信号入力端から入力し、信号出力端から出力することが要求されている。図２に示すように、全てのＬＥＤランプ１００’のランプビーズが同じ方式で配列されていれば、制御信号を横方向に伝送する（列で縦方向に伝送してもよい）ことを例として、同じ行のＬＥＤランプ１００’の信号線が順次伝導し、かつ隣接する行の間のＬＥＤランプ１００’が信号線を介して首尾接続される。具体的には、各行の各ＬＥＤランプ１００’を左から右に直列接続し、各行の最後のＬＥＤランプまで接続するとき、最後のＬＥＤランプ１００’の信号出力端と次の行の信号入力端を信号線を介して直列接続し、伝導を再開始する。この方法の欠点は、隣接する行のＬＥＤランプ１００’の間の首尾接続された信号線が長く巻く必要があり、配線の複雑さが増大することである。特に、透明なＬＥＤ表示画面１０００’の分野では、回線設計への要件は非常に簡単であり、初めから線を巻くと回線設計の複雑さは増大し、かつ導電路の配置などの他の機能は困難になる。

配線をより簡単にするために、本出願人は、隣接する行のＬＥＤランプ１００’を１８０度回転させて逆方向に取り付け、かつ隣接する行の間に首部を直列接続するか又は尾部を直列接続する。例えば、奇数行に順方向に取り付け、偶数行に逆方向に取り付け、奇数行には、信号入力端が左にあり、信号出力端が右にあり、制御信号が左から右に伝送され、偶数行には、逆に、信号入力端が右にあり、信号出力端が左にあり、制御信号が右から左に伝送されるが、このような方式では、隣接する行のＬＥＤランプ１００’内部の３つの発光ウェハの配列方向が正反対になるため、ＬＥＤ表示画面１０００’がイメージングした後に隣接する行のＬＥＤランプ１００’の左右の視野角に色差が生じるという問題がある。

本考案は、従来技術における、ＬＥＤ表示画面に複雑に配線したり、隣接する行の間のＬＥＤランプに色差が生じたりするという問題を解消するために、駆動チップ、ＬＥＤランプ及びＬＥＤ表示画面を提供する。

上記従来技術の問題点を解決するために、本考案の提供する技術的な解決手段は以下の通りである。
本考案の第１の態様に係る駆動チップは、駆動モジュールが内蔵され、データ信号を入出力するための信号ポートと、電源を供給するための電源ポートとに接続され、
前記駆動チップは、前記駆動モジュールに接続されたデータ方向判断及び切り替えモジュールをさらに含み、
前記信号ポートは、第１の信号ポートと第２の信号ポートを含み、
前記データ方向判断及び切り替えモジュールは、前記第１の信号ポートと前記第２の信号ポートに接続され、前記第１の信号ポート及び前記第２の信号ポートのデータ信号入力方向を判断し、前記データ信号の信号入力ポートと信号出力ポートを自動的に切り替え、データ信号を信号入力ポートから導入して前記駆動モジュールに伝送し、前記駆動モジュールから返信されたデータ信号を受信し、次に前記データ信号をデータ出力のための信号ポートから出力する。
本考案に係る駆動チップは、接続された２つの信号ポートがデータ方向を区別せず、いずれもデータ信号を入出力することができる。データ方向判断及び切り替えモジュールによって、前記第１の信号ポート及び前記第２の信号ポートのデータ信号方向を判断し、前記データ信号の入力ポート及び出力ポートを識別し、データ信号をデータの入力ポートから入力し、前記駆動モジュールに出力し、前記駆動モジュールから返信されたデータ信号を受信し、前記データ信号をデータの出力ポートから出力する。これにより、これをＬＥＤ表示画面等の装置に用いる場合に、各ＬＥＤランプの配列又は配線を特に設計する必要がなくなり、行と行の間（又は列と列の間）にＬＥＤランプの配列方向を変更しない場合に、隣接する行（又は隣接する列）の間のＬＥＤランプの首部が直列接続されるか又は尾部が直列接続されることにより、本来の配線方式において首尾接続によって線を巻いて配置しなければならないことを回避し、配線の複雑さを大幅に低減する。隣接する行又は列の間のＬＥＤランプに色差が生じることもない。
さらに、前記駆動モジュールは、データ入力ピンとデータ出力ピンを含み、
前記データ方向判断及び切り替えモジュールは、データ入力回路、データ出力回路及びウォッチドッグを含み、
前記データ入力回路は、前記第１の信号ポートと第２の信号ポートにそれぞれ接続された、前記データ入力ピンに接続された２本の入力ブランチを含み、
前記データ出力回路は、前記第１の信号ポートと第２の信号ポートにそれぞれ接続された、前記データ出力ピンに接続された２本の出力ブランチを含み、
前記ウォッチドッグは、前記第１の信号ポートと第２の信号ポート内のデータ信号入力方向を判断し、前記データ入力回路内から入力ブランチを選択し、前記データ出力回路内から出力ブランチを選択するように制御することにより、前記データ信号を常に一方の信号ポートから入力し、他方の信号ポートから出力する。
さらに、前記データ入力回路は、データ方向セレクタを含み、前記データ方向セレクタは、それぞれ前記第１の信号ポート、前記第２の信号ポート、ウォッチドッグ及び前記駆動モジュールのデータ入力ピンに接続され、前記データ方向セレクタは、第１の信号ポートと前記第２の信号ポートに接続されて２本の入力ブランチを形成し、ウォッチドッグから送信された制御信号に基づいてデータ信号の信号入力ポートとの接続に切り替え、入力ブランチを選択し、データ信号をデータ方向セレクタから前記駆動モジュールのデータ入力ピンに出力し、
前記データ出力回路は、前記駆動モジュールのデータ出力ピンに接続され、かつ前記第１の信号ポートと前記第２の信号ポートにそれぞれ接続された、常に逆相状態で動作しているスイッチング素子がそれぞれ設けられた２本の出力ブランチを含み、
前記ウォッチドッグは、前記データ入力ピン、データ出力ピン、データ方向セレクタ及びデータ出力回路上のスイッチング素子に直接的又は間接的に接続され、前記データ入力ピン及びデータ出力ピンの信号を収集し、データ信号の信号入力ポート及び信号出力ポートを識別し、前記データ方向セレクタ及び前記データ出力回路上の２つのスイッチング素子に制御信号を送信し、２つのスイッチング素子と前記ウォッチドッグとの間の回線の１つにインバータが設けられる。
さらに、前記データ方向セレクタは、第１の信号ピンと、第２の信号ピンと、データ出力ピンと、選択ピンとを含み、
前記第１の信号ポートは、第１のダイオードを介して前記第１の信号ピンに接続され、前記第２の信号ポートは、第２のダイオードを介して前記第２の信号ピンに接続され、前記データ出力ピンは、前記駆動モジュールのデータ入力ピンに接続され、
前記駆動モジュールのデータ出力ピンは、第１のスイッチング素子を介して前記第１の信号ポートに接続され、第２のスイッチング素子を介して前記第２の信号ポートに接続され、
前記ウォッチドッグは、入力信号収集ピンと、出力信号収集ピンと、制御ピンとを含み、
前記入力信号収集ピンは、前記データ方向セレクタの第１の信号ピンに接続され、前記出力信号収集ピンは、前記駆動モジュールのデータ出力ピンに接続され、前記制御ピンは、前記データ方向セレクタの選択ピンと、第１のスイッチング素子及び第２のスイッチング素子の制御端とにそれぞれ接続され、前記制御ピンと第２のスイッチング素子の制御端にインバータが設けられ、或いは、
前記入力信号収集ピンは、前記データ方向セレクタの第２の信号ピンに接続され、前記出力信号収集ピンは、前記駆動モジュールのデータ出力ピンに接続され、前記制御ピンは、前記データ方向セレクタの選択ピンと、第１のスイッチング素子及び第２のスイッチング素子の制御端とにそれぞれ接続され、前記制御ピンと第１のスイッチング素子の制御端にインバータが設けられる。
さらに、前記ウォッチドッグは、信号監視モジュール及びカウンタを含み、
前記信号監視モジュールに前記入力信号収集ピン及び出力信号収集ピンが接続され、かつ監視出力ピンが設けられ、前記信号監視モジュールは、前記入力信号収集ピン及び出力信号収集ピンから収集された信号に基づいて論理判断を行い、前記監視出力ピンから監視信号を出力し、特定の論理に合致すれば、監視信号がローレベル０であることをカウンタに出力して、カウンタをリセットし、そうでなければ、監視信号がハイレベル１であることをカウンタに出力して、カウンタをカウントさせ、
前記カウンタは、予め設定された時間内にカウントし、カウントした値がある予め設定された数値に達するか又はそれを超えれば、出力された制御信号がハイレベル１であると判定し、そうでなければ、出力された制御信号がローレベル０であると判定する。
さらに、前記信号監視モジュールの論理判断ルールは、入力信号収集ピン及び出力信号収集ピンにより収集された信号が等しくなく、入力信号収集ピンにより収集された信号がローレベル０であり、出力信号収集ピンにより収集された信号がハイレベル１である場合、監視出力ピンにより出力された監視信号がローレベル０であり、他の場合に、監視出力ピンにより出力された監視信号がハイレベル１であることである。
さらに、前記信号監視モジュールの信号収集周波数は、前記データ信号の周波数よりはるかに大きく、
前記データ信号は、先入れ先出しのルールを採用して前記駆動モジュールから入出力され、前記予め設定された時間は、前記データ信号が駆動モジュールから入出力された時間より大きい。
さらに、前記駆動モジュールは、論理回路モジュール及びアナログ回路モジュールを含み、
前記論理回路モジュールは、前記データ入力ピンから入力されたデータ信号を受信し、前記データ信号から制御信号を抽出して前記アナログ回路モジュールに伝送し、かつ前記データ出力ピンからデータ信号を出力し、
前記アナログ回路モジュールは、前記データ信号に基づいて、発光ウェハの個数に対応する数の駆動信号を生成し、対応する発光ウェハを駆動する。
さらに、前記データ入力回路は、第１のアンドゲートと、第２のアンドゲートと、オアゲートとを含み、第１の信号ポートは、第４のダイオードを介して第１のアンドゲートの１つの入力端に接続され、第１の入力ブランチを形成し、第２の信号ポートは、第５のダイオードを介して第２のアンドゲートの１つの入力端に接続され、第２の入力ブランチを形成し、第１のアンドゲート及び第２のアンドゲートの出力端は、オアゲートの入力端に接続され、前記オアゲートの出力端は、前記データ入力ピンに接続され、
前記データ出力回路は、第３のスイッチング素子を介して第１の信号ポートとデータ出力ピンとの間に接続された第１の出力ブランチと、第４のスイッチング素子を介して第２の信号ポートとデータ出力ピンとの間に接続された第２の出力ブランチとを含み、
前記ウォッチドッグは、制御入力ピン及び制御出力ピンを含み、前記制御入力ピンは、第３のアンドゲートの出力端に接続され、前記第３のアンドゲートの１つの入力端は、データ出力ピンに接続され、もう１つの入力端は、第２のノアゲートを介して第１の信号ポートに接続され、前記制御出力ピンは、第２のアンドゲートのもう１つの入力端と第３のスイッチング素子の制御端に接続され、第１のノアゲートを介して第１のアンドゲートのもう１つの入力端と第４のスイッチング素子の制御端に接続される。
本考案の第２の態様に係るＬＥＤランプは、駆動モジュールが内蔵され駆動チップと、前記駆動チップに接続され、前記駆動モジュールによって駆動された発光ウェハと、データ信号を入出力するための信号ポートと、内部の回路に電源を供給するための電源ポートとを含み、
前記信号ポートは、第１の信号ポートと第２の信号ポートを含み、
前記ＬＥＤランプは、前記駆動チップ内又は前記駆動チップ外に設けられ、前記駆動モジュールに接続されたデータ方向判断及び切り替えモジュールをさらに含み、
前記データ方向判断及び切り替えモジュールは、前記第１の信号ポートと前記第２の信号ポートに接続され、前記第１の信号ポート及び前記第２の信号ポートのデータ信号入力方向を判断し、前記データ信号の信号入力ポートと信号出力ポートを自動的に切り替え、データ信号を信号入力ポートから導入して前記駆動モジュールに伝送し、前記駆動モジュールから返信されたデータ信号を受信し、次に前記データ信号をデータ出力のための信号ポートから出力する。
本考案に係るＬＥＤランプは、２つの信号ポートがデータ方向を区別せず、いずれもデータ信号を入出力することができる。データ方向判断及び切り替えモジュールによって、前記第１の信号ポート及び前記第２の信号ポートのデータ信号方向を判断し、前記データ信号の入力ポート及び出力ポートを識別し、データ信号をデータ入力のポートから入力し、前記駆動モジュールに出力し、前記駆動モジュールから返信されたデータ信号を受信し、前記データ信号をデータの出力ポートから出力する。これにより、これをＬＥＤ表示画面等の装置に用いる場合に、各ＬＥＤランプの配列又は配線を特に設計する必要がなくなり、行と行の間（又は列と列の間）にＬＥＤランプの配列方向を変更しない場合に、隣接する行（又は隣接する列）の間のＬＥＤランプの首部が直列接続されるか又は尾部が直列接続されることにより、本来の配線方式において首尾接続によって線を巻いて配置しなければならないことを回避し、配線の複雑さを大幅に低減する。隣接する行又は列の間のＬＥＤランプに色差が生じることもない。
さらに、前記データ方向判断及び切り替えモジュールは、前記駆動チップ内に設けられる。
さらに、前記駆動モジュールは、データ入力ピンとデータ出力ピンを含み、
前記データ方向判断及び切り替えモジュールは、データ入力回路、データ出力回路及びウォッチドッグを含み、
前記データ入力回路は、前記第１の信号ポートと第２の信号ポートにそれぞれ接続された、前記データ入力ピンに接続された２本の入力ブランチを含み、
前記データ出力回路は、前記第１の信号ポートと第２の信号ポートにそれぞれ接続され、前記データ出力ピンに接続された２本の出力ブランチを含み、
前記ウォッチドッグは、前記第１の信号ポートと第２の信号ポート内のデータ信号入力方向を判断し、前記データ入力回路内から入力ブランチを選択し、前記データ出力回路内から出力ブランチを選択するように制御することにより、前記データ信号を常に一方の信号ポートから入力し、他方の信号ポートから出力する。
さらに、前記データ入力回路は、データ方向セレクタを含み、前記データ方向セレクタは、それぞれ前記第１の信号ポート、前記第２の信号ポート、ウォッチドッグ及び前記駆動モジュールのデータ入力ピンに接続され、前記データ方向セレクタは、第１の信号ポートと前記第２の信号ポートに接続されて２本の入力ブランチを形成し、ウォッチドッグから送信された制御信号に基づいてデータ信号の信号入力ポートとの接続に切り替え、入力ブランチを選択し、データ信号をデータ方向セレクタから前記駆動モジュールのデータ入力ピンに出力し、
前記データ出力回路は、前記駆動モジュールのデータ出力ピンに接続され、かつ前記第１の信号ポートと前記第２の信号ポートにそれぞれ接続された、常に逆相状態で動作しているスイッチング素子がそれぞれ設けられた２本の出力ブランチを含み、
前記ウォッチドッグは、前記データ入力ピン、データ出力ピン、データ方向セレクタ及びデータ出力回路上のスイッチング素子に直接的又は間接的に接続され、前記データ入力ピン及びデータ出力ピンの信号を収集し、データ信号の信号入力ポート及び信号出力ポートを識別し、前記データ方向セレクタ及び前記データ出力回路上の２つのスイッチング素子に制御信号を送信し、２つのスイッチング素子と前記ウォッチドッグとの間の回線の１つにインバータが設けられる。
さらに、前記ウォッチドッグは、信号監視モジュール及びカウンタを含み、
前記信号監視モジュールに前記入力信号収集ピン及び出力信号収集ピンが接続され、かつ監視出力ピンが設けられ、前記信号監視モジュールは、前記入力信号収集ピン及び出力信号収集ピンから収集された信号に基づいて論理判断を行い、前記監視出力ピンから監視信号を出力し、特定の論理に合致すれば、監視信号がローレベル０であることをカウンタに出力して、カウンタをリセットし、そうでなければ、監視信号がハイレベル１であることをカウンタに出力して、カウンタをカウントさせ、
前記カウンタは、予め設定された時間内にカウントし、カウントした値がある予め設定された数値に達するか又はそれを超えれば、出力制御信号がハイレベル１であると判定し、そうでなければ、出力制御信号がローレベル０であると判定する。
さらに、前記信号監視モジュールの論理判断ルールは、入力信号収集ピン及び出力信号収集ピンにより収集された信号が等しくなく、入力信号収集ピンにより収集された信号がローレベル０であり、出力信号収集ピンにより収集された信号がハイレベル１である場合、監視出力ピンにより出力された監視信号がローレベル０であり、他の場合に、監視出力ピンにより出力された監視信号がハイレベル１であることである。
さらに、前記信号監視モジュールの信号収集周波数は、前記データ信号の周波数よりはるかに大きく、
前記データ信号は、先入れ先出しのルールを採用して前記駆動モジュールから入出力され、前記予め設定された時間は、前記データ信号が駆動モジュールから入出力された時間より大きい。
さらに、前記駆動モジュールは、論理回路モジュール及びアナログ回路モジュールを含み、
前記論理回路モジュールは、前記データ入力ピンから入力されたデータ信号を受信し、前記データ信号から制御信号を抽出して前記アナログ回路モジュールに伝送し、かつ前記データ出力ピンからデータ信号を出力し、
前記アナログ回路モジュールは、前記データ信号に基づいて、発光ウェハの個数に対応する数の駆動信号を生成し、対応する発光ウェハを駆動する。
さらに、前記データ入力回路は、第１のアンドゲートと、第２のアンドゲートと、オアゲートとを含み、第１の信号ポートは、第４のダイオードを介して第１のアンドゲートの１つの入力端に接続され、第１の入力ブランチを形成し、第２の信号ポートは、第５のダイオードを介して第２のアンドゲートの１つの入力端に接続され、第２の入力ブランチを形成し、第１のアンドゲート及び第２のアンドゲートの出力端は、オアゲートの入力端に接続され、前記オアゲートの出力端は、前記データ入力ピンに接続され、
前記データ出力回路は、第３のスイッチング素子を介して第１の信号ポートとデータ出力ピンとの間に接続された第１の出力ブランチと、第４のスイッチング素子を介して第２の信号ポートとデータ出力ピンとの間に接続された第２の出力ブランチとを含み、
前記ウォッチドッグは、制御入力ピン及び制御出力ピンを含み、前記制御入力ピンは、第３のアンドゲートの出力端に接続され、前記第３のアンドゲートの１つの入力端は、データ出力ピンに接続され、もう１つの入力端は、第２のノアゲートを介して第１の信号ポートに接続され、前記制御出力ピンは、第２のアンドゲートのもう１つの入力端と第３のスイッチング素子の制御端に接続され、第１のノアゲートを介して第１のアンドゲートのもう１つの入力端と第４のスイッチング素子の制御端に接続される。
本考案の第３の態様に係るＬＥＤ表示画面は、上記ＬＥＤランプが配置される。
本考案に係るＬＥＤ表示画面は、内部に本願の革新されたＬＥＤランプがアレイ状に配置されるので、各ＬＥＤランプの配列又は配線を特に設計する必要がなくなり、行と行の間（又は列と列の間）にＬＥＤランプの配列方向を変更しない場合に、隣接する行（又は隣接する列）の間に首部が直列接続されるか又は尾部が直列接続されることにより、本来の配線方式において首尾接続によって線を巻いて配置しなければならないことを回避し、配線の複雑さを大幅に低減する。隣接する行又は列の間のＬＥＤランプに色差が生じることもない。
さらに、前記ＬＥＤランプは、ＬＥＤアレイを構成し、前記ＬＥＤアレイは、同じ方向にアレイ状に配列される。
さらに、複数の第１のデータポート及び第２のデータポートが設けられたデータ制御モジュールをさらに含み、
前記ＬＥＤアレイの一部のＬＥＤランプは、前記第１のデータポートと第２のデータポートとの間に直列接続される。
さらに、前記第１のデータポートと第２のデータポートとの間に直列接続されたＬＥＤランプで構成されたアレイは、複数行又は複数列に分けて直列接続され、隣接する行の間又は隣接する列の間のＬＥＤランプは、首部が接続されるか又は尾部が接続される。
さらに、前記データ制御モジュールは、２つの物理ネットワークインタフェース、ＦＰＧＡ及びメモリを含み、
前記ＦＰＧＡは、データ収集及び伝送モジュール、第１の出力モジュール、第２の出力モジュール及び回路遮断監視モジュールを含み、
前記データ収集及び伝送モジュールは、前記２つの物理ネットワークインタフェース及びメモリに接続され、データパケットを収集してデータパケットを送信し、かつ前記データパケットからデータ信号を取得して前記メモリに記憶し、
前記第１の出力モジュールは、メモリに記憶されたデータ信号を呼び出し、かつ第１のデータポートを介して対応する直列接続されたＬＥＤランプに送信し、
前記第２の出力モジュールは、メモリに記憶されたデータ信号をバックアップ信号として逆方向に呼び出し、前記バックアップ信号を第２のデータポートを介して対応する直列接続されたＬＥＤランプに送信し、
前記第２の出力モジュールと前記第２のデータポートとの間には、前記第２の出力モジュールによる外部へのバックアップ信号送信の断続を制御するためのバックアップスイッチング素子が設けられ、
前記回路遮断監視モジュールは、バックアップスイッチング素子の制御端に接続され、かつ第３のダイオードを介して前記第２のデータポートに接続され、第２のデータポートのデータを収集し、かつバックアップ制御信号を前記バックアップスイッチング素子の制御端に出力する。
データ制御モジュール中のＦＰＧＡに第１の出力モジュール、第２の出力モジュール及び回路遮断監視モジュールを設けることにより、第１の出力モジュールによって対応するＬＥＤランプを直列接続したランプ群にデータ信号を順方向に入力することができ、直列接続されたランプ群においてあるＬＥＤランプが故障して回路を遮断する場合に、回路遮断監視モジュールは、第２のデータポートの状態を監視し、データ信号を受信していないと判断することができ、このとき、バックアップスイッチング素子をオンにするように制御して、第２の出力モジュールによって逆方向のバックアップ信号を外部に送信することができる。故障したＬＥＤランプの後のＬＥＤランプが依然として正常に動作できることを保証する。

本考案によれば、配線の複雑さを大幅に低減することができる。また隣接する行の間のＬＥＤランプに色差が生じることもない。

従来技術に係るＬＥＤランプの回路ブロック図である。 従来技術に係るＬＥＤ表示画面の回路ブロック図である。 従来技術に係る別のＬＥＤ表示画面の回路ブロック図である。 本考案の具体的な実施形態に係るＬＥＤランプのパッケージ構造の概略図である。 本考案の具体的な実施形態に係るＬＥＤランプの回路ブロック図である。 本考案の具体的な実施形態に係るさらに詳細なＬＥＤランプの回路ブロック図である。 本考案の具体的な実施形態に係る別のさらに詳細なＬＥＤランプの回路ブロック図である。 ２つの信号ポートにおいて信号がない場合の波形図である。 ２つの信号ポートにおいて信号が入力される場合の信号の波形図である。 ウォッチドッグ中の２つの信号収集ポートの収集クロックの概略図である。 ウォッチドッグの内部回路のブロック図である。 ウォッチドッグ中の信号監視モジュールの真理値表である。 ウォッチドッグ中のカウンタがカウントする場合の概略図である。 ウォッチドッグ中のカウンタがカウントした値が設定値を超えた場合の概略図である。 本考案の具体的な実施形態に係るＬＥＤ表示画面の回路ブロック図である。 本考案の具体的な実施形態に係るＬＥＤ表示画面の初期給電時間が２００マイクロ秒より小さい場合にウォッチドッグが出力した制御信号の概略図である。 本考案の具体的な実施形態に係るＬＥＤ表示画面の給電時間が予め設定された時間（２００マイクロ秒）を超えた後に各ＬＥＤランプ内のウォッチドッグが出力した制御信号の概略図である。 本考案の具体的な実施形態に係るＬＥＤ表示画面の１行目の左側からデータを入力し始めた後に各ＬＥＤランプ内のウォッチドッグが出力した制御信号の概略図である。 本考案の具体的な実施形態に係るＬＥＤ表示画面の制御概略図である。 図１８に係るデータ制御モジュールの詳細概略図である。

本考案の解決しようとする技術的課題、技術的解決手段及び有益な効果をより明確にするために、以下、図面及び実施例を参照しながら、本考案をさらに詳細に説明する。理解すべきこととして、ここで述べた具体的な実施例は、単に本考案を解釈するものであり、本考案を限定するものではない。
なお、本考案の説明において、用語「縦方向」、「径方向」、「長さ」、「幅」、「厚さ」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「頂」、「底」、「内」、「外」等で示す方向又は位置関係は、図面に示す方向又は位置関係に基づくものであり、本考案を容易に説明し説明を簡略化するためのものに過ぎず、示された装置又は部品が特定の方向を有し、特定の方向で構成されて動作しなければならないことを示すか又は示唆するものではないため、本考案を限定するものであると理解すべきではない。本考案の説明において、特別な説明がない限り、用語「複数」は、２つ以上を意味する。
なお、本考案の説明において、別に明確な規定及び限定を有しない限り、用語「取付」、「連結」、「接続」は、広義に理解されるべきであり、例えば、固定接続、着脱可能な接続、一体的な接続であってもよく、機械的な接続、電気的な接続であってもよく、直接的な接続、中間媒体を介した接続であってもよく、２つの素子の間の連通であってもよい。当業者であれば、具体的な状況に応じて本発明における上記用語の具体的な意味を理解することができる。

第１実施例により、本実用新案に開示されたＬＥＤランプ１００及び駆動チップ２の改良について具体的に説明する。駆動チップ２は、個別の保護主体として保護されてよく、本考案ではこれをＬＥＤランプ１００に組み合わせて具体的に説明するが、ＬＥＤランプ１００のみを保護し、駆動チップ２を保護しないことを意味しない。本実施例における説明も駆動チップの技術的解決手段に十分なサポートを提供することができる。

本実施例に開示されたＬＥＤランプ１００の機械的構成は、図４に示すように、駆動チップ２（Ｄｒｉｖｉｎｇ ＩＣ）と、発光ウェハ１と、信号ポートと、電源ポートとを含み、通常、ランプビーズを製造すれば、ブラケットによりパッケージする必要があるが、本実施例では、実施の応用において、必ずしもパッケージする必要がなく、そのままＣＯＢ（英語名：Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ、中国語名：板上芯片封装）又はＣＯＧ（英語名：Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ、中国語名：玻璃表面芯片封装）の方式でＬＥＤランプをＬＥＤ表示画面１０００に使用してもよいので、本願におけるコア部材である駆動チップ２、発光ウェハ１及び本願における革新的なデータ方向判断及び切り替えモジュール２０のみにより本願の発明構想を実現することができる。本願において、ＬＥＤランプ１００は、ランプビーズの形式にパッケージする必要がない。ＬＥＤランプ１００の基本的な構成は、周知であるため、ＬＥＤランプ１００内の基本的な構成を詳細に説明せず、本願においてどのように駆動チップ２内（又はＬＥＤランプ１００中の駆動チップ２の外部）に新たなデータ方向判断及び切り替えモジュール２０を加えるかのみを説明する。

上記電源ポートは、ＬＥＤランプ１００の内部回路に電源を供給し、即ち、駆動チップ２及び発光ウェハ１に電源を供給し、上記信号ポートは、データ信号を入出力する。本実施例における上記信号ポートは、第１の信号ポート１００ａと第２の信号ポート１００ｂとを含み、電源ポートは、第１の電源ポート１００ｃと第２の電源ポート１００ｄを含む。本実施例では、説明を容易にするために、第１の信号ポート１００ａを左側に配置し、第２の信号ポート１００ｂを右側に配置する。データ信号は、第１の信号ポート１００ａから入力され、第２の信号ポート１００ｂから出力されてよく、このとき、該第１の信号ポート１００ａはデータ信号の信号入力ポートであり、該第２の信号ポート１００ｂはデータ信号の信号出力ポートである。当然ながら、データ信号は、第２の信号ポート１００ｂから入力され、第１の信号ポート１００ａから出力されてもよく、このとき、該第２の信号ポート１００ｂはデータ信号の信号入力ポートであり、該第１の信号ポート１００ａはデータ信号の信号出力ポートである。本実施例では、第１の電源ポート１００ｃは、負極（又は接地端）ＶＳＳであり、第２の電源ポート１００ｄは、正極（ＶＤＤ）である。

図５に示すように、上記駆動チップ２内に駆動モジュール２１（Ｄｒｉｖｉｎｇ Ｍｏｄｕｌｅ、ＤＭと略称）が設けられ、上記発光ウェハ１は、上記駆動チップ２に接続され、上記駆動モジュール２１によって駆動される。本実施例では、上記ＬＥＤランプ１００は、上記駆動チップ２内に設けられて、上記駆動モジュール２１に接続されたデータ方向判断及び切り替えモジュール２０をさらに含む。代替的な態様として、該データ方向判断及び切り替えモジュール２０を駆動チップ２の外部に設けることも考えられる。当然ながら、該駆動モジュール２１に接続されたデータ方向判断及び切り替えモジュール２０を駆動チップ２内に集積してＬＥＤランプ１００のサイズをさらに縮小するという解決手段はより好ましい。データ方向判断及び切り替えモジュール２０を駆動チップ２の外部に設け、アナログ回路によってその機能を実現する場合、利点は駆動チップ２を変更する必要がないことであるが、ＬＥＤランプ１００に対して新たな要件があり、駆動チップ２の外部にアナログ回路を設けてその機能を実現する必要があり、構成をより複雑にし、ＬＥＤランプ１００のサイズも大きくなる。

上記データ方向判断及び切り替えモジュール２０（Ｄａｔａ Ｄｉｒｅｃｔｉｏｎ Ｊｕｄｇｍｅｎｔ ＆ Ｓｗｉｔｃｈ Ｍｏｄｕｌｅ、ＤＤＪＳＭと略称）は、上記第１の信号ポート１００ａと上記第２の信号ポート１００ｂに接続され、上記第１の信号ポート１００ａと上記第２の信号ポート１００ｂのデータ入力方向を判断し、上記データ信号の信号入力ポートと信号出力ポートを自動的に切り替え、データ信号を信号入力ポートから導入して上記駆動モジュール２１に伝送し、上記駆動モジュール２１から返信されたデータ信号を受信し、上記データ信号をデータ出力のための信号ポートから出力する。
なお、データ方向判断及び切り替えモジュール２０の実現の具体的な態様については、特に限定されない。データ入力方向の判断を実現し、どの信号ポートからデータ信号が入力されたかを識別し、かつ識別されたデータ入力のための信号ポートからデータ信号を入力し、駆動モジュール２１を通過した後にデータ方向判断及び切り替えモジュール２０中のデータの出力ポートから出力することができればよい。

本実施例では、ＬＥＤランプ１００のデータ方向判断及び切り替えモジュール２０と駆動モジュール２１の好ましい実現形態が示されており、図６ａに示すように、上記駆動モジュール２１は、データ入力ピンＤＩ（Ｄａｔａ Ｉｎｐｕｔ）とデータ出力ピンＤＯ（Ｄａｔａ Ｏｕｔｐｕｔ）を含み、その内部には論理回路モジュール２１０（Ｌｏｇｉｃ Ｃｉｒｃｕｉｔ Ｍｏｄｕｌｅ）とアナログ回路モジュール２１１（Ａｎａｌｏｇ Ｃｉｒｃｕｉｔ Ｍｏｄｕｌｅ）を含む。上記論理回路モジュール２１０は、上記データ入力ピンＤＩから入力されたデータ信号を受信し、上記データ信号から制御信号を抽出して上記アナログ回路モジュール２１１に伝送し、上記データ出力ピンＤＯからデータ信号を出力し、上記アナログ回路モジュール２１１は、上記データ信号に基づいて、発光ウェハ１の個数に対応する数の駆動信号を生成し、対応する発光ウェハ１を駆動する。３つの発光ウェハ１が共通陰極を介して接続される。
本実施例では、発光ウェハ１は、３つあり、それぞれ青色発光ウェハ（Ｂ）、緑色発光ウェハ（Ｇ）及び赤色発光ウェハ（Ｒ）である。

本実施例では、上記データ方向判断及び切り替えモジュール２０は、データ入力回路、データ出力回路及びウォッチドッグ２００（Ｗａｔｃｈｉｎｇ Ｄｏｇ、ＷＤと略称）を含む。
上記データ入力回路は、上記第１の信号ポート１００ａと第２の信号ポート１００ｂにそれぞれ接続されるとともに、上記データ入力ピンＤＩに接続された２本の入力ブランチを含み、上記データ出力回路は、上記第１の信号ポート１００ａと第２の信号ポート１００ｂにそれぞれ接続されるとともに、上記データ出力ピンＤＯに接続された２本の出力ブランチを含む。
上記ウォッチドッグ２００は、上記第１の信号ポート１００ａと第２の信号ポート１００ｂ内のデータ信号入力方向を判断し、上記データ入力回路内から入力ブランチを選択し、上記データ出力回路内から出力ブランチを選択するように制御することにより、上記データ信号を常に一方の信号ポートから入力し、他方の信号ポートから出力する。

データ入力回路、データ出力回路に含まれるスイッチング素子の論理は、その制御端又はイネーブル端が０を入力したときに、信号を通過させることができず、制御端又はイネーブル端が１を入力したときにのみ、信号を通過させることである（あるスイッチング素子は、０を入力したときに信号を通過させ、１を入力したときに信号が通過できないように設定されてもよい）。例えば、スイッチング素子は、スリーステートゲート（Ｔｈｒｅｅ ｓｔａｔｅ ｇａｔｅ）であってよい。スリーステートとは、その出力が一般的な二値論理回路の正常なハイレベル（論理１）又はローレベル（論理０）であってもよいし、特有のハイインピーダンス状態（Ｈｉ−Ｚ）を保持してもよいことを意味する。ハイインピーダンス状態にあるときに、出力抵抗が大きく、開極に相当し、何らの論理制御機能もない。スリーステートゲートは、いずれもゲート回路のオンオフを制御する１つの制御イネーブル端（本実施例では、制御端と略称）を有する。この三種類の状態を備えることができる装置は、スリーステートゲートと呼ばれる（又はスリーステート装置と呼ばれる）。制御端の入力が有効である場合、スリーステートゲートは、正常な出力である「０」又は「１」を示し、制御端の入力が無効である場合、スリーステートゲートは、ハイインピーダンス状態の出力を示す。

具体的には、上記データ入力回路は、データ方向セレクタ２０５を含み、上記データ方向セレクタ２０５は、上記第１の信号ポート１００ａ、上記第２の信号ポート１００ｂ、ウォッチドッグ２００及び上記駆動モジュール２１のデータ入力ピンＤＩにそれぞれ接続され、上記駆動モジュール２１のデータ入力ピンＤＩに接続された２本の入力ブランチを形成し、ウォッチドッグ２００から送信された制御信号に応じてデータ信号入力ポートを切り替え、データ信号をセレクタ２０５から上記駆動モジュール２１のデータ入力ピンＤＩに出力する。区別のために、第１の信号ポート１００ａとデータ方向セレクタ２０５を接続する入力ブランチを第１の入力ブランチと称し、第２の信号ポート１００ｂとデータ方向セレクタ２０５を接続する入力ブランチを第２の入力ブランチと称することとする。

上記データ出力回路は、上記駆動モジュール２１のデータ出力ピンＤＯに接続され、かつ、上記第１の信号ポート１００ａと上記第２の信号ポート１００ｂにそれぞれ接続された、スイッチング素子がそれぞれ設けられた２本の出力ブランチを含み、区別のために、第１の信号ポート１００ａに接続された出力ブランチを第１の出力ブランチと称し、第２の信号ポート１００ｂに接続された出力ブランチを第２の出力ブランチと称し、上記２つのスイッチング素子は、常に逆相状態で動作しており、本実施例における２つのスイッチング素子は、それぞれ第１のスイッチング素子２０７と第２のスイッチング素子２０９と名付けられる。第１の信号ポート１００ａに接続されたスイッチング素子は、第１のスイッチング素子２０７であり、第２の信号ポート１００ｂに接続されたスイッチング素子は、第２のスイッチング素子２０９である。上記２つのスイッチング素子が常に逆相状態で動作しているため、通常、２本の出力ブランチのうちの１本は出力する。

上記ウォッチドッグ２００は、上記入力ブランチの１本、データ出力ピンＤＯ、データ方向セレクタ２０５及びデータ出力回路上の２つのスイッチング素子に接続され、データ入力ピンＤＩ及びデータ出力ピンＤＯの信号を収集し、データ信号の入力ポート及び出力ポートを識別し、上記データ方向セレクタ２０５及び上記データ出力回路上の２つのスイッチング素子に制御信号を送信し、上記２つのスイッチング素子と上記ウォッチドッグ２００との間の回線の１つにインバータ２０４が設けられる。

上記入力ブランチ及び出力ブランチの設定により、データ信号は、常に一方のポートに接続された入力ブランチから入力され、他方のポートに接続された出力ブランチから出力される。即ち、データ信号が第１の信号ポート１００ａに接続された第１の入力ブランチから駆動モジュール２１のデータ入力ピンＤＩに入力されると、駆動モジュール２１のデータ出力ピンＤＯから出力されたデータ信号は、第２の信号ポート１００ｂに接続された第２の出力ブランチから出力される。逆に、データ信号が第２の信号ポート１００ｂに接続された第２の入力ブランチから駆動モジュール２１のデータ入力ピンＤＩに入力されると、駆動モジュール２１のデータ出力ピンＤＯから出力されたデータ信号は、第１の信号ポート１００ａに接続された第１の出力ブランチから出力される。
上記データ方向セレクタ２０５は、第１の信号ピンと、第２の信号ピンと、データ出力ピンＤＯと、選択ピンとを含む。

上記第１の信号ポート１００ａは、第１のダイオード２０６を介して上記第１の信号ピンに接続され、即ち、第１の入力ブランチに第１のダイオード２０６が設けられ、上記第２の信号ポート１００ｂは、第２のダイオード２０８を介して上記第２の信号ピンに接続され、即ち、第２の入力ブランチに第２のダイオード２０８が設けられ、上記データ出力ピンＤＯは、上記駆動モジュール２１のデータ入力ピンＤＩに接続される。

上記駆動モジュール２１のデータ出力ピンＤＯは、第１のスイッチング素子２０７を介して上記第１の信号ポート１００ａに接続され、第２のスイッチング素子２０９を介して上記第２の信号ポート１００ｂに接続され、即ち、第１の出力ブランチに第１のスイッチング素子２０７が設けられ、第２の出力ブランチに第２のスイッチング素子２０９が設けられる。
上記ウォッチドッグ２００は、入力信号収集ピン２０３と、出力信号収集ピン２０２と、制御ピン２０１とを含む。

上記入力信号収集ピン２０３は、上記データ方向セレクタ２０５の第１の信号ピンに接続され、上記出力信号収集ピン２０２は、上記駆動モジュール２１のデータ出力ピンＤＯに接続され、上記制御ピン２０１は、上記データ方向セレクタ２０５の選択ピン、第１のスイッチング素子２０７及び第２のスイッチング素子２０９の制御端にそれぞれ接続され、上記制御ピン２０１と第２のスイッチング素子２０９の制御端にインバータ２０４が設けられる。

上記インバータ２０４が第２のスイッチング素子２０９の制御端の間に設けられるのは、入力信号収集ピン２０３が第１の入力ブランチに接続されるからであり、入力信号収集ピン２０３を第２の入力ブランチに接続する場合には、インバータ２０４を第１のスイッチング素子２０７に設けることが考えられる。即ち、上記入力信号収集ピン２０３は、上記データ方向セレクタ２０５の第２の信号ピンに接続され、上記出力信号収集ピン２０２は、上記駆動モジュール２１のデータ出力ピンＤＯに接続され、上記制御ピン２０１は、上記データ方向セレクタ２０５の選択ピンと、第１のスイッチング素子２０７及び第２のスイッチング素子２０９の制御端とにそれぞれ接続され、上記制御ピン２０１と第１のスイッチング素子２０７の制御端の間にインバータ２０４が設けられる。
このような設計は、データ信号の入出力を、データ信号が第１の入力ブランチから入力されると、第２の出力ブランチから出力され、或いは、データ信号が第２の入力ブランチから入力されると、第１の出力ブランチから出力されるという結果に合致させることを目的とする。

本願におけるウォッチドッグ２００の動作原理を説明するために、先に本願におけるデータ信号とウォッチドッグによりデータを収集する原理とを説明する。
図７は、第１の信号ポート１００ａと第２の信号ポート１００ｂに信号が入力されない場合の波形図であり、第１の信号ポート１００ａと第２の信号ポート１００ｂ内にプルアップ抵抗（図示せず）が設けられるため、第１の信号ポート１００ａと第２の信号ポート１００ｂに信号が入力されない場合、その信号は常にハイレベル１として出力される。

図８は、第１の信号ポート１００ａと第２の信号ポート１００ｂにデータ信号の入力又は出力がある場合の波形図である。ＬＥＤ表示の分野では、一般的に採用されたデータ信号の周波数は１．６Ｍヘルツ（Ｈｚ）であり、即ち、信号周期はＴ＝６２５ｎｓ（英語名：ｎａｎｏｓｅｃｏｎｄ）である。該波形図では、１つの周期内に常にハイレベルから開始し、ローレベルで終わり、１つの信号周期内のデューティ比が７０％（約４３８ｎｓ）であれば、１つの信号周期内で表される信号がハイレベル１であり、即ち、該データビットのデータが１であることを示す。１つの信号周期内のデューティ比が３０％（約１８７ｎｓ）であれば、１つの信号周期内で表される信号がローレベル０であり、即ち、該データビットのデータが０であることを示す。該データ信号は、先入れ先出し（英略称：ＦＩＦＯ、英語のフルネーム：Ｆｉｒｓｔ Ｉｎｐｕｔ Ｆｉｒｓｔ Ｏｕｔｐｕｔ）のキューイング方式で駆動モジュール２１のデータ入力ピンＤＩに伝送されて入力し、かつデータ出力ピンＤＯから伝送されて出力される。

しかしながら、ウォッチドッグ２００が信号を収集するときに、その信号収集のクロックは、図８に示すように、収集周波数が上記データ信号の周波数よりもはるかに大きいように設定され、その収集周波数は、１００ＭＨｚであり、データ信号の周波数よりもはるかに大きく、このとき、信号収集のクロック周期はＴ０＝１０ｎｓであり、このとき、Ｔ＝６２．５Ｔ０である。つまり、１つのデータ信号の信号周期内に、ウォッチドッグ２００は６２．５回収集し、第１の信号ポート１００ａ又は第２の信号ポート１００ｂに信号伝送がなければ、ウォッチドッグ２００によって収集されたデータは常にハイレベル１となることを意味する。データ信号が流れ始めれば、ウォッチドッグ２００によって収集された収集信号には、１つの信号周期内に必ず一部のハイレベル１が含まれ、一部のローレベル０も含まれる。入力信号収集ピン２０３と出力信号収集ピン２０２がそれぞれ入力されたデータ信号と出力されたデータ信号を収集し、かつデータ伝送時に先入れ先出しのキューイング方式を採用するため、入力信号収集ピン２０３と出力信号収集ピン２０２は必ずしも等しくない。このように、入力信号収集ピン２０３からローレベル０が収集される限り、データが入力されたことを示す。

以下、図１０に基づきウォッチドッグ２００の一実施形態について具体的に説明する。上記ウォッチドッグ２００は、信号監視モジュール２００１（Ｓｉｇｎａｌ Ｄｅｔｅｃｔｉｏｎ Ｍｏｄｕｌｅ）とカウンタ２００２（Ｃｏｕｎｔｅｒ）を含む。
上記信号監視モジュール２００１には上記入力信号収集ピン２０３及び出力信号収集ピン２０２が接続され、かつ監視出力ピン２００３が設けられている。該信号監視モジュール２００１は、上記入力信号収集ピン２０３及び出力信号収集ピン２０２から収集された信号に基づいて論理判断を行い、上記監視出力ピン２００３から監視信号を出力する。特定の論理に合致すれば、ローレベル０である監視信号をカウンタ２００２に出力して、カウンタ２００２をリセットし、そうでなければ、ハイレベル１である監視信号をカウンタ２００２に出力して、カウンタ２００２をカウント動作させる。

上記カウンタ２００２は、予め設定された時間内にカウントし、カウントした値がある予め設定された数値に達するか又はそれを超えれば、出力すべき制御信号がハイレベル１であると判定し、そうでなければ、出力すべき制御信号がローレベル０であると判定する。
ウォッチドッグ２００が動作しているとき、カウンタ２００２は絶えず計数し、例えば、デフォルトの予め設定された時間が２００μＳ（マイクロ秒）であるとき、カウンタ２００２は「０」から予め設定された値「ａ」まで計数し、カウンタ２００２の計数値がａに達すると、計数動作は続けるが、計数値は依然としてａのままであり、同時にウォッチドッグ２００の制御信号は、ハイレベル１として出力されるが、カウンタ２００２の計数値＜ａの場合に、ウォッチドッグ２００（ＷＤ）の制御信号はローレベル０として出力される。

図１１のテーブルに示すように、上記信号監視モジュール２００１の論理判断ルールは、入力信号収集ピン２０３及び出力信号収集ピン２０２により収集された信号が等しくなく、入力信号収集ピン２０３により収集された信号がローレベル０であり、出力信号収集ピン２０２により収集された信号がハイレベル１である場合、監視出力ピン２００３により出力される監視信号がローレベル０であり、他の場合に、監視出力ピン２００３により出力される監視信号がハイレベル１であることである。
即ち、入力信号収集ピン２０３の入力が０であり、出力信号収集ピン２０２の出力が１である場合、監視出力ピン２００３は、ローレベル０を出力し、入力信号収集ピン２０３の入力が１であり、出力信号収集ピン２０２の出力が１である場合、監視出力ピン２００３は、ハイレベル１を出力し、入力信号収集ピン２０３の入力が０であり、出力信号収集ピン２０２の出力が０である場合、監視出力ピン２００３は、ハイレベル１を出力し、入力信号収集ピン２０３の入力が１であり、出力信号収集ピン２０２の出力が０である場合、監視出力ピン２００３は、ハイレベル１を出力する。

図１２に示すように、カウンタ２００２は常に、予め設定された時間内にカウントする。上記予め設定された時間は、上記データ信号が駆動モジュール２１から入出力された時間、即ちデータ信号のビット数より大きく、本実施例では、データ信号は４８ｂｉｔを含み、即ち駆動モジュール２１における入力から出力への時間は３０マイクロ秒（μｓ）であり、本実施例では、該予め設定された時間を２００マイクロ秒としており、データ信号の長さを大きく超える。図１２から分かるように、入力信号収集ピン２０３の入力が０であり、出力信号収集ピン２０２の出力が１である場合、監視出力ピン２００３は、ローレベル０をカウンタ２００２に出力することにより、カウンタ２００２をリセットして改めて「０」からカウントさせる。制御ピン２０１は、ローレベル０を出力し、このとき、データ方向セレクタ２０５の選択ピンは、該制御信号０を受信し、第１の入力ブランチを選択して通過させ（開ゲート）、第２の入力ブランチをオフにし（閉ゲート）、データ信号を第１の信号ポート１００ａから入力する。制御ピン２０１が第１のスイッチング素子２０７の制御端にローレベルを出力することにより、第１のスイッチング素子２０７をオフにし、第１の出力ブランチをオフにし、制御ピン２０１から出力されたローレベルがインバータ２０４により反転されてハイレベルとなり、第２のスイッチング素子２０９に出力されることにより、第２のスイッチング素子２０９をオンにし、第２の出力ブランチをオンにし、データ信号を第２の信号ポート１００ｂから出力する。即ち、データ信号は、左側の第１の信号ポート１００ａから入力され、右側の第２の信号ポート１００ｂから出力される。

図１３に示すように、予め設定された時間２００マイクロ秒内に入力信号収集ピン２０３の入力が０であり、出力信号収集ピン２０２の出力が１であることが発生していない場合にのみ、監視出力ピン２００３は１を出力し続け、カウンタ２００２がカウントし続けるようにし、予め設定された数値ａに達するか又はそれを超えた場合に、制御ピン２０１は、ハイレベル１を出力する。即ち、データ方向セレクタ２０５の選択ピンは、該制御信号１を受信し、第２の入力ブランチを選択して通過させ（開ゲート）、第１の入力ブランチをオフにすることにより（閉ゲート）、データ信号を第２の信号ポート１００ｂから入力する。制御ピン２０１が第１のスイッチング素子２０７の制御端にハイレベルを出力することにより、第１のスイッチング素子２０７をオンにし、第１の出力ブランチをオンにし、制御ピン２０１から出力されたハイレベルがインバータ２０４により反転されてローレベルとなり、第２のスイッチング素子２０９に出力されることにより、第２のスイッチング素子２０９をオフにし、第２の出力ブランチをオフにし、データ信号を第１の信号ポート１００ａから出力する。また、データ信号がデータ出力ピンＤ０から出力されて第１のスイッチング素子２０７を通過した後、第１のダイオード２０６を通過して、入力信号収集ピン２０３により収集され、このとき、入力信号収集ピン２０３と出力信号収集ピン２０２により収集された信号は常に等しくなるため、制御ピン２０１がハイレベル１を出力することが維持され、データ信号は、右側の第２の信号ポート１００ｂから入力され、左側の第１の信号ポート１００ａから出力される。

図６ｂにＬＥＤランプ１００のデータ方向判断及び切り替えモジュール２０及び駆動モジュール２１の別の実現形態を示す。上記データ方向判断及び切り替えモジュール２０は、図６ａと同様にデータ入力回路、データ出力回路及びウォッチドッグ２００（Ｗａｔｃｈｉｎｇ Ｄｏｇ、ＷＤと略称）を含む。
上記データ入力回路は、上記第１の信号ポート１００ａと第２の信号ポート１００ｂにそれぞれ接続されるとともに、上記データ入力ピンＤＩに接続された２本の入力ブランチを含み、上記データ出力回路は、上記第１の信号ポート１００ａと第２の信号ポート１００ｂにそれぞれ接続されるとともに、上記データ出力ピンに接続された２本の出力ブランチを含む。

上記ウォッチドッグ２００は、上記第１の信号ポート１００ａと第２の信号ポート１００ｂ内のデータ信号入力方向を判断し、上記データ入力回路内から入力ブランチを選択し、上記データ出力回路内から出力ブランチを選択するように制御することにより、上記データ信号を常に一方の信号ポートから入力し、他方の信号ポートから出力する。

上記データ入力回路は、第１のアンドゲート４０３、第２のアンドゲート４０５及びオアゲート４０４を含み、第１の信号ポート１００ａは、第４のダイオード４０１を介して第１のアンドゲート４０３の１つの入力端に接続され、第１の入力ブランチを形成し、第２の信号ポート１００ｂは、第５のダイオード４０９を介して第２のアンドゲート４０５の１つの入力端に接続され、第２の入力ブランチを形成し、第１のアンドゲート４０３及び第２のアンドゲート４０５の出力端は、オアゲート４０４の入力端に接続され、上記オアゲート４０４の出力端は、上記データ入力ピンＤＩに接続される。

上記データ出力回路は、第３のスイッチング素子４０２を介して第１の信号ポート１００ａとデータ出力ピンＤＯとの間に接続された第１の出力ブランチと、第４のスイッチング素子４１０を介して第２の信号ポート１００ｂとデータ出力ピンＤＯとの間に接続された第２の出力ブランチとを含む。
上記ウォッチドッグ２００は、制御入力ピン３３３及び制御出力ピン２２２を含み、上記制御入力ピン３３３は、第３のアンドゲート４０８の出力端に接続され、上記第３のアンドゲート４０８の１つの入力端は、データ出力ピンＤＯに接続され、もう１つの入力端は、第２のノアゲート４０７を介して第１の信号ポート１００ａに接続され、上記制御出力ピン２２２は、第２のアンドゲート４０５のもう１つの入力端と第３のスイッチング素子４０２の制御端に接続され、第１のノアゲート４０６を介して第１のアンドゲート４０３のもう１つの入力端と第４のスイッチング素子４１０の制御端に接続される。

このようなデータ方向判断及び切り替えモジュール２０は同様に、データ信号の入出力を、データ信号が第１の入力ブランチから入力されると、第２の出力ブランチから出力され、或いは、データ信号が第２の入力ブランチから入力されると、第１の出力ブランチから出力されるという結果に合致させる。
その動作手順は以下のとおりである。システム立ち上げ後、ウォッチドッグ２００の制御入力ピン３３３が受信した入力信号が１である場合、ウォッチドッグ２００内部のカウンタをリセットして「０」から計数させる。カウンタが設定値ａに達する前は（カウントし続けると、２００マイクロ秒がかかって設定値ａに達する）、制御信号２２２の出力は０であり、制御入力ピン３３３が受信した入力信号が０である場合、ウォッチドッグ２００内部のカウンタはカウントし続け、値ａに達した後（即ち、２００マイクロ秒に達した後）、制御出力ピン２２２の出力は１となる。

電源投入後、データ信号がまだない間に、ウォッチドッグ２００内部のカウンタがカウントし始め、２００マイクロ秒内にカウンタが設定値ａに達するまでは、ウォッチドッグ２００の制御出力ピン２２２から出力された値は、０であり、第１のノアゲート４０６を通過した後に１となる。このとき、データ信号が第１の信号ポート１００ａから入力されると、必ずレベル信号０と１が含まれるため、第１のアンドゲート４０３を通過した信号レベルは常に第１の信号ポート１００ａから入力された信号レベルと一致し（第１のノアゲート４０６からのレベルが１であるため）、その後にオアゲート４０４を通過する。オアゲート４０４は、第２のアンドゲート４０５からの信号を同時に受信し、第２のアンドゲート４０５において、第５のダイオード４０９からの信号がハイレベル１であり、制御出力ピン２２２からの信号が０であると、第２のアンドゲート４０５によりオアゲート４０４に出力された信号は必ず０である。オアゲート４０４を通過した信号はそのままデータ入力ピンＤＩに入力され、その後にデータ出力ピンＤＯから出力され、このとき、第３のスイッチング素子４０２の制御信号はローレベル０（制御出力ピン２２２から）であるため、第３のスイッチング素子４０２から出力されず、第４のスイッチング素子４１０のみから出力される（第４のスイッチング素子４１０の制御信号は第１のノアゲート４０６で反転された後に１となる）。

信号が第１の信号ポート１００ａから継続的に入力されると、第４のダイオード４０１を通過した後のレベルは常にローレベル信号０を含み、ローレベル信号０は第２のノアゲート４０７を通過した後にハイレベル信号１となる。第３のアンドゲート４０８は、データ出力ピンＤＯからのデータ信号をさらに受信し、データ信号は、信号１であっても信号０であっても、少なくとも３０％のハイレベル信号を含み、１００ＭＨｚのクロック条件下で、各信号が６２５ｎｓ内に６２．５回検出され、２００マイクロ秒内に同時に１である入力信号を検出するのに十分な時間があるとすると、第３のアンドゲート４０８は、ハイレベル信号１を制御入力ピン３３３に出力することにより、ウォッチドッグ２００内部のカウンタ２００２を２００マイクロ秒内に連続的にリセットし、常に制御出力ピン２２２に制御信号０を出力させることにより、データが第１の信号ポート１００ａから入力され、第２の信号ポート１００ｂから出力されることを保証する。

信号が第１の信号ポート１００ａから入力されないと、第４のダイオード４０１の出力信号が１であり、第２のノアゲート４０７を通過した後に０となり、第３のアンドゲート４０８に伝送された後に制御入力ピン３３３に入力されたレベル信号が０である場合、ウォッチドッグ２００のカウンタ２００２は値ａに達するまでカウントし続け、制御出力ピン２２２からの出力信号を１に制御する。第１のノアゲート４０６を通過した後に第１のアンドゲート４０３と第４のスイッチング素子４１０に出力された信号が０である場合、第１のアンドゲート４０３は、常に信号０をオアゲート４０４に出力する。このとき、信号が第２の信号ポート子１００ｂから入力されると、第５のダイオード４０９を通過した後に第２のアンドゲート４０５に入力される。制御出力ピン２２２により第２のアンドゲート４０５に伝送された信号が１であるため、第５のダイオード４０９からの信号は、第２のアンドゲート４０５を通過した後に依然として一致し、オアゲート４０４を通過した信号も一致し、データ入力ピンＤＩに継続して入力され、次にデータ出力ピンＤＯから出力される。第４のスイッチング素子４１０の制御信号が０であるので、第４のスイッチング素子４１０から出力されることなく、第３のスイッチング素子４０２により第１の信号ポート１００ｂに出力され、これと同時に、第３のスイッチング素子４０２を通過した信号が第４のダイオード４０１から第２のノアゲート４０７に戻り、次に第３のアンドゲート４０８に出力されると、第３のアンドゲート４０８が受信した２つの信号は常に０と１の逆の状態にあり、制御入力ピン３３３が受信した信号は常に０である。したがって、制御出力ピン２２２は、常に、信号１を出力し、信号が第２の信号ポート１００ｂから入力されて第１の信号ポート１００ａに伝送されて出力されることを維持する。

本実施例及びその変形例に係るＬＥＤランプ１００は、２つの信号ポートがデータ方向を区別せず、いずれもデータ信号を入出力することができる。データ方向判断及び切り替えモジュール２０により、上記第１の信号ポート１００ａ及び上記第２の信号ポート１００ｂのデータ信号方向を判断し、上記データ信号の入力ポート及び出力ポートを自動的に切り替え、データ信号をデータ入力の信号ポートから入力し、上記駆動モジュール２１に出力し、上記駆動モジュール２１から返信されたデータ信号を受信し、上記データ信号をデータ出力のための信号ポートから出力する。これにより、これをＬＥＤ表示画面１０００等の装置に用いる場合に、各ＬＥＤランプ１００の配列又は配線を特に設計する必要がなくなり、行と行の間（又は列と列の間）にＬＥＤランプ１００の配列方向を変更しない場合に、隣接する行（又は隣接する列）の間のＬＥＤランプ１００の首部が直列接続されるか又は尾部が直列接続されることにより、本来の配線方式において首尾接続によって線を巻いて配置しなければならないことを回避し、配線の複雑さを大幅に低減する。隣接する行又は列の間のＬＥＤランプ１００に色差が生じることもない。

第２実施例では、本考案に係るＬＥＤ表示画面１０００を具体的に説明する。本実施例では、図６ａに示すＬＥＤランプを例としてＬＥＤ表示画面１０００を製造する。
図１４に示すように、本実施例では、ＬＥＤアレイを含むＬＥＤ表示画面１０００を提供し、上記ＬＥＤアレイは、実施例１で説明した同じ方向にアレイ状に配列されたＬＥＤランプ１００を含む。
図１８に示すように、上記ＬＥＤ表示画面１０００は、複数の第１のデータポート３００ａ及び第２のデータポート３００ｂが設けられたデータ制御モジュール３００（Ｄａｔａ Ｃｏｎｔｒｏｌ Ｍｏｄｕｌｅ、ＤＣＭと略称）をさらに含み、上記ＬＥＤアレイの一部のＬＥＤランプ１００は、ランプ群になって上記第１のデータポート３００ａと第２のデータポート３００ｂとの間に直列接続される。データ信号は、第１のデータポート３００ａからＬＥＤランプ１００に伝送されて、第２のデータポート３００ｂに伝送される。

上記第１のデータポート３００ａと第２のデータポート３００ｂとの間に直列接続されたＬＥＤランプ１００で構成されたアレイ群は、複数行又は複数列に分けて直列接続され、隣接する行の間又は隣接する列の間のＬＥＤランプ１００は、首部が接続されるか又は尾部が接続される。
本実施例では、アレイ状に表示されたＬＥＤ表示画面１０００について、１つの表示画面内の全てのＬＥＤランプ１００は、全て直列接続されて１つのランプ群を形成してもよく、ＬＥＤを直列接続した複数のランプ群に分けられてもよい。直列接続する場合、ＬＥＤランプは、行（又は列）になって順に直列接続されてよく、行になって直列接続することを例として、直列接続する場合に、隣接する行の間に首部の直列接続又は尾部の直列接続が好ましい。

具体的には、いわゆる首部の直列接続又は尾部の直列接続とは、各行内のＬＥＤランプ１００が直列接続され、その行内尾部のＬＥＤランプ１００が隣接する行の尾部のＬＥＤランプ１００に接続されるか、或いは行内首部のＬＥＤランプ１００が隣接する行の首部のＬＥＤランプ１００に接続されることにより、直列接続された各行のＬＥＤランプ１００が、首部が直列接続されたり、尾部が直列接続されたりする蛇形を形成することを意味する。例えば、図１４に示すように、ＬＥＤ表示画面１０００内のあるランプ群は、４行のＬＥＤランプ１００を含み、該ランプ群内のＬＥＤランプ１００は、同じ方向に配置され、左側の信号ポートを第１の信号ポート１００ａとし、右側のポートを第２の信号ポート１００ｂとし、以上から分かるように、各行のうちの首尾部を除いて、行内の各隣接するＬＥＤランプ１００は、いずれも後のＬＥＤランプ１００の第１の信号ポート１００ａが前のＬＥＤランプ１００の第２の信号ポート１００ｂに接続される。各行の首尾部は、首部の直列接続又は尾部の直列接続の方式を採用し、即ち、１行目の１番目のＬＥＤランプ１００（又は、首部のＬＥＤランプ又はヘッド部のＬＥＤランプと呼ばれる）の第１の信号ポート１００ａは、データ制御モジュール３００の第１のデータポート３００ａに接続され、１行目の尾部のＬＥＤランプ１００は、２行目の尾部のＬＥＤランプ１００に接続され、２行目のヘッド部のＬＥＤランプ１００は、３行目のヘッド部のＬＥＤランプ１００に接続され、３行目の尾部のＬＥＤランプ１００は、４行目の尾部のＬＥＤランプ１００に接続され、４行目のヘッド部のＬＥＤランプ１００は、第２のデータポート３００ｂに接続される。

第２実施例の動作手順は以下のとおりである。
図１５に示すように、システムに電源を投入する場合には、第１の信号ポート１００ａと第２の信号ポート１００ｂの両方にデータ信号が入力されず、第１の信号ポート１００ａと第２の信号ポート１００ｂにおいてプルアップ抵抗により電源投入後に抵抗がプルアップされ、ハイレベルを出力し続けるようにデフォルトされている。ウォッチドッグ２００のカウンタ２００２が動作し始め、２００マイクロ秒に達していないときに、ウォッチドッグ２００の制御ピン２０１から出力された制御信号は０である。

図１６に示すように、ＬＥＤ表示画面に２００マイクロ秒以上継続してデータ信号が入力されないと、その後の、各ＬＥＤランプのウォッチドッグ２００の制御ピン２０１から出力された制御信号は１である。データ信号が第２の信号ポート１００ｂから第２の入力ブランチに入力することを許可し、データ信号は、データ方向セレクタ２０５によって駆動モジュール２１のデータ入力ピンＤＩに入力され、その後に駆動モジュール２１のデータ出力ピンから出力され、第１の出力ブランチを経て第１の信号ポート１００ａから出力される。しかし、このとき、データ信号は入力されない。

図１７に示すように、システムが左からデータ信号を送信し始め、信号が左から入力されると、入力信号収集ピン２０３の入力信号は必ず２００マイクロ秒内にローレベル信号０を含み、出力信号収集ピン２０２のデータ信号も必ずハイレベル信号１を含み、ウォッチドッグ２００のカウンタ２００２は必ず２００マイクロ秒内にリセットされる状態を保持する。ウォッチドッグ２００の制御ピン２０１によりデータ方向セレクタ２０５に出力された制御信号はローレベル０を継続し、左側の第１の信号ポート１００ａから右側の第２の信号ポート１００ｂに信号が伝送されることを常に保証する。データ方向セレクタ２０５は信号０を受信し、第１のスイッチング素子２０７をオフにし、第２のスイッチング素子２０９をオンにすることにより、第１の入力ブランチと第２の出力ブランチに経路を形成し、第１の信号ポート１００ａから入力されたデータ信号をデータ方向セレクタ２０５によって駆動モジュール２１のデータ入力ピンＤＩに入力し、その後に駆動モジュール２１のデータ出力ピンから出力し、第２のスイッチング素子２０９によって第２の信号ポート１００ｂへ次のＬＥＤランプに出力する。

２行目の最右側のＬＥＤランプ１００に対して、信号が１行目の最右側のＬＥＤランプ１００からの信号であり、データ信号が第２の信号ポート１００ｂから第１の信号ポート１００ａに伝送されるので、２００マイクロ秒内に必ず第１の信号ポート１００ａから信号が入力されず、ウォッチドッグ２００は２００マイクロ秒内にカウントし続け、２００マイクロ秒に達した後、ウォッチドッグ２００のカウンタ２００２が設定された値に達すると、制御ピン２０１によって出力された制御信号２０１は１として出力され、このとき、データ方向セレクタ２０５はハイレベル１を受信し、第２の入力ブランチをゲーティングし、同時に、第１のスイッチング素子２０７をオンにし、第２のスイッチング素子２０９をオフにし、第１の出力ブランチをゲーティングし、データ信号を、第２の信号ポート１００ｂから第２の入力ブランチを通過してデータ方向セレクタ２０５によって駆動モジュール２１のデータ入力ピンＤＩに伝送し、その後にデータ出力ピンＤＯから出力し、第１の出力ブランチを通過して第１の信号ポート１００ａ方向に伝送する。このとき、データ出力ピンＤＯの出力信号は、出力信号収集ピン２０２に入力されるだけでなく、第１のスイッチング素子２０７及び第１のダイオード２０６によって入力信号収集ピン２０３に返送され、このように入力信号収集ピン２０３と出力信号収集ピン２０２の収集信号は常に同じ入力信号０又は１を保持し、このとき、ウォッチドッグ２００は何も動作せず、制御ピン２０１はハイレベル１の出力を保持する。したがって、第２の信号ポート１００ｂの信号が常に続くと、常に第１の信号ポート１００ａに伝送することができる。

３行目のＬＥＤランプ１００に対して、その信号を左から入力し始め、最左側のＬＥＤランプ１００のデータ信号は２行目の最左側のＬＥＤランプ１００からの信号である。３行目のＬＥＤランプ１００に対して、そのデータ信号はいずれも第１の信号ポート１００ａから入力され、第２の信号ポート１００ｂから出力される。入力信号収集ピン２０３の入力信号は必ず２００マイクロ秒内にローレベル０信号を含み、出力信号収集ピン２０２のデータ信号も必ずハイレベル１信号を含み、ウォッチドッグ２００のカウンタ２００２は２００マイクロ秒内にリセット状態を保持し、ウォッチドッグ２００の制御ピン２０１によりデータ方向セレクタ２０５に出力された制御信号はローレベル０であることが続き、左側の第１の信号ポート１００ａから右側の第２の信号ポート１００ｂに信号が伝送されることを保証する。データ方向セレクタ２０５の選択ピンに信号０を受信させ、第１のスイッチング素子２０７をオフにし、第２のスイッチング素子２０９をオンにすることにより、第１の入力ブランチと第２の出力ブランチに信号経路を形成する。第１の信号ポート１００ａから入力されたデータ信号をデータ方向セレクタ２０５によって駆動モジュール２１のデータ入力ピンＤＩに入力し、その後に駆動モジュール２１のデータ出力ピンから出力し、第２のスイッチング素子２０９によって第２の信号ポート１００ｂを経て次のＬＥＤランプに出力する。
４行目のＬＥＤランプ１００の信号データ伝送方向と制御ロジックは２行目と同じであるため、説明を省略する。

本実施例に係るＬＥＤ表示画面１０００は、その内部に本願の革新されたＬＥＤランプ１００がアレイ状に配置されるので、各ＬＥＤランプ１００の配列又は配線を特に設計する必要がなくなり、行と行の間（又は列と列の間）にＬＥＤランプ１００の配列方向を変更しない場合に、隣接する行（又は隣接する列）の間に首部が直列接続されるか又は尾部が直列接続されることにより、本来の配線方式において首尾接続によって線を巻いて配置しなければならないことを回避し、配線の複雑さを大幅に低減する。隣接する行又は列の間のＬＥＤランプ１００に色差が生じることもない。

出願人は、本実用新案の開発過程において、従来のＬＥＤ表示画面１０００の信号データが常に一方向に伝送され、データ信号が常に信号入力端から入力され、信号出力端から出力されることが要求され、このとき、いずれかのＬＥＤランプが故障して信号が途切れた場合に、データ信号を伝送し続けることができず、故障したＬＥＤランプ１００及びその後の正常なＬＥＤランプ１００がいずれも正常に動作することができないことを見出した。
図１８に示すように、本願において改良された実施例２におけるＬＥＤ表示画面１０００が一方向伝送の方式を採用しても、ＬＥＤランプ１００が故障すると、データ信号を伝送し続けることもできない。例えば、２行目の中間の１つのＬＥＤランプが破損し、伝送されたデータ信号がこのＬＥＤランプの位置で途切れると、このＬＥＤランプの左側に直列接続された残りの全てのＬＥＤランプ１００の信号は途切れて、表示故障を招く。

第３実施例は、出願人がデータ制御モジュール３００を改良したものである。図１９に示すように、上記データ制御モジュール３００は、２つの物理ネットワークインタフェース（ＰＨＹ１、ＰＨＹ２）と、ＦＰＧＡ３０１と、メモリとを含み、本実施例では、メモリは、ＳＤＲＡＭ（英語名：Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ−Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３０２である。
上記ＦＰＧＡ３０１は、データ収集及び伝送モジュール３０１３（Ｄａｔａ Ｃｏｌｌｅｃｔｉｏｎ ＆ Ｔｒａｎｓｍｉｔ Ｍｏｄｕｌｅ）、第１の出力モジュール３０１１（Ｆｉｒｓｔ Ｏｕｔｐｕｔ Ｍｏｄｕｌｅ）、第２の出力モジュール３０１２（Ｓｅｃｏｎｄ Ｏｕｔｐｕｔ Ｍｏｄｕｌｅ）及び回路遮断監視モジュール３０１５（Ｂｒｅａｋ−ｏｆｆ Ｍｏｎｉｔｏｒｉｎｇ Ｍｏｄｕｌｅ）を含む。

上記データ収集及び伝送モジュール３０１３は、上記２つの物理ネットワークインタフェース及びメモリに接続され、データパケットを収集してデータパケットを送信し、上記データパケットからデータ信号を取得して上記メモリに記憶する。具体的には、２つの物理ネットワークインタフェースは、第１の物理ネットワークインタフェース３０３（ＰＨＹ１）及び第２の物理ネットワークインタフェース３０４（ＰＨＹ２）を含み、データ収集及び伝送モジュール３０１３は、第１の物理ネットワークインタフェース３０３からデータパケットを受信し、かつ第２の物理ネットワークインタフェース３０４によってデータパケットを送信する。また、収集されたデータパケットから、データ制御モジュール３００が対応するＬＥＤアレイを制御するデータ信号を取得する。

上記第１の出力モジュール３０１１は、メモリに記憶されたデータ信号（図１８、図１９においてＤａｔａ１、Ｄａｔａ２．．．と表記する）を呼び出し、かつ第１のデータポート３００ａを介して対応する直列接続されたＬＥＤランプ１００で構成されたランプ群に送信し、データ信号は、各直列接続されたＬＥＤランプ１００の１番目から最後に伝送される。各ＬＥＤランプ１００は、それぞれデータ信号から対応する駆動信号を取得し、各ＬＥＤランプ１００内の発光ウェハ１を発光させるように駆動する。

上記第２の出力モジュール３０１２は、メモリに記憶されたデータ信号の逆相信号をバックアップ信号（図１８、図１９においてＤａｔａ１´、Ｄａｔａ２´．．．と表記する）として呼び出し、上記バックアップ信号を第２のデータポート３００ｂにより対応する直列接続されたＬＥＤランプ１００で構成されたランプ群に送信する。即ち、バックアップ信号は、最後のＬＥＤランプ１００から逆方向に１番目のＬＥＤランプ１００に伝送される。
上記第２の出力モジュール３０１２と上記第２のデータポート３００ｂとの間には、上記第２の出力モジュール３０１２による外部へのバックアップ信号送信の断続を制御するためのバックアップスイッチング素子３０１４が設けられる。

上記回路遮断監視モジュール３０１５の出力端子は、バックアップスイッチング素子３０１４の制御端に接続され、かつ入力端子は第３のダイオード３０１６を介して上記第２のデータポート３００ｂに接続される。第２のデータポート３００ｂのデータを収集し、かつバックアップ制御信号を上記バックアップスイッチング素子３０１４の制御端に出力する。

第３実施例の動作手順は以下のとおりである。
図６ａにおけるデータ方向判断及び切り替えモジュール２０を例とし、正常に動作している時には、第１の出力モジュール３０１１は、メモリに記憶されたデータ信号を呼び出し、かつ第１のデータポート３００ａにより１行目の左側のＬＥＤランプ１００から、第１のデータポート３００ａと第２のデータポート３００ｂとの間に直列接続されたＬＥＤランプ１００に送信する。今、２行目のあるＬＥＤランプ１００が故障した場合に、故障したＬＥＤランプの左側からの全てのＬＥＤランプ１００は、データ信号が途切れ、故障したＬＥＤランプ１００の後のＬＥＤランプ１００のウォッチドッグ２００の入力信号収集ピン２０３と出力信号収集ピン２０２から収集された信号はいずれも１である。このような状況が２００マイクロ秒続いた後、データ制御モジュール３００の回路遮断監視モジュール３０１５は、第２のデータポート３００ｂにおいて第３のダイオード３０１６から入力されたデータ信号が２００マイクロ秒以上途切れることを監視しているので、回路遮断監視モジュール３０１５は、制御信号を送信することにより、バックアップスイッチング素子３０１４をオンにし、データ制御モジュール３００のバックアップ信号Ｄａｔａ１’を送信する。このため、最後の行の最左側のＬＥＤランプは、バックアップ信号Ｄａｔａ１’を受信し、バックアップ信号Ｄａｔａ１’とデータ信号Ｄａｔａ１のデータシーケンスとは逆の関係にあるため、最後の行の最左側のＬＥＤランプから、常に信号を、２行目の破損したＬＥＤランプの左側のＬＥＤランプに伝送し、画像が元に一致することを保証することができる。それにより、ＬＥＤマトリックス全体は、破損したＬＥＤランプ以外に正常に動作することができる。

同時に、他の１つ又は複数のＬＥＤランプ群を同様に駆動し、異なるＬＥＤランプ群の画像を完全な画像に継ぎ合わせることもできる。
データ制御モジュール３００中のＦＰＧＡ３０１に第１の出力モジュール３０１１、第２の出力モジュール３０１２及び回路遮断監視モジュール３０１５を設けることにより、第１の出力モジュール３０１１を介して対応するＬＥＤランプ１００で直列接続されたランプ群にデータ信号を順方向に入力することができ、直列接続されたランプ群においてＬＥＤランプ１００が故障して回路遮断を招く場合には、回路遮断監視モジュール３０１５は、第２のデータポート３００ｂの状態を監視し、データ信号を受信していないと判断することができ、このとき、回路遮断監視モジュール３０１５は、バックアップスイッチング素子３０１４をオンにするように制御して、第２の出力モジュール３０１２を介して逆方向のバックアップ信号を外部に送信することができる。故障したＬＥＤランプ１００の後のＬＥＤランプ１００が依然として正常に動作できることを保証する。

以上の記載は、本考案の好ましい実施例に過ぎず、本考案を限定するものではなく、本考案の構想及び原則内に行われた全ての修正、等価置換及び改良などは、いずれも本考案の保護範囲内に含まれるべきである。

１’ 発光ウェハ
２’ 駆動ＩＣ
１００’ ＬＥＤランプ
１０００’ＬＥ Ｄ表示画面
１０００ ＬＥＤ表示画面
１００ ＬＥＤランプ
１００ａ 第１の信号ポート
１００ｂ 第２の信号ポート
１００ｃ 第１の電源ポート
１００ｄ 第２の電源ポート
１ 発光ウェハ
２ 駆動チップ
２１ 駆動モジュール
２０ データ方向判断及び切り替えモジュール
２１０ 論理回路モジュール
２１１ アナログ回路モジュール
２００ ウォッチドッグ
２０１ 制御ピン
２０２ 出力信号収集ピン
２０３ 入力信号収集ピン
２０４ インバータ
２０５ データ方向セレクタ
２０６ 第１のダイオード
２０７ 第１のスイッチング素子
２０８ 第２のダイオード
２０９ 第２のスイッチング素子
ＤＩ データ入力ピン
ＤＯ データ出力ピン
２００１ 信号監視モジュール
２００２ カウンタ
２００３ 監視出力ピン
３００ データ制御モジュール
３００ａ 第１のデータポート
３００ｂ 第２のデータポート
３０１ ＦＰＧＡ
３０２ ＳＤＲＡＭ
３０３ 第１の物理ネットワークインタフェース
３０４ 第２の物理ネットワークインタフェース
３０１１ 第１の出力モジュール
３０１２ 第２の出力モジュール
３０１３ データ収集及び伝送モジュール
３０１４ バックアップスイッチング素子
３０１５ 回路遮断監視モジュール
３０１６ 第３のダイオード
４０１ 第４のダイオード
４０２ 第３のスイッチング素子
４０３ 第１のアンドゲート
４０４ オアゲート
４０５ 第２のアンドゲート
４０６ 第１のノアゲート
４０７ 第２のノアゲート
４０８ 第３のアンドゲート
４０９ 第５のダイオード
４１０ 第４のスイッチング素子
２２２ 制御出力ピン
３３３ 制御入力ピン

Claims (24)

1. 駆動モジュールが内蔵され、データ信号を入出力するための信号ポートと、電源を供給するための電源ポートとに接続された駆動チップであって、
   前記信号ポートは、第１の信号ポートと第２の信号ポートを含み、
   前記駆動チップは、前記駆動モジュールに接続されたデータ方向判断及び切り替えモジュールをさらに含み、前記データ方向判断及び切り替えモジュールは、前記第１の信号ポートと前記第２の信号ポートに接続され、前記第１の信号ポート及び前記第２の信号ポートのデータ信号入力方向を判断し、前記データ信号の信号入力ポートと信号出力ポートを自動的に切り替え、データ信号を信号入力ポートから導入して前記駆動モジュールに伝送し、前記駆動モジュールから返信されたデータ信号を受信し、次に前記データ信号をデータ出力のための信号ポートから出力することを特徴とする、駆動チップ。
2. 前記駆動モジュールは、データ入力ピンとデータ出力ピンを含み、
   前記データ方向判断及び切り替えモジュールは、データ入力回路、データ出力回路及びウォッチドッグを含み、
   前記データ入力回路は、前記第１の信号ポートと第２の信号ポートにそれぞれ接続された、前記データ入力ピンに接続された２本の入力ブランチを含み、
   前記データ出力回路は、前記第１の信号ポートと第２の信号ポートにそれぞれ接続された、前記データ出力ピンに接続された２本の出力ブランチを含み、
   前記ウォッチドッグは、前記第１の信号ポートと第２の信号ポート内のデータ信号入力方向を判断し、前記データ入力回路内から入力ブランチを選択し、前記データ出力回路内から出力ブランチを選択するように制御することにより、前記データ信号を常に一方の信号ポートから入力し、他方の信号ポートから出力することを特徴とする、請求項１に記載の駆動チップ。
3. 前記データ入力回路は、データ方向セレクタを含み、前記データ方向セレクタは、それぞれ前記第１の信号ポート、前記第２の信号ポート、ウォッチドッグ及び前記駆動モジュールのデータ入力ピンに接続され、前記データ方向セレクタは、第１の信号ポートと前記第２の信号ポートに接続されて２本の入力ブランチを形成し、ウォッチドッグから送信された制御信号に基づいてデータ信号の信号入力ポートとの接続に切り替え、入力ブランチを選択し、データ信号をデータ方向セレクタから前記駆動モジュールのデータ入力ピンに出力し、
   前記データ出力回路は、前記駆動モジュールのデータ出力ピンに接続され、かつ前記第１の信号ポートと前記第２の信号ポートにそれぞれ接続された、常に逆相状態で動作しているスイッチング素子がそれぞれ設けられた２本の出力ブランチを含み、
   前記ウォッチドッグは、前記データ入力ピン、データ出力ピン、データ方向セレクタ及びデータ出力回路上のスイッチング素子に直接的又は間接的に接続され、前記データ入力ピン及びデータ出力ピンの信号を収集し、データ信号の信号入力ポート及び信号出力ポートを識別し、前記データ方向セレクタ及び前記データ出力回路上の２つのスイッチング素子に制御信号を送信し、２つのスイッチング素子と前記ウォッチドッグとの間の回線の１つにインバータが設けられることを特徴とする、請求項２に記載の駆動チップ。
4. 前記データ方向セレクタは、第１の信号ピンと、第２の信号ピンと、データ出力ピンと、選択ピンとを含み、
   前記第１の信号ポートは、第１のダイオードを介して前記第１の信号ピンに接続され、前記第２の信号ポートは、第２のダイオードを介して前記第２の信号ピンに接続され、前記データ出力ピンは、前記駆動モジュールのデータ入力ピンに接続され、
   前記駆動モジュールのデータ出力ピンは、第１のスイッチング素子を介して前記第１の信号ポートに接続され、第２のスイッチング素子を介して前記第２の信号ポートに接続され、
   前記ウォッチドッグは、入力信号収集ピンと、出力信号収集ピンと、制御ピンとを含み、
   前記入力信号収集ピンは、前記データ方向セレクタの第１の信号ピンに接続され、前記出力信号収集ピンは、前記駆動モジュールのデータ出力ピンに接続され、前記制御ピンは、前記データ方向セレクタの選択ピンと、第１のスイッチング素子及び第２のスイッチング素子の制御端とにそれぞれ接続され、前記制御ピンと第２のスイッチング素子の制御端にインバータが設けられ、或いは、
   前記入力信号収集ピンは、前記データ方向セレクタの第２の信号ピンに接続され、前記出力信号収集ピンは、前記駆動モジュールのデータ出力ピンに接続され、前記制御ピンは、前記データ方向セレクタの選択ピンと、第１のスイッチング素子及び第２のスイッチング素子の制御端とにそれぞれ接続され、前記制御ピンと第１のスイッチング素子の制御端にインバータが設けられることを特徴とする、請求項３に記載の駆動チップ。
5. 前記ウォッチドッグは、信号監視モジュール及びカウンタを含み、
   前記信号監視モジュールに前記入力信号収集ピン及び出力信号収集ピンが接続され、かつ監視出力ピンが設けられ、前記信号監視モジュールは、前記入力信号収集ピン及び出力信号収集ピンから収集された信号に基づいて論理判断を行い、前記監視出力ピンから監視信号を出力し、特定の論理に合致すれば、監視信号がローレベル０であることをカウンタに出力して、カウンタをリセットし、そうでなければ、監視信号がハイレベル１であることをカウンタに出力して、カウンタをカウントさせ、
   前記カウンタは、予め設定された時間内にカウントし、カウントした値がある予め設定された数値に達するか又はそれを超えれば、出力された制御信号がハイレベル１であると判定し、そうでなければ、出力された制御信号がローレベル０であると判定することを特徴とする、請求項４に記載の駆動チップ。
6. 前記信号監視モジュールの論理判断ルールは、入力信号収集ピン及び出力信号収集ピンにより収集された信号が等しくなく、入力信号収集ピンにより収集された信号がローレベル０であり、出力信号収集ピンにより収集された信号がハイレベル１である場合、監視出力ピンにより出力された監視信号がローレベル０であり、他の場合に、監視出力ピンにより出力された監視信号がハイレベル１であることであることを特徴とする、請求項５に記載の駆動チップ。
7. 前記信号監視モジュールの信号収集周波数は、前記データ信号の周波数よりはるかに大きく、
   前記データ信号は、先入れ先出しのルールを採用して前記駆動モジュールから入出力され、前記予め設定された時間は、前記データ信号が駆動モジュールから入出力された時間より大きいことを特徴とする、請求項６に記載の駆動チップ。
8. 前記駆動モジュールは、論理回路モジュール及びアナログ回路モジュールを含み、
   前記論理回路モジュールは、前記データ入力ピンから入力されたデータ信号を受信し、前記データ信号から制御信号を抽出して前記アナログ回路モジュールに伝送し、かつ前記データ出力ピンからデータ信号を出力し、
   前記アナログ回路モジュールは、前記データ信号に基づいて、発光ウェハの個数に対応する数の駆動信号を生成し、対応する発光ウェハを駆動することを特徴とする、請求項１に記載の駆動チップ。
9. 前記データ入力回路は、第１のアンドゲートと、第２のアンドゲートと、オアゲートとを含み、第１の信号ポートは、第４のダイオードを介して第１のアンドゲートの１つの入力端に接続され、第１の入力ブランチを形成し、第２の信号ポートは、第５のダイオードを介して第２のアンドゲートの１つの入力端に接続され、第２の入力ブランチを形成し、第１のアンドゲート及び第２のアンドゲートの出力端は、オアゲートの入力端に接続され、前記オアゲートの出力端は、前記データ入力ピンに接続され、
   前記データ出力回路は、第３のスイッチング素子を介して第１の信号ポートとデータ出力ピンとの間に接続された第１の出力ブランチと、第４のスイッチング素子を介して第２の信号ポートとデータ出力ピンとの間に接続された第２の出力ブランチとを含み、
   前記ウォッチドッグは、制御入力ピン及び制御出力ピンを含み、前記制御入力ピンは、第３のアンドゲートの出力端に接続され、前記第３のアンドゲートの１つの入力端は、データ出力ピンに接続され、もう１つの入力端は、第２のノアゲートを介して第１の信号ポートに接続され、前記制御出力ピンは、第２のアンドゲートのもう１つの入力端と第３のスイッチング素子の制御端に接続され、第１のノアゲートを介して第１のアンドゲートのもう１つの入力端と第４のスイッチング素子の制御端に接続されることを特徴とする、請求項２に記載の駆動チップ。
10. 駆動モジュールが内蔵された駆動チップと、前記駆動チップに接続され、前記駆動モジュールによって駆動された発光ウェハと、データ信号を入出力するための信号ポートと、内部の回路に電源を供給するための電源ポートとを含むＬＥＤランプであって、
    前記信号ポートは、第１の信号ポートと第２の信号ポートを含み、
    前記ＬＥＤランプは、前記駆動チップ内又は前記駆動チップ外に設けられ、前記駆動モジュールに接続されたデータ方向判断及び切り替えモジュールをさらに含み、
    前記データ方向判断及び切り替えモジュールは、前記第１の信号ポートと前記第２の信号ポートに接続され、前記第１の信号ポート及び前記第２の信号ポートのデータ信号入力方向を判断し、前記データ信号の信号入力ポートと信号出力ポートを自動的に切り替え、データ信号を信号入力ポートから導入して前記駆動モジュールに伝送し、前記駆動モジュールから返信されたデータ信号を受信し、次に前記データ信号をデータ出力のための信号ポートから出力することを特徴とする、ＬＥＤランプ。
11. 前記データ方向判断及び切り替えモジュールは、前記駆動チップ内に設けられることを特徴とする、請求項１０に記載のＬＥＤランプ。
12. 前記駆動モジュールは、データ入力ピンとデータ出力ピンを含み、
    前記データ方向判断及び切り替えモジュールは、データ入力回路、データ出力回路及びウォッチドッグを含み、
    前記データ入力回路は、前記第１の信号ポートと第２の信号ポートとにそれぞれ接続された、前記データ入力ピンに接続された２本の入力ブランチを含み、
    前記データ出力回路は、前記第１の信号ポートと第２の信号ポートとにそれぞれ接続された、前記データ出力ピンに接続された２本の出力ブランチを含み、
    前記ウォッチドッグは、前記第１の信号ポートと第２の信号ポート内のデータ信号入力方向を判断し、前記データ入力回路内から入力ブランチを選択し、前記データ出力回路内から出力ブランチを選択するように制御することにより、前記データ信号を常に一方の信号ポートから入力し、他方の信号ポートから出力することを特徴とする、請求項１１に記載のＬＥＤランプ。
13. 前記データ入力回路は、データ方向セレクタを含み、前記データ方向セレクタは、それぞれ前記第１の信号ポート、前記第２の信号ポート、ウォッチドッグ及び前記駆動モジュールのデータ入力ピンに接続され、前記データ方向セレクタは、第１の信号ポートと前記第２の信号ポートに接続されて２本の入力ブランチを形成し、ウォッチドッグから送信された制御信号に基づいてデータ信号の信号入力ポートとの接続に切り替え、入力ブランチを選択し、データ信号をデータ方向セレクタから前記駆動モジュールのデータ入力ピンに出力し、
    前記データ出力回路は、前記駆動モジュールのデータ出力ピンに接続され、かつ前記第１の信号ポートと前記第２の信号ポートにそれぞれ接続された、常に逆相状態で動作しているスイッチング素子がそれぞれ設けられた２本の出力ブランチを含み、
    前記ウォッチドッグは、前記データ入力ピン、データ出力ピン、データ方向セレクタ及びデータ出力回路上のスイッチング素子に直接的又は間接的に接続され、前記データ入力ピン及びデータ出力ピンの信号を収集し、データ信号の信号入力ポート及び信号出力ポートを識別し、前記データ方向セレクタ及び前記データ出力回路上の２つのスイッチング素子に制御信号を送信し、２つのスイッチング素子と前記ウォッチドッグとの間の回線の１つにインバータが設けられることを特徴とする、請求項１２に記載のＬＥＤランプ。
14. 前記データ方向セレクタは、第１の信号ピンと、第２の信号ピンと、データ出力ピンと、選択ピンとを含み、
    前記第１の信号ポートは、第１のダイオードを介して前記第１の信号ピンに接続され、前記第２の信号ポートは、第２のダイオードを介して前記第２の信号ピンに接続され、前記データ出力ピンは、前記駆動モジュールのデータ入力ピンに接続され、
    前記駆動モジュールのデータ出力ピンは、第１のスイッチング素子を介して前記第１の信号ポートに接続され、第２のスイッチング素子を介して前記第２の信号ポートに接続され、
    前記ウォッチドッグは、入力信号収集ピンと、出力信号収集ピンと、制御ピンとを含み、
    前記入力信号収集ピンは、前記データ方向セレクタの第１の信号ピンに接続され、前記出力信号収集ピンは、前記駆動モジュールのデータ出力ピンに接続され、前記制御ピンは、前記データ方向セレクタの選択ピンと、第１のスイッチング素子及び第２のスイッチング素子の制御端とにそれぞれ接続され、前記制御ピンと第２のスイッチング素子の制御端にインバータが設けられ、或いは、
    前記入力信号収集ピンは、前記データ方向セレクタの第２の信号ピンに接続され、前記出力信号収集ピンは、前記駆動モジュールのデータ出力ピンに接続され、前記制御ピンは、前記データ方向セレクタの選択ピンと、第１のスイッチング素子及び第２のスイッチング素子の制御端とにそれぞれ接続され、前記制御ピンと第１のスイッチング素子の制御端にインバータが設けられることを特徴とする、請求項１３に記載のＬＥＤランプ。
15. 前記ウォッチドッグは、信号監視モジュール及びカウンタを含み、
    前記信号監視モジュールに前記入力信号収集ピン及び出力信号収集ピンが接続され、かつ監視出力ピンが設けられ、前記信号監視モジュールは、前記入力信号収集ピン及び出力信号収集ピンから収集された信号に基づいて論理判断を行い、前記監視出力ピンから監視信号を出力し、特定の論理に合致すれば、監視信号がローレベル０であることをカウンタに出力して、カウンタをリセットし、そうでなければ、監視信号がハイレベル１であることをカウンタに出力して、カウンタをカウントさせ、
    前記カウンタは、予め設定された時間内にカウントし、カウントした値がある予め設定された数値に達するか又はそれを超えれば、出力された制御信号がハイレベル１であると判定し、そうでなければ、出力された制御信号がローレベル０であると判定することを特徴とする、請求項１４に記載のＬＥＤランプ。
16. 前記信号監視モジュールの論理判断ルールは、入力信号収集ピン及び出力信号収集ピンにより収集された信号が等しくなく、入力信号収集ピンにより収集された信号がローレベル０であり、出力信号収集ピンにより収集された信号がハイレベル１である場合、監視出力ピンにより出力された監視信号がローレベル０であり、他の場合に、監視出力ピンにより出力された監視信号がハイレベル１であることであることを特徴とする、請求項１５に記載のＬＥＤランプ。
17. 前記信号監視モジュールの信号収集周波数は、前記データ信号の周波数よりはるかに大きく、
    前記データ信号は、先入れ先出しのルールを採用して前記駆動モジュールから入出力され、前記予め設定された時間は、前記データ信号が駆動モジュールから入出力された時間より大きいことを特徴とする、請求項１６に記載のＬＥＤランプ。
18. 前記駆動モジュールは、論理回路モジュール及びアナログ回路モジュールを含み、
    前記論理回路モジュールは、前記データ入力ピンから入力されたデータ信号を受信し、前記データ信号から制御信号を抽出して前記アナログ回路モジュールに伝送し、かつ前記データ出力ピンからデータ信号を出力し、
    前記アナログ回路モジュールは、前記データ信号に基づいて、発光ウェハの個数に対応する数の駆動信号を生成し、対応する発光ウェハを駆動することを特徴とする、請求項１０に記載のＬＥＤランプ。
19. 前記データ入力回路は、第１のアンドゲートと、第２のアンドゲートと、オアゲートとを含み、第１の信号ポートは、第４のダイオードを介して第１のアンドゲートの１つの入力端に接続され、第１の入力ブランチを形成し、第２の信号ポートは、第５のダイオードを介して第２のアンドゲートの１つの入力端に接続され、第２の入力ブランチを形成し、第１のアンドゲート及び第２のアンドゲートの出力端は、オアゲートの入力端に接続され、前記オアゲートの出力端は、前記データ入力ピンに接続され、
    前記データ出力回路は、第３のスイッチング素子を介して第１の信号ポートとデータ出力ピンとの間に接続された第１の出力ブランチと、第４のスイッチング素子を介して第２の信号ポートとデータ出力ピンとの間に接続された第２の出力ブランチとを含み、
    前記ウォッチドッグは、制御入力ピン及び制御出力ピンを含み、前記制御入力ピンは、第３のアンドゲートの出力端に接続され、前記第３のアンドゲートの１つの入力端は、データ出力ピンに接続され、もう１つの入力端は、第２のノアゲートを介して第１の信号ポートに接続され、前記制御出力ピンは、第２のアンドゲートのもう１つの入力端と第３のスイッチング素子の制御端に接続され、第１のノアゲートを介して第１のアンドゲートのもう１つの入力端と第４のスイッチング素子の制御端に接続されることを特徴とする、請求項１２に記載のＬＥＤランプ。
20. 請求項１０〜１９のいずれか一項に記載のＬＥＤランプを含むことを特徴とする、ＬＥＤ表示画面。
21. 前記ＬＥＤランプは、ＬＥＤアレイを構成し、前記ＬＥＤアレイは、同じ方向にアレイ状に配列されることを特徴とする、請求項２０に記載のＬＥＤ表示画面。
22. 複数の第１のデータポート及び第２のデータポートが設けられたデータ制御モジュールをさらに含み、
    前記ＬＥＤアレイの一部のＬＥＤランプは、前記第１のデータポートと第２のデータポートとの間に直列接続されることを特徴とする、請求項２１に記載のＬＥＤ表示画面。
23. 前記第１のデータポートと第２のデータポートとの間に直列接続されたＬＥＤランプで構成されたアレイは、複数行又は複数列に分けて直列接続され、隣接する行の間又は隣接する列の間のＬＥＤランプは、首部が接続されるか又は尾部が接続されることを特徴とする、請求項２２に記載のＬＥＤ表示画面。
24. 前記データ制御モジュールは、２つの物理ネットワークインタフェース、ＦＰＧＡ及びメモリを含み、
    前記ＦＰＧＡは、データ収集及び伝送モジュール、第１の出力モジュール、第２の出力モジュール及び回路遮断監視モジュールを含み、
    前記データ収集及び伝送モジュールは、前記２つの物理ネットワークインタフェース及びメモリに接続され、データパケットを収集してデータパケットを送信し、前記データパケットからデータ信号を取得して前記メモリに記憶し、
    前記第１の出力モジュールは、メモリに記憶されたデータ信号を呼び出し、かつ第１のデータポートを介して対応する直列接続されたＬＥＤランプに送信し、
    前記第２の出力モジュールは、メモリに記憶されたデータ信号をバックアップ信号として逆方向に呼び出し、前記バックアップ信号を第２のデータポートを介して対応する直列接続されたＬＥＤランプに送信し、
    前記第２の出力モジュールと前記第２のデータポートとの間には、前記第２の出力モジュールによる外部へのバックアップ信号送信の断続を制御するためのバックアップスイッチング素子が設けられ、
    前記回路遮断監視モジュールは、バックアップスイッチング素子の制御端に接続され、かつ第３のダイオードを介して前記第２のデータポートに接続され、第２のデータポートのデータを収集し、かつバックアップ制御信号を前記バックアップスイッチング素子の制御端に出力することを特徴とする、請求項２３に記載のＬＥＤ表示画面。

Images